Tổng quan về flip flop

Đại cương Flip Flop được mô tả bằng một ô vuông có nhiều ngõ vào chỉ có hai ngõ ra có tên là Q và có đặc tính liên hợp nhau nghĩa là Q = 1 thì = 0 hoặc ngược lại..  Ngõ ra có thể làm t

I Đại cương

 Flip Flop được mô tả bằng một ô vuông có

nhiều ngõ vào chỉ có hai ngõ ra có tên là Q và có đặc tính liên hợp nhau nghĩa là Q =

1 thì = 0 hoặc ngược lại

 Ngõ ra có thể làm thay đổi hoặc không thay

đổi trạng thái tuỳ thuộc vào ngõ vào và trạng thái của ngõ ra trước đóù

Q Q

 Các trạng thái ngõ vào xác định trạng thái lý

luận của Q và Chỉ có hai ngõ ra liên hợp nhau khi: Q = = 0 hoặc Q= =1 (thuộc tính cấm)

 Những trạng thái ngõ vào làm cho hai ngõ ra

giống nhau được gọi là trạng thái cấm và trên thực tế là không được phép xảy ra

Q

II Vận chuyển

FF gồm 2 phần:

 Phần FF căn bản: gồm 2 mạch điện

tử hoàn toàn giống nhau, mỗi mạch có một hay nhiều ngõ vào và chỉ có một ngõ ra

 Phần điều khiển:

 Tác động trực tiếp vào FF căn bản, khi bị

kích thích mạnh thì Q bị ảnh hưởng ngay bất chấp ngõ điều khiển đồng bộ

 Hai ngõ trực tiếp là Set (SD) hay Preset (PD)

và Clear(CD) hay Reset (RD)

 Tác động vào mạch điều khiển động bộ

 Khi bị kích thích mạch chưa bị ảnh hưởng phải đợi đến khi có xung đồng bộ (Cp, T, Ck ) mạch mới bị ảnh hưởng.

Điều khiển đồng bộ:

III Phương pháp kích thích

Mạch phải được kích thích một cách hợp lý thì mới bị ảnh hưởng Ta có 2 phương pháp kích thích bằng mức và bằng cạnh

ngưỡng nào đó làm kích thích mạch

thấp lên cao hay từ cao xuống thấp làm thay đổi mạch Ta có 2 sự thay đổi từ thấp lên cao gọi là cạnh trước (cạnh lên), từ cao xuống thấp gọi là cạnh sau (cạnh xuống)

Quy ước về ký hiệu:

Mức 0 Mức 1

Cạnh lên Cạnh xuống

0 1

IV Phân loại FF

1 FF RS

Chỉ có ngõ điều khiển trực tiếp không có ngõ điều khiển đồng bộ

SD

RD Q

FF RS

0 1 0 1

cấm 1 0

Không đổi

Bảng trạng thái:

2 FF - JK

FF-RS có điểm

bất tiện, khi S

và R ở mức cao

Q

K

0 0 1 1

0 1 0 1

1 1 1 1

Q0(không đổi)

0 1

(đảo lại) 0

Q

Trạng thái ngay trước khi đồng hồ lên cao Ngay khi có

xung đồng hồ

1 0 1 0 1 0 1 0

0 0 1 0 0 0 1 0

0 0 0 0 0 1 0 1

Q0

Q01

Q0

Q00 1 0

0

Q

J

K Q

Q CK

J

K Q

Q CK

* FF nảy bằng cạnh lên

* FF nảy bằng cạnh xuống

0 0 1 1

0 1 0 1

Q0(không đổi)

0 1

(đảo lại)Q0

0 0 1 1

0 1 0 1

Q0(không đổi)

0 1

(đảo lại)Q0

3 FF - D

Khi nối ngõ vào của FF RS hoặc FF JK như hình vẽ, ta được FF chỉ có 1 ngõ vào D

J(S) K(R) Q

Q CK

0 1

0 1

4 Chốt D

Ở FF D khi thay ngõ vào đồng hồ bởi ngõ vào cho phép (Enable) tác động ở mức cao ta sẽ có mạch chốt D (D latch)

Q D

Q

E(G)

D E(G) Q

Q

E(G) D Q

1 1 0

0 1 x

0 1

Q0

FF JK: 7470, 7472, 7473/LS73, 7476/LS76,

74107/LS107, 74LS112, 74LS114, …

74LS364, 74LS374, 74LS573 …

MẠCH ĐĂNG KÝ DI CHUYỂN

(SHIFT REGISTER)

 Mỗi flipflop có 2 trạng thái 0 hay 1 và ta có

thể kích thích vào một trong hai trạng thái đó như ý muốn Các ngõ ra chỉ thay đổi khi ta bắt buộc thay đổi Ta nói flipflop có đặc tính ký ức

 Nếu ta dùng nhiều flipflop ta có thể ghi vào

chuỗi số nhị phân n bít với n là số FF và bit là đơn vị của FF

I. Đại cương

 Nhóm FF dùng vào công việc này để thành

lập mạch đăng ký Thường các FF không nằm cô lập mà được nối với nhau theo một kiểu cách nào đó, sao cho có thể truyền dữ liệu cho nhau Nhóm FF dùng vào việc điều khiển này thành lập mạch đăng ký di chuyển

II. Dữ liệu vào theo lối nối tiếp

Ta dùng 4 FF dưới dạng FF-D được mắc như ở

 Đầu tiên ta có 4 FF bằng 0 ( nối clear xuống

mass) ta tuần tự cho dữ liệu ở ngõ vào nối tiếp Khi có một cạnh lên của xung CK dữ liệu đi vào trong mạch đăng ký di chuyển 1 bit, với dữ liệu n bit thì sau n xung CK dữ liệu nằm hoàn toàn trong mạch đăng ký di chuyển

 Lúc đó ta có thể lấy ra theo lối song song bằng

cách lấy các ngõ ra Q của các FF

 Muốn lấy ra theo lối nối tiếp ta phải tiếp tục

cho xung CK vào và sau n xung CK thì dữ liệu hoàn toàn ra khỏi mạch đăng ký di chuyển

0 0 1 0 1 1 1 1 1

0 0 0 1 0 1 1 1 1

0 0 0 0 1 0 1 1 1

Vào song song

Muốn cho dữ liệu vào theo lối song song,

ta phải đặt sẵn dữ liệu tại các ngõ A, B, C

Khi ngõ điều khiển nhận vào lên 1 ta thấy:

 Nếu A = 1 nên QA = 1.

 Nếu B = 0 nên QB = 0 Ta nói dữ liệu

từ ngõ vào được đưa đến ngõ ra khi ngõ điều khiển nhận vào lên 1.

 Ngõ đồng hồ CK không có tác dụng

khi nạp song song. 

Muốn ngõ ra theo lối nối tiếp, ta lấy ở ngõ cuối cùng.

Muốn mạch dịch trái, ta phải nối các đường hồi tiếp Q C về ngõ vào B, Q B về ngõ vào A và ngõ ra

Q A chính là ngõ ra nối tiếp, ngõ vào nối tiếp chính là ngõ vào C.

Khi lấy ra theo nối tiếp thì dữ liệu sẽ bị mất đi Muốn dữ liệu không bị mất, ta nối đường hồi tiếp từ ngõ ra cuối cùng trở về ngõ vào đầu.

Ta cần thêm 1 số cổng logic để thiết kế dữ liệu vào theo lối nối tiếp, thiết kế dữ liệu vào và ra theo lối song song, hoặc dữ liệu ra nối tiếp và nối đường hồi tiếp để mạch chạy tuần hoàn.

ĐK = 0: vào nối tiếp

ĐK = 1: hồi tiếp (chạy tuần hoàn), 74164

S CK R

Mạch dịch phải:

Ra nối tiếp

S CK R

Thí dụ:

7494 : 4 bit, vào // hay nối tiếp – ra nối tiếp

7495 : 4 bit, vào // hay nối tiếp – ra // hay dịch phải trái.

74164: 8 bit, vào // - ra nối tiếp

74194: 4 bit, vào // hay nối tiếp – ra // , nạp đồng bộ, dịch phải/trái.

IV ỨNG DỤNG

điều khiển.

ra song song hoặc ngược lại.