H nh phân
H th p phân
H bát phân và th p l c phân
8 ho o (o chính là octal 16 h (h chính là hexadecimal)
M s th nh phân có th bi di d d ch t Trong d ch s là 2 0 , 2 1 , 2 2 ph quá trái Sau d ch s là 2 -1 , 2 -2 , 2 -3 t trái qua ph
Cách chuyển số nhị phân dạng thập phân sang hệ số bát phân và hệ thập phân (phân nguyên) bao gồm 3 hoặc 4 bit được thực hiện từ trái sang phải Sau đó, số thập phân sẽ được chuyển đổi từ trái sang phải qua phép chia Ví dụ:
1.4 S ÂM bi di s âm trong máy tính ta s d giá tr bù 2 B k m s nh phân nào có th tìm giá tr bù 2 c nó
Nh v ta có 01112 chính là bù 2 c 10012 bi , n ta l bù 2 c 01112 thì k qu l tr v giá tr 10012 Có th nói, c s 01112 và 10012 chính là bù 2 c nhau
Trong c s bù 2 này nh sau:
- là c s có giá tr tuy b nhau nh khác d
- N s nào có giá tr MSB = 1 thì là s âm, n MSB = 0 là s d
- Giá tr tuy tính theo s d
Tr l ví d trên ta tính chính là ±7 v 01112 = +7, 10012 = -7
1.5 KHO NG GIÁ TR BI U DI N bit c 1
Câu 1: Nêu và khuy i c d ch t và d ch
Câu 2: Th hi các chuy sau trên s nh phân không d : a 59 ?b ?o ?h b 90 ?b ?o ?h c 10101b ?d ?h ?o d 11111b ?d ?h ?o
2.1 CÁC PHÉP TOÁN TRÊN NH PHÂN
Phép c ng, tr
Phép nhân, chia
CÁC MÃ KHÁC
i s Boole và các c ng logic
Quy trình ch t o
Bi u th c logic
- Quine McCluskey pháp này d trên các tiên c s th hi vi bi
Bảng Karnaugh là công cụ hữu ích trong việc rút gọn biểu thức logic, giúp tối ưu hóa các mạch điện Nó cho phép người dùng dễ dàng nhận diện các nhóm ô liền kề để đơn giản hóa các biểu thức phức tạp Sử dụng bảng Karnaugh, người thiết kế có thể nhanh chóng tìm ra các giải pháp hiệu quả hơn cho các bài toán logic.
Hình 3.7 là gi h 2 bi , 3 bi và 4 bi
Hình 3.8 là ví d rút g bi th qua gi Karnaugh
Hình 3.8 minh họa cách khoanh và rút gọn giá trị trong biểu đồ Karnaugh Thay vì sử dụng hình ảnh như trên, chúng ta có thể ghi chú cho giá trị Karnaugh Mỗi ô trên biểu đồ Karnaugh tương ứng với một số, trong đó số này được xác định theo hàng ngang và hàng dọc như thể hiện trong hình 3.9.
Hình 3.9: Con s t trên gi Karnaugh 4 bi
Nh v thay vì v gi ta có th vi ra m bi th t Ví d trình bày hình 3.10
Hình 3.10: Cách vi bi th và gi Karnaugh t ình 3.11)
Hình 3.11: Gi Karnaugh có tín hi
Nh trên hình 3.11 có 3 ô mang giá tr ô á tr 1 cho nên ta s ch giá tr cho ô bi th rút g gi nh hay s ô là l nh Do ta s có 1 ô giá tr 1, 2 ô á tr 0
Ph pháp s d cho các l trình viên mu th hi trên máy tính Do máy tính không có kh n v hình và khoanh nh
Ph pháp này th hi nh sau Ví d ta có bi th logic sau:
- 1: ta s các giá tr ra nh phân
- 2: tìm nh c s khác nhau 1 bit V trí khác d b d -
- 3: ti t tìm 2 nh c khác nhau 1 bit
- 4: l b ra bi th cu cùng
V bi th rút g là Y = AC + AB
Câu 6: Khoanh và ra bi th logic
Câu 7: V gi Karnaugh, khoanh và ra bi th logic
Câu 8: V gi Karnaugh, khoanh và ra bi th logic
Câu 9: V gi Karnaugh, khoanh và ra bi th logic
Câu 11: Rút g s d ph pháp Quine McCluskey
4.1 M CH TÍNH TOÁN S H C thi k m m s gi , có s input t 2-6, c tr : dùng gi Karnaugh)
Ph sau s i chi ti v cách thi các m s c b
Trong m c /tr có thành ph c b nh là m Full Adder/Subtractor và
FA và v hình 4.1 FA có 3 ngõ vào, là m c 3 s 1 bit HA có 2 ngõ vào, là m c 2 s 1 bit K qu c 2 m c trên là S, nh là Cout
Hoàn toàn t t cho cách thi k Full Subtractor và Half Subtractor t thành m c 4-bit, 1 HA và 3 FA s ghép n ti theo hình 4.2
M này có t tiên (hàng v ) s d HA vì ch có nh , các t sau ph i s d FA vì có nh
Ta có 2 s 3-bit A và B nhân nhau, khi ghi chi ti ta s có bi th nh sau
Nh nhân th ch c t t c AND và FA, HA Ta có th v hình m nhân nh hình 4.3
Hình 4.3: M nhân 3 bit Hoàn toàn t t khi ta mu thi k các m nhân có s bit l h
Quine McCluskey
Ph pháp s d cho các l trình viên mu th hi trên máy tính Do máy tính không có kh n v hình và khoanh nh
Ph pháp này th hi nh sau Ví d ta có bi th logic sau:
- 1: ta s các giá tr ra nh phân
- 2: tìm nh c s khác nhau 1 bit V trí khác d b d -
- 3: ti t tìm 2 nh c khác nhau 1 bit
- 4: l b ra bi th cu cùng
V bi th rút g là Y = AC + AB
Câu 6: Khoanh và ra bi th logic
Câu 7: V gi Karnaugh, khoanh và ra bi th logic
Câu 8: V gi Karnaugh, khoanh và ra bi th logic
Câu 9: V gi Karnaugh, khoanh và ra bi th logic
Câu 11: Rút g s d ph pháp Quine McCluskey
4.1 M CH TÍNH TOÁN S H C thi k m m s gi , có s input t 2-6, c tr : dùng gi Karnaugh)
Ph sau s i chi ti v cách thi các m s c b
M ch c ng/tr
Trong m c /tr có thành ph c b nh là m Full Adder/Subtractor và
FA và v hình 4.1 FA có 3 ngõ vào, là m c 3 s 1 bit HA có 2 ngõ vào, là m c 2 s 1 bit K qu c 2 m c trên là S, nh là Cout
Hoàn toàn t t cho cách thi k Full Subtractor và Half Subtractor t thành m c 4-bit, 1 HA và 3 FA s ghép n ti theo hình 4.2
M này có t tiên (hàng v ) s d HA vì ch có nh , các t sau ph i s d FA vì có nh
M ch nhân
Ta có 2 s 3-bit A và B nhân nhau, khi ghi chi ti ta s có bi th nh sau
Nh nhân th ch c t t c AND và FA, HA Ta có th v hình m nhân nh hình 4.3
Hình 4.3: M nhân 3 bit Hoàn toàn t t khi ta mu thi k các m nhân có s bit l h
M ch so sánh
ALU (ARITHMETIC LOGIC UNIT)
B x lý lu n lý s h c - ALU
là thành ph quan tr nh trong CPU Nó quy s m th s c CPU Vi th hi l c CPU ch y s th thi b b ALU Các ch n ch y c b ALU:
B i khi ch gi m thi l ra t trong b nh l ra cho b ALU và các kh i ph c khác
5.1.3 Thanh ghi - Register ùng ác giá tr (d li ho ch vào CPU x lý ho ch các k qu do CPU tr v
Có r nhi lo thanh ghi khác nhau trong CPU nh thanh ghi l , thanh ghi d li , thanh ghi a n ng ) ó g h tr CPU trong quá trình tính toán thì l trình viên i
- -Boost cho Core i7 920XM (hình 5.3)
Hình 5.3: Cách ho c Intel Core i
5.2 GIAO TI P GI A CPU VÀ NGO I VI
Hình 5.5 miêu t cách CPU ra tín hi ch lên bus ch Tín hi này thông qua chipset b nh t B nh , sau khi có ch t bus ch , s tr v d li cho CPU
T , ta có th nh th :
- SS (Stack Segment) là thanh ghi o thanh ghi 8 bit là AH và AL
AH (8 bit) AL (8 bit) BH (8 bit) BL (8 bit)
CH (8 bit) CL (8 bit) DH (8 bit) DL (8 bit)
- Thanh ghi AX (Accumulator Register -
- Thanh ghi BX (Base Register -
- Thanh ghi CX (Count register -
- Thanh ghi DX (Data Register -
- - AF): Dùng cho các phép toán BCD (Binary Coded
5.4 CÁCH MÃ HÓA L NH C A 8088/ 8086 lý hình 4.10
Hình 5.10: Mã g nh và mã máy c l MOV
000 [BX] + [SI] [BX] + [SI] + d8 [BX] + [SI] + d16 AL AX
001 [BX] + [DI] [BX] + [DI] + d8 [BX] + [SI] + d16 CL CX
010 [BP + [SI] [BP + [SI] + d8 [BP + [SI] + d16 DL DX
011 [BP + [DI] [BP + [DI] + d8 [BP + [DI] + d8 BL BX
100 [SI} [SI] + d8 [SI] + d16 AH SP
101 [DI] [DI] + d8 [DI] + d16 CH BP
111 [BX] [BX] + d8 [BX] + d16 BH DI
Mov AL, [SI] thanh ghi AL
Câu 1: Trong CPU, thành ph nào quan tr nh ? T sao?
Câu 2: Công ngh siêu phân lu là gì? Gi thích chi ti ?
Câu 3: Công ngh Turbo Boost là gì? Gi thích chi ti ?
Câu 5: Phân lo các thanh ghi trong vi x lý 8088/8086?
Core, i Series, Celeron và Xeon
Thanh ghi - Register
ùng ác giá tr (d li ho ch vào CPU x lý ho ch các k qu do CPU tr v
Có r nhi lo thanh ghi khác nhau trong CPU nh thanh ghi l , thanh ghi d li , thanh ghi a n ng ) ó g h tr CPU trong quá trình tính toán thì l trình viên i
L ch s
- -Boost cho Core i7 920XM (hình 5.3)
Hình 5.3: Cách ho c Intel Core i
5.2 GIAO TI P GI A CPU VÀ NGO I VI
Phân lo i bus
Hình 5.5 miêu t cách CPU ra tín hi ch lên bus ch Tín hi này thông qua chipset b nh t B nh , sau khi có ch t bus ch , s tr v d li cho CPU
Mô hình t ng quát
T , ta có th nh th :
- SS (Stack Segment) là thanh ghi o thanh ghi 8 bit là AH và AL
AH (8 bit) AL (8 bit) BH (8 bit) BL (8 bit)
CH (8 bit) CL (8 bit) DH (8 bit) DL (8 bit)
- Thanh ghi AX (Accumulator Register -
- Thanh ghi BX (Base Register -
- Thanh ghi CX (Count register -
- Thanh ghi DX (Data Register -
- - AF): Dùng cho các phép toán BCD (Binary Coded
5.4 CÁCH MÃ HÓA L NH C A 8088/ 8086 lý hình 4.10
Hình 5.10: Mã g nh và mã máy c l MOV
000 [BX] + [SI] [BX] + [SI] + d8 [BX] + [SI] + d16 AL AX
001 [BX] + [DI] [BX] + [DI] + d8 [BX] + [SI] + d16 CL CX
010 [BP + [SI] [BP + [SI] + d8 [BP + [SI] + d16 DL DX
011 [BP + [DI] [BP + [DI] + d8 [BP + [DI] + d8 BL BX
100 [SI} [SI] + d8 [SI] + d16 AH SP
101 [DI] [DI] + d8 [DI] + d16 CH BP
111 [BX] [BX] + d8 [BX] + d16 BH DI
Mov AL, [SI] thanh ghi AL
Câu 1: Trong CPU, thành ph nào quan tr nh ? T sao?
Câu 2: Công ngh siêu phân lu là gì? Gi thích chi ti ?
Câu 3: Công ngh Turbo Boost là gì? Gi thích chi ti ?
Câu 5: Phân lo các thanh ghi trong vi x lý 8088/8086?
Core, i Series, Celeron và Xeon
DRIVER
Parallel port
PCIe
Hình 7.2: x4, x8 và x16 Ngoài ra, còn có
Hình 7.5: PCIe 2.0 PCI Express 3.0 (PCIe 3.0)
So sánh PCIe và PCI
BIOS
Khái ni m
C p nh t BIOS
H n ch c a BIOS
UEFI
Khái ni m
So sánh UEFI v i BIOS
Gi i thi u
Nhi m v c a h u hành
Phân lo i
7.4.3.1 H u hành dành cho máy tính
Hình 7.15: iPhone 13, iPhone 13 Pro, iPhone 13 Pro Ma
Thành ph n c a h u hành
B nh m c p
Static RAM
B nh m c p 1
B nh m c p 2 và c p 3
o hóa h u hành
o hóa ng d ng
o hóa m ng
Hình 9.8: ESXi trong các trung
Hình 9.10: OS azon, IBM, Rackspace Cloud, time)
MIPS, ARMv7, ARMv8, PowerPC, Sparc, Alpha, OpenRISC và RISC-V
o hóa b x lý x86
o hóa b x lý ARM
o hóa b x lý RISC-V
VirtualBox
VMware Workstation
VMware ESXi
Hình 9.8: ESXi trong các trung
KVM
Xen
Hình 9.10: OS azon, IBM, Rackspace Cloud, time).
QEMU
MIPS, ARMv7, ARMv8, PowerPC, Sparc, Alpha, OpenRISC và RISC-V
