Hợp kênh và phân kênh trong điện tử số

Phần tóm tắt lý thuyết Các mạch logic được phân làm hai loại : Mạch tổ hợp Combinational logic circuits và mạch kế tiếp hay còn gọi là mạch dãy Sequential logic circuits.. Mạch logic t

Bài 3: hợp kênh và phân kênh (Multiplexer and Demultiplexer)

A Phần tóm tắt lý thuyết

Các mạch logic được phân làm hai loại : Mạch tổ hợp (Combinational logic

circuits) và mạch kế tiếp hay còn gọi là mạch dãy (Sequential logic circuits)

Mạch logic tổ hợp là những mạch có giá trị lối ra tại một thời điểm là xác

định chỉ phụ thuộc vào các giá trị lối vào ở thời điểm đó Không phụ thuộc giá trị lối ra ở thời điểm quá khứ Mạch tổ hợp được xây dựng từ các cửa logic cơ bản Căn cứ vào các thuật toán logic ta sẽ thiết kế được mạch điện tử ví dụ như hợp

kênh, phân kênh, giải mã (decoder), cộng (adder), trừ (subtractor), đơn vị logic số học (Arithmetic logic Unit)

Mạch dãy là những mạch có giá trị lối ra ở một thời điểm nào đó không chỉ phụ thuộc vào các giá trị lối vào ở thời điểm đó mà còn phụ thuộc vào giá trị lối ra của nó ở thời điểm trước đó Như vậy mạch dãy được xây dựng từ các phần tử nhớ

đó là các trigơ hay còn gọi là Flip - Flop Giá trị đặc biệt của mạch dãy ở tính chất

“nhớ” của chúng Bộ ghi dịch, bộ đếm thuộc về mạch dãy

1 Hợp kênh (MUX)

Hợp kênh là một mạch tổ hợp có nhiều đầu vào nhưng chỉ có một đầu ra Hợp kênh làm nhiệm vụ như một khoá chuyển mạch Nó chuyển số liệu (data) từ một trong số đầu vào D0, D1, D2 đến đầu ra Y

Việc lựa chọn cho dữ liệu nào được chuyển ra đầu ra Y nhờ tín hiệu logic tác dụng vào đầu “chọn lọc” (Selection) S0, S1, S2 và cổng cho phép G (gate)

Ví dụ với hợp kênh 4 đường vào, 1 đường ra (một nửa IC 74LS153) có sơ đồ và hoạt động theo bảng chân lý sau:

D3 D2 D1 D0 G S0 S1 Y

d3 d2 d1 d0

d3 d2 d1 d0

d3 d2 d1 d0

d3 d2 d1 d0

d3 d2 d1 d0

1 x x

0 0 0

0 0 1

0 1 0

0 1 1

1

d0

d1

d2

d3

C¸c ký hiÖu d0, d1, d2, d3 chØ c¸c th«ng tin logic t−¬ng øng víi c¸c ®Çu vµo

D0, D1, D2, D3 C¸ch viÕt nh− vËy mang tÝnh chÊt tæng qu¸t h¬n

Bé hîp kªnh nÕu cã n ®Çu vµo d÷ liÖu th× sè ®Çu chän läc S ph¶i tháa m·n:

S = log2n

Hîp kªnh lµm nhiÖm vô chän läc cho nªn cßn cã tªn lµ bé chän (Selector)

Vi m¹ch 74LS153 chøa 2 bé hîp kªnh vµo 4 ra 1

D3

D2

D1

D0

S0

S1

G

74LS153

I3a I2a I1a I0a S1 S0 I3b I2b I1b I0b

Ea

Eb

Ya

Yb

74LS153

2 Phân kênh (DMUX)

Phân kênh là một mạch tổ hợp có một đầu vào nhưng có nhiều đầu ra Như vậy phân kênh hoạt động theo nguyên tắc ngược lại với hợp kênh Nhiệm vụ của phân kênh giống như các khoá chuyển mạch, nó chuyển số liệu (data) từ một đầu vào và phân phát đến một trong số các đầu ra Dưới đây là s đồ logic của một phân kênh vào 1 ra 4 Đầu vào số liệu D, hai đầu chọn là S0 và S1, đầu ra Y0, Y1,

Y2, Y3

Nếu gọi n là số đầu ra, S là số đầu chọn thì giữa n và S có mối quan hệ giống như hợp kênh:

S = log2n

D S1 S0

3

Y Y 2 Y 1 Y0

d 0 0

d 0 1

d 1 0

d 1 1

1 1 1 d

1 1 d 1

1 d 1 1

d 1 1 1

Y3 Y2 Y1

Y0

D

S0

S1

ở đây d là thông tin logic của đầu vào dữ liệu D

Sơ đồ logic trên đây giống hệt một nửa sơ đồ logic của IC 74LS139

Cần lưu ý rằng một số phân kênh được dùng làm bộ giải mã (chuyển tín hiệu đầu vào theo mã này đến đầu ra theo mã khác) Do đó trong một số sách cẩm nang 74LS139 được xếp vào loại giải mã/phân kênh (DECODER / DEMULTIPLEXER)

A1a A0a Ea

A1b A0b Eb

Q3a Q2a Q1a Q0a Q3b Q2b Q1b Q0b 74LS139

B Phần thực nghiệm

1 Nghiên cứu sự hoạt động của phân kênh 74LS139 vào 1 ra 4 và kiểm tra bảng chân lý của nó

ƒ Sơ đồ thí nghiệm:

ƒ Các bước tiến hành thí nghiệm:

Bước1:

Thực hiện vẽ mạch như hình trên bằng cách sử dụng:

01 Phân kênh vào 1 ra 4 [Digital by Function/Decoder/74LS139]

03 Logic switch [Switches/Digital/Logic Switch] (s)

04 Logic Display [Displays/Digital/Logic Display] (9)

Chú ý:

[ ] Đường dẫn để lấy linh kiện trong thư viện ( ) Ký hiệu phím tắt

Bước 2:

Sau khi vẽ xong mạch, bạn nhấp lên nút “Run” trên thanh công cụ Kích

chuột vào các logic switch để lần lượt thay đổi các mức logic của các logic switch Hãy quan sát sự thay đổi các trạng thái ở lối ra L0, L1, L2, L3

Bước 3:

- Thay đổi các giá trị logic lối vào D, S0, S1 thông qua các logic switch, quan sát giá trị logic lối ra L0, L1, L2, L3 và điền đầy đủ vào bảng chân lý

- So sánh với bảng chân lý ở phần lý thuyết

2 Xây dựng phân kênh vào 1 ra 8 bằng 74LS139

ƒ Sơ đồ thí nghiệm

Đầu vào Đầu ra

D S1 S0 L3 L2 L1 L0

1 x x

0 0 0

0 0 1

0 1 0

0 1 1

S1

5V

S0

5V

D

0V

L3 L2 L1 L0

74LS139

A1a A0a Ea

A1b A0b Eb

Q3a

Q1a

Q3b

Q1b

Các bước tiến hành thí nghiệm:

Bước1:

Thực hiện vẽ mạch như hình trên bằng cách sử dụng:

01 Phân kênh vào 1 ra 4[Digital by Function/Decoder/74LS139]

03 Logic switch [Switches/Digital/Logic Switch] (s)

04 Logic Display [Displays/Digital/Logic Display] (9) Bước 2:

Sau khi vẽ xong mạch, bạn nhấp lên nút “Run” trên thanh công cụ Kích

chuột vào các logic switch để lần lượt thay đổi các mức logic của các logic switch Hãy quan sát sự thay đổi các trạng thái ở lối ra

Bước 3:

- Thay đổi các giá trị logic lối vào G, S0, S1, S2 thông qua các logic switch, quan sát giá trị logic lối ra L0, L7 và điền đầy đủ vào bảng chân lý

- So sánh với bảng chân lý ở phần lý thuyết

D S2 S1 S0 Y7 Y6

5

Y Y4 Y3 Y2 Y1 Y0

3 Xây dựng phân kênh vào 1 ra 8 bằng 74LS139 và Không Và

74LS00

ƒ Sơ đồ thí nghiệm

ƒ Các bước tiến hành thí nghiệm:

Bước1:

Thực hiện vẽ mạch như hình trên bằng cách sử dụng:

01 Phân kênh vào 1 ra 4 [Digital by Function/Decoder/74LS139]

03 Logic switch [Switches/Digital/Logic Switch] (s)

04 Logic Display [Displays/Digital/Logic Display] (9) Bước 2:

Sau khi vẽ xong mạch, bạn nhấp lên nút “Run” trên thanh công cụ Kích

chuột vào các logic switch để lần lượt thay đổi các mức logic của các logic switch Hãy quan sát sự thay đổi các trạng thái ở lối ra L

Bước 3:

- Thay đổi các giá trị logic lối vào D, S0, S1, S2 thông qua các logic switch, quan sát giá trị logic lối ra L và điền đầy đủ bảng chân lý

- So sánh với bảng chân lý ở phần lý thuyết

4 Kiểm tra kiến thức

a) Hãy thiết kế hợp kênh vào 2 ra 1 bằng các cửa không và (74LS00)

- Vẽ sơ đồ khối

- Lập bảng chân lý

- Viết hàm logic

- Vẽ mạch

b) Cho trước sơ đồ logic hình dưới đây

- Điền đầy đủ vào chỗ trống của bảng chân lý

- Viết hàm logic

- Kết luận đây là mạch gì

D S2 S1 S0

7

Y

6

Y Y5 Y4 Y3 Y2 Y1 Y0

1 x x x

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

Y

G

D3 D2 D1 D0

S0

C Phô lôc

Giíi thiÖu DataSheet c¸c h·ng s¶n xuÊt IC trªn thÕ giíi cña mét sè IC th«ng dông sö dông trong bµi thùc hµnh

1 Ph©n kªnh hä 74LS139 (MUX)

Tªn IC: 74LS139

2 Hîp kªnh vµo 4 ra 1

Tªn IC: 74x153 (TTL)