1 Giới thiệu• Hiểu quy trình thiết kế mạch đếm đồng bộ.. • Hiểu cách mạch MSI hoạt động • Thiết kế và hiện thực mạch đếm đồng bộ cơ bản và mạch MSI.. Xác định số lượng Flip-flops cần thi
Trang 1HỆ THỐNG SỐ (CO1024)
Thí nghiệm 5
GVHD: Huỳnh Phúc Nghị
SV thực hiện: Võ Văn Dũng – 2110102
Đào Duy Thành – 2112288 Nguyễn Thanh Liêm – 2111637
Tp Hồ Chí Minh, Tháng 08/2022
Trang 2Mục lục
1.1 Mục tiêu 2
1.2 Dụng cụ thí nghiệm 2
2 Quy trình thí nghiệm 2 2.1 Bài 2.3.1 2
2.2 Bài 2.3.2 6
2.3 Bài 2.3.3 10
2.4 Bài 2.3.4 12
Trang 31 Giới thiệu
• Hiểu quy trình thiết kế mạch đếm đồng bộ
• Hiểu cách mạch MSI hoạt động
• Thiết kế và hiện thực mạch đếm đồng bộ cơ bản và mạch MSI
• KIT hệ thống kỹ thuật số
• Dụng cụ thí nghiệm: VOM, Máy hiện sóng
• Mạch tích hợp (IC) 74-Series: loại mới! 74151, 74138, 7485
Thiết kế, mô phỏng và hiện thực mạch đếm xuống đồng bộ MOD-4 sử dụng D flip-flops
• Đặt vấn đề và giải quyết:
- Vấn đề ở đây là ta phải thiết kế mạch đếm xuống đồng bộ MOD-4 sử dụng D flip-flops
- Cách giải quyết vấn đề có 5 bước sau:
1 Xác định số lượng Flip-flops cần thiết để hỗ trợ số trạng thái trong chuỗi đếm
- Với mạch đếm xuống MOD-4, ta có 4 trạng thái Vì vậy, cần ít nhất 2 D flip-flops để hiện thực mạch
2 Xây dựng sơ đồ chuyển đổi trạng thái Đảm bảo bao gồm tất cả các trạng thái
Hình 1: Sơ đồ chuyển đổi trạng thái mạch đếm xuống đồng bộ MOD-4
3 Lập bảng trạng thái
- Excitation table của mạch đếm xuống đồng bộ MOD-4:
Q1 Q0 D1 D0 Q1(Next) Q0 (Next)
Bảng 1: Excitation table của mạch đếm xuống đồng bộ MOD-4
Trang 44 Đơn giản hóa các biểu thức cho các đầu vào của mỗi FF bằng phương pháp K-Map.
- Ta dùng biểu đồ Karnaugh để tìm ra biểu thức luận lý của D1 và D0 theo Q1 và Q0 đó là:
D1 = Q1.Q0 + Q1.Q0 và D0 = Q0
• Sơ đồ luận lý:
Hình 2: Sơ đồ luận lý của mạch đếm xuống đồng bộ MOD-4
• Sơ đồ mạch:
Hình 3: Sơ đồ mạch đối với mạch đếm xuống đồng bộ MOD-4
• Mô phỏng mạch bằng Logisim:
- Bảng chân trị của mạch đếm xuống đồng bộ MOD-4:
CLK Q1 Q0 Q1(Next) Q0(Next)
Bảng 2: Bảng chân trị của mạch đếm xuống đồng bộ MOD-4
- Có 4 trường hợp khi mô phỏng mạch đó là:
- Trường hợp 1: CLK - ↑; Q1 - 1; Q0 - 1
Trang 5Hình 4: Mô phỏng trường hợp 1 cho mạch đếm xuống đồng bộ MOD-4
- Trường hợp 2: CLK - ↑; Q1 - 1; Q0 - 0
Hình 5: Mô phỏng trường hợp 2 cho mạch đếm xuống đồng bộ MOD-4
- Trường hợp 3: CLK - ↑; Q1 - 0; Q0 - 1
Hình 6: Mô phỏng trường hợp 3 cho mạch đếm xuống đồng bộ MOD-4
- Trường hợp 4: CLK - ↑; Q1 - 0; Q0 - 0
Trang 6Hình 7: Mô phỏng trường hợp 4 cho mạch đếm xuống đồng bộ MOD-4
• Mạch hiện thực: - Có 4 trường hợp khi hiện thực mạch đó là:
- Trường hợp 1: CLK - ↑; Q1 - 1; Q0 - 1
Hình 8: Hiện thực trường hợp 1 cho mạch đếm xuống đồng bộ MOD-4
- Trường hợp 2: CLK - ↑; Q1 - 1; Q0 - 0
Hình 9: Hiện thực trường hợp 2 cho mạch đếm xuống đồng bộ MOD-4
- Trường hợp 3: CLK - ↑; Q1 - 0; Q0 - 1
Trang 7Hình 10: Hiện thực trường hợp 3 cho mạch đếm xuống đồng bộ MOD-4
- Trường hợp 4: CLK - ↑; Q1 - 0; Q0 - 0
Hình 11: Hiện thực trường hợp 4 cho mạch đếm xuống đồng bộ MOD-4
Thiết kế, mô phỏng và hiện thực mạch chọn kênh 8-to-1 sử dụng IC 74151
• Sơ đồ mạch:
Hình 12: Sơ đồ mạch đối với mạch chọn kênh 8-to-1
Trang 8• Mô phỏng mạch bằng Logisim:
- Bảng chân trị của mạch chọn kênh 8-to-1:
Hình 13: Bảng chân trị của mạch chọn kênh 8-to-1
- Trường hợp 1: A - 0; B - 1; C - 0; Y0 - 0; Y1 - 0; Y2 - 1; Y3 - 0; Y4 - 0; Y5->Y7 - 1; Y - Y2 - 1;
W - Y 2 - 0
Hình 14: Mô phỏng trường hợp 1 cho mạch chọn kênh 8-to-1
- Trường hợp 2: A - 0; B - 0; C - 0; Y0->Y4 - 0; Y5->Y7 - 1; Y - Y0 - 0; W - Y 0 - 1
Trang 9Hình 15: Mô phỏng trường hợp 2 cho mạch chọn kênh 8-to-1
- Trường hợp 3: A - 1; B - 0; C - 0; Y0 - 0; Y1 - 1; Y2-Y4 - 0; Y5->Y7 - 1; Y - Y1 - 1; W - Y 1 - 0
Hình 16: Mô phỏng trường hợp 3 cho mạch chọn kênh 8-to-1
• Mạch hiện thực:
- Select A, B, C lần lượt được nối với switch 7, 6, 5
- Y0, Y1, Y2, Y3, Y4 lần lượt được nối với switch 0, 1, 2, 3, 4
- Y5, Y6, Y7 được nối với nguồn 5V
- Led 0 được nối với đầu ra W
- Led 1 được nối với đầu ra Y
- Trường hợp 1: A - 0; B - 1; C - 0; Y0 - 0; Y1 - 0; Y2 - 1; Y3 - 0; Y4 - 0; Y5->Y7 - 1; Y - Y2 - 1;
W - Y 2 - 0
Trang 10Hình 17: Hiện thực trường hợp 1 cho mạch chọn kênh 8-to-1
- Trường hợp 2: A - 0; B - 0; C - 0; Y0->Y4 - 0; Y5->Y7 - 1; Y - Y0 - 0; W - Y 0 - 1
Hình 18: Hiện thực trường hợp 2 cho mạch chọn kênh 8-to-1
- Trường hợp 3: A - 1; B - 0; C - 0; Y0 - 0; Y1 - 1; Y2-Y4 - 0; Y5->Y7 - 1; Y - Y1 - 1; W - Y 1 - 0
Trang 11Hình 19: Hiện thực trường hợp 3 cho mạch chọn kênh 8-to-1
Thiết kế và mô phỏng mạch giải mã 3-to-8 sử dụng IC 74138 bằng Logisim
• Sơ đồ luận lý:
Hình 20: Sơ đồ luận lý của mạch giải mã 3-to-8
• Sơ đồ mạch:
Trang 12Hình 21: Sơ đồ mạch đối với mạch giải mã 3-to-8
• Mô phỏng mạch bằng Logisim:
- Bảng chân trị của mạch giải mã 3-to-8:
Hình 22: Bảng chân trị của mạch giải mã 3-to-8
- Trường hợp 1: A - 0; B - 0; C - 0
Hình 23: Mô phỏng trường hợp 1 cho mạch giải mã 3-to-8
- Trường hợp 2: A - 1; B - 0; C - 1
Trang 13Hình 24: Mô phỏng trường hợp 2 cho mạch giải mã 3-to-8
- Trường hợp 3: A - 1; B - 1; C - 1
Hình 25: Mô phỏng trường hợp 3 cho mạch giải mã 3-to-8
Thiết kế và mô phỏng mạch so sánh 2 số nhị phân 8 bit sử dụng IC 7485 bằng Logisim
• Đặt vấn đề và giải quyết:
- Vì IC 7485 mà IC dùng để so sánh 2 số nhị phân 4 bit
- Do đó, để so sánh 2 số nhị phân 8 bit ta phải kết hợp 2 IC 7485
• Sơ đồ mạch:
Hình 26: Sơ đồ mạch đối với mạch so sánh 2 số nhị phân 8 bit
• Mô phỏng mạch bằng Logisim:
- Bảng chân trị của mạch giải mã 3-to-8:
Trang 14Hình 27: Bảng chân trị của mạch so sánh 2 số nhị phân 8 bit
- Trường hợp 1: A - 00000100; B - 00000000; A > B
Hình 28: Mô phỏng trường hợp 1 cho mạch so sánh 2 số nhị phân 8 bit
- Trường hợp 2: A - 11111111; B - 11111111; A = B
Trang 15Hình 29: Mô phỏng trường hợp 2 cho mạch so sánh 2 số nhị phân 8 bit
- Trường hợp 3: A - 00000000; B - 10000000; A < B
Hình 30: Mô phỏng trường hợp 3 cho mạch so sánh 2 số nhị phân 8 bit
Tài liệu [1] Digital Systems: Principles and Applications (11th Edition) – Ronald J Tocci, Neal S Widmer, Gregory L Moss, 2010
[2] Lecture Slides/Videos – Assoc Prof Dr Tran Ngoc Thinh
[3] Tutorial videos on Digital Systems Experiments
