8 September 2009 an Hệ thông máy tinh Chương 5Š KIÊN TRÚC MAY TINH TIEN TIEN Nguyén Kim Khanh Trường Đại học Bách khoa Hà Nội an Nội dung học phân =m Chương 1.. Kiên trúc bộ nhớ C
Trang 18 September 2009
an Hệ thông máy tinh
Chương 5Š
KIÊN TRÚC MAY TINH TIEN TIEN
Nguyén Kim Khanh Trường Đại học Bách khoa Hà Nội
an Nội dung học phân
=m Chương 1 Ciới thiệu chung
=m Chương 2 Kiên trúc bộ nhớ Chương 3 Kiên trúc vào-ra Chương 4 Kiên trúc bộ xử lý Chương 5 Kiên trúc máy tính tiên tiên
8 September 2009
NKK-HUT
8 September 2009
an Noi dung
„5.1 Phân loại kiên trúc máy tinh
m 5.2 Máy tính vector và bộ xử lý mảng
= 5.3 Mét sô kiễn trúc MIMD thông dụng
= 5.4 Bộ xử lý đa lõi
Bài giảng Kiến trúc Máy tính 3
NKK-HUT
an 5.1 Phân loại kiến trúc máy tính
= Phân loại của Michael Flynn (1966)
a OISD - Single Instruction Stream, Single Data Stream
as SIMD - Single Instruction Stream, Multiple Data Stream
s MISD - Multiple Instruction Stream, Single Data Stream
» MIMD - Multiple Instruction Stream, Multiple Data Stream
8 September 2009 Bài giảng Kiến trúc Máy tính 4
Trang 2
a SISD a SIMD
Pu | pe, |e PS of ow
CU: Control Unit
DS
PU: Processing Unit | PB, LM,
=» MU: Memory Unit
m Một bộ xử lý Đơn dòng lệnh
Chính là Kiên tric von Neumann
=» Đơn dòng lệnh điều khiến đồng thời các Sa ¬ ¬
phan tử xử lý PE (processing elements) = Một luông dữ liệu cùng được truyền đên
Xd ges pe eg Lm Le de ga một tập các bo xu ly
= Môi phân tử xử lý có một bộ nhớ dữ liệu TU 2 và s Ñ ¬ riêng LM (local memory) =» Môi bo xu ly thực hiện một dãy lệnh
- khác nhau
= Môi lệnh được thực hiện trên một tập ae tan ¬¬
s Các mô hình SIMD = CÓ thê có trong tương lai
„ Vector Computer
» Array processor
Trang 3
a MIMD
=» Tap các bộ xử lý
„ Các bộ xử lý đông thời thực hiện các
dãy lệnh khác nhau trên các dữ liệu khác nhau
= Các mồ hình MIMD
» Multiprocessors (Shared Memory)
»s Multicomputers (Distributed Memory)
a MIMD - Shared Memory
IS DS
Bộ nhớ dùng
chung
NKK-HUT
a MIMD - Distributed Memory
tốc độ cao
é liên kết
| D
8 September 2009
11
NKK-HUT
a 5.2 Máy tính vector và bộ xử lý mảng
m Thuộc loại SIMD
„ Lata parallelism ¡n time = vector processing
„ Lata parallelism In space = array processing
Trang 4
a Phép toan trén vector
Bộ xử lý tuân tự:
for 1 = 0 to 63 do P[i] := W[i] x D[1i]
endfor
for 1 = 0 to 63 do X[it1l] :=X[1] +2 [1]
Y[1+l] :=X[1+l] +Y [1]
endfor
8 September 2009
Bộ xử lý vector:
load W load D
P := W X D store P
Không xử lý song
song được
4 Thực hiện bộ xử lý vector
NKK-HUT
a dụ bộ xử lý mảng
Processor array
/O
fe
+ + +
|
From scalar registers
L Function unit 1 pipeline
o>
> unit A o> Function unit 2 pipeline
c
C oad Vector >
—» -°55 ty register || |
= unit B file < —
= | =" Function unit 3 pipeline
O ore
Forwarding muxes
NKK-HUT
5.3 Một số kiên trúc MIMD thông dụng
1.SMP (Symmetric Multiprocessors)
A
Bus liên kết hệ thống |
7]
Bộ nhớ Vào-ra
Trang 5
a SMP (tiép)
„ Một máy tính có n >= 2 bộ xử lý giỗng nhau
„ Các bộ xử lý dùng chung bộ nhớ và hệ thông vào-ra
„ Thời gian truy cập bộ nhớ là bằng nhau với
các bộ xử lý
= Tat ca các bộ xử lý chia sẻ truy nhập vào-ra
a Cac bo xu ly có thé thực hiện chức năng giỗng nhau
„ Hệ thông được điêu khiên bởi một hệ điêu
hành phân tán
a Ưu điểm của SMP
=» Hie€u nang
„ Các công việc có thê thực hiện song song
= Tinh san dung
„ Các bộ xử lý có thê thực hiện các chức năng giỗng nhau, vì vậy lỗi của một bộ xử
lý sẽ không làm dừng hệ thông
= Khả năng mở rộng
„ Người sử dụng có thê tăng hiệu năng bằng
cách thêm bộ xử lý
NKK-HUT
a 2 Cluster
a Nhiéu may tinh dugc két ndi với nhau
bang mang lien ket toc do cao (~ Gbps)
= Mdi may tinh cé thé làm việc độc lập
„ Mỗi máy tính được gọi là một node
„ Các máy tính có thê được quản lý làm
việc song song theo nhom (cluster)
s Toàn bộ hệ thông có thể coi như là một
máy tính song song
NKK-HUT
a Cluster (tiép)
„ Dễ dàng xây dựng và mở rộng
= Tinh san sang cao
„ Khả năng chịu lỗi
=ø Giá thành rẻ với hiệu năng cao
Trang 6
an Cluster of PCs
Tt tl
Switch tbe db cao || Swit tbe d6cao || Switch tb dca Switch téc 46 cao
| Swit tbe db cao |
an Cluster of SMPs
SMP || SMP ||) SMP || SMP || SMP || SMP || SMP || SMP
Switch toc dé cao
NKK-HUT
an Ví dụ: Hệ thống máy chủ Google (12/ 2000)
= Cluster of PCs
= Hơn 6.000 bộ xử lý
„ Hệ thông lưu trữ dùng RAID: có 12.000
đĩa cứng ~ 1petabyte (1triệu GB)
= 2 site ở Silicon Valley, 1site ở Virginia
„ Mỗi site được kết nỗi với Internet qua
OC48 (2488Mbps)
NKK-HUT
an 5.4 BO xu ly da Idi (multicores)
= Thay doi của bộ
Xử lý:
= Tuan tu
= Pipeline
» Si6u VÔ hướng
„ Đa luông
„ L)a lÕI
Trang 7
-Ƒ Các dạng tổ chức bộ xử lý đa lõi
CPUCorel | -| CPU Coren CPUCorel ! .| CPU Coren
I
i
I ; main memory! (vo)
(b) Dedicated L2 cache (a) Dedicated 1 cache
CPUCorel | * * *( CPU Core n | CPU Core 1 | ***) CPUCoren
0-0) -p) 4
TP L2 cache
| L2 cache | | L3 cache |
| main memory | (vo) | main memory| (vo)
(c) Shared L? cache id ) Shared L3 cache 25
8 September 2009
ntel - Core Duo (1)
8 September
m 2006 Two x86 superscalar, shared L2 cache
Dedicated L1 cache per core
»s 32ZKB instruction and 32KB data
Thermal control unit per core
=» Manages chip heat dissipation
» Maximize performance within constraints
» Improved ergonomics
Advanced Programmable Interrupt Controlled (APIC)
» Inter-process interrupts between cores
» Routes interrupts to appropriate core
= Includes timer so OS can interrupt core
NKK-HUT
-Ƒ Intel - Core Duo (2)
=» Power Management Logic
» Monitors thermal conditions and CPU activity
» Adjusts voltage and power consumption
» Can switch individual logic subsystems
=» ZMB shared L2 cache
» Dynamic allocation
=» MESI support for L1 caches
» Extended to support multiple Core Duo in SMP
=» L2 data shared between local cores or external
=» Bus interface
NKK-HUT
+
8 Septembe
Intel Core Duo (3)
Execution Resources Arch
Execution Resources
|_thermalControt_ | = |_ThermalControt_|
APIC | | APIC
Power Management Logic
2 MB L2 Shared Cache
Bus Interface
Front-Side Bus
Trang 8
Intel x86 Multicore Organization - Core i/
=» November 2008 Four x86 SMT processors Dedicated L2, shared L3 cache Speculative pre-fetch for caches
On chip DDR3 memory controller
=» Three 8 byte channels (192 bits) giving 32GB/s
= No front side bus
=» QuickPath Interconnection
=» Cache coherent point-to-point link
=» High speed communications between processor chips
=» 6.4G transfers per second, 16 bits per transfer
=» Dedicated bi-directional pairs
= Total bandwidth 25.6GB/s
-} Intel Core I7
M 1 1 Pet CPU private > —," fast interrupt Distributed ee Configurable (FAQ) lines Co re > interrupt _ number of hardware controller CK «¢—*— interrupt lines Diagram of — mm «+ | hà @ ies —<—<——— Ì [Pee] oo] Su lÌ J[mm«][ Ø0) l[mm«][es ——- inter ft), «| inter- i), «| inter- face TC
—-.-ẳ ẳ-ơgề
1 inter |), , | Wdog | ti | Wdog | face , | Wdos | face || | wdoo | face ' ; ' Í —— 11111111 í _ : : | | Lie ! IRQ , 4 IRQ : IRQ | ! i = i CPU/VFP : CPU/VFP | CPU/VFP ys CPU/VtP L1 memory ‘| Li memory 4|} Li memory al Li memory INSTRUCTION Coherency anddata - antend bine IRSTTUCTION and data Coherency "soi li STUCCO anddala Cohererncy - nmenol bám mtcuon Coherency anddata - nevol băn 64-bất bus ˆˆ 64-b#t bus ˆ”” Ta r | Tl Tl) Tỉ |
Core 0 Core 1 Core 2 Core 3
32 KB I&D 32 KB l&D 32 KB l&D 32 KB Il&D L1 Caches L1 Caches L1 Caches L1 Caches
256 KB 256 KB 256 KB 256 KB
L2 Cache L2 Cache L2 Cache L2 Cache
8 MB L3 Cache DDR3 Memory QuickPath Controllers Interconnect
3 x 8B @ 1.33 GT/s 4x 20b @ 6.4 GT/s
NKK-HUT
Het chuong 59