EMC trong thiết kế hệ thống số

ĐẠI HỌC BÁCH KHOA HÀ NỘI TRƯỜNG ĐIỆN – ĐIỆN TỬ BÁO CÁO TƯƠNG THÍCH ĐIỆN TỪ Đề tài EMC trong thiết kế hệ thống số GVHD TS Nguyễn Việt Sơn Sinh viên Hà Nội, 72022 1 MỤC LỤC DANH MỤC HÌNH ẢNH 2 MỞ ĐẦU 2.aaaaaaaaaaaaaaaaaaaaaaaaaaaaa

ĐẠI HỌC BÁCH KHOA HÀ NỘI

TRƯỜNG ĐIỆN – ĐIỆN TỬ

 BÁO CÁO TƯƠNG THÍCH ĐIỆN TỪ

Đề tài: EMC trong thiết kế hệ thống số

GVHD: TS Nguyễn Việt Sơn

Sinh viên:

Hà Nội, 7/2022

DANH MỤC HÌNH ẢNH

MỞ ĐẦU

Trong kỹ thuật thiết kế mạch điện tử, vấn đề tương thích điện từ được đặc biệt chútrọng nhằm đảm bảo cho các phần tử mạch hoạt động đúng, hạn chế sự giao thoa gâysuy giảm, sai lệch tín hiệu Đặc biệt trong các mạch điện tử số là nơi phát sinh ra nhiễuđiện từ rất lớn Tín hiệu lan truyền chủ yếu trong mạch và tại các chân vi mạch là songvuông tần số cao, theo phép biến đổi Fourier, là tín hiệu tổ hợp của nhiều thành phầntần số khác sau và được phân bố khắp nơi trong hệ thống, nên khả năng gây nhiễu điện

từ là rất lớn Nội dung của tiểu luận này sẽ tập trung nghiên cứu hoạt động của mạchđiện tử số, đặc biệt là các vi mạch tích hợp, nhằm đưa ra các giải pháp thiết kế để hạnchế các phần tử mạch phát xạ điện từ, và miễn nhiễm điện từ giữa các phần tử vớinhau, qua đó đảm bảo tính tương thích điện từ cho cả hệ thống

CHƯƠNG 1 TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ

Chương này sẽ trình bày tổng quan về đặc tính xung vuông và giản đồ xunghoạt động của các vi mạch số Các nguồn có thể phát sinh sóng RF gây giao thoa điện

từ Ảnh hưởng của tần số xung nhịp hoạt động và kỹ thuật đóng gói của vi mạch vớiphát sinh nhiễu điện từ

1.1 Đặc tính tín hiệu xung

Khi chọn các linh kiện điện tử số cho từng ứng dụng, những người thiết kếthường chỉ quan tâm vào ứng dụng và tốc độ của linh kiện, trên cơ sở lựa chọn về thờigian trễ lan truyền nội của các cổng logic thông qua tài liệu kỹ thuật của nhà sản xuất,

mà ít quan tâm đến thời gian cạnh lên và xuống của tín hiệu xung

Khi tốc độ hoạt động của các vi mạch tăng (tín hiệu lan truyền nhanh hơn) thìcũng làm tăng dòng điện ghép (kiểu DM: kiểu so lệch) gây nhiễu xuyên giữa các tínhiệu Tốc độ hoạt động có quan hệ nghịch với giao thoa điện từ (EMI), các họ logic cóthời gian chuyển mạch ngắn (tần số xung nhịp cao) thường sinh ra EMI lớn Vì vậycác họ logic có tốc độ chậm được chọn để thỏa mãn yêu cầu về EMI Hình 1.1 sẽ mô

tả giản đồ xung với mối quan hệ giữa thời gian sườn xung và thời gian lan truyền tínhiệu trên đường truyền

Hình 1: Tốc độ chuyển mạch so với thời gian trễ lan truyền

Qua đó cho thấy tốc độ hoạt động là quan trọng khi thời gian chuyển mạch(cạnh lên và xuống) là đủ nhanh, nghĩa là sự thay đổi trạng thái tín hiệu xảy ra với thời

gian nhỏ hơn thời gian cho phép nó duy trì trên đường mạch in (hoặc đường dây) Vàthời gian chuyển mạch là điểm quan trọng hơn so với tần số xung nhịp trong việc xemxét vấn đề tương thích điện từ.

Các họ logic khác nhau (CMOS, TTL, ECL, …) sẽ mang những đặc điểm khácnhau về công suất vào, kiểu đóng gói, mức điện áp, và thời gian chuyển mạch Đặcđiểm quan trọng của các linh kiện logic là giản đồ xung nội của các cổng

Bên cạnh đó, một thông số đặc biệt quan trọng mà thường không được chỉ rõbởi nhà sản xuất, đó là công suất “đỉnh” làm tăng sự xâm nhập dòng vào tại chânnguồn của vi mạch Nguyên nhân gây ra bởi sự tăng dòng điện ghép, quá nhiệt linhkiện, hoặc sự thay đổi tải… Các dòng này với nhiều mức khác nhau sẽ ảnh hưởng đếndòng tín hiệu trên đường truyền

Như vậy, để đảm bảo tín hiệu trên đường truyền, giảm nhiễu giao thoa điện từEMI, thì các họ logic có tốc độ chậm sẽ được lựa chọn (ví dụ họ logic TTL: dòng74LS), khi đó sẽ ít quan tâm đến việc thực hiện mạch in và vấn đề ảnh hưởng bởi côngsuất đỉnh Tuy nhiên, các sản phẩm công nghệ cao, tốc độ cao ngày nay có thời gianchuyển trạng thái vào khoảng 1.5 -5 ns, ví dụ như 74ACT, 74F và 74HCT Và các vimạch thỏa mãn phát xạ điện từ nhỏ sẽ được lựa chọn trong các ứng dụng Một điềuchú ý trong việc lựa chọn các họ logic phù hợp, là không sử dụng các linh kiện có tốc

độ cao hơn so với yêu cầu thực sự

Nếu yêu cầu các họ logic có tốc độ cao, người thiết kế phải chú ý đến việc ghépnối linh kiện, thực hiện mạch in và xử lý tín hiệu xung nhịp Tốc độ chuyển mạch tănglàm tăng dòng điện ghép, nhiễu xuyên, và phản hồi tín hiệu Tuy nhiên những vấn đềnày là độc lập với thời gian lan truyền của tín hiệu, bởi vì các linh kiện có tốc độchuyển mạch cao hơn so với thời gian lan truyền tín hiệu (thời gian tồn tại xung trênđường truyền) Các nhà sản xuất khác nhau sẽ có các linh kiện với các tốc độ chuyểnmạch khác nhau Mỗi sản phẩm được ra đời sẽ có các thông số về thời gian chuyểnmạch (lớn nhất và trung bình) của tín hiệu xung nhịp và tại các chân ngoại vi I/O vàđặc tính EMI của các họ logic khác nhau như được mô tả ở bảng 1.1

Bảng 1.1 Thông số các họ logic

Viêc lựa chọn các họ logic có tốc độ thấp được chỉ rõ ở mối quan hệ giữa miềnthời gian và miền tần số Phân tích Fourier của tín hiệu tại sườn từ miền thời gian sẽthu được một băng thông phổ năng lượng RF là cao hơn với các họ logic có tốc độcàng cao

Ngoài ra còn có các đặc tính được lựa chọn đối với các họ logic khác nhau như

ở bảng 1.2 Ở đây quan tâm đến trở kháng đầu ra của các chân ngoại vi, Ro, là thànhphần giới hạn dòng đầu ra Điều này sẽ quyết định khả năng cấp dòng tối đa cho tải,tương đương với sự cộng hưởng ở một tần số cụ thể Thâm chí khi đầu ra ngắn mạch(tại thời điểm chuyển đổi trạng thái) cũng không thể sinh ra dòng điện lớn hơn V/Ro

Bảng 1.2 Lựa chọn các đặc tính của các họ logic

1.2 Nguồn cung cấp

Nguồn cấp điện chuyển tải dòng điện vào chân nguồn của linh kiện logic làthành phần chính sinh ra nhiễu trên bảng mạch, hoặc là trên đường nguồn hoặc là trênnền đất (điện áp tham chiếu 0V) Sự chuyển tải dòng điện là nguồn chính sinh ra dòng

so lệch, vì thế phát sinh năng lượng vô tuyến RF

Ví dụ ở bảng 1.1 tại thời gian chuyển mạch, với các linh kiện có tốc độ chuyểnmạch cao, làm phát sinh nhiễu điện từ lớn Giao thoa điện từ EMI tăng tỷ lệ thuận với

tần số xung nhịp (tỷ lệ với f với EMI dẫn, nhiễu xuyên và tỷ lệ với f 2 với phát xạ điệntừ)

Nguồn cung cấp chuyển tải một dòng điện khá lớn trong quá trình chuyểnmạch Dòng này không có quan hệ với dòng điện tạo mức “1” hoặc “0” ở đầu ra cồnglogic Trong các linh kiện công nghệ TTL và CMOS, sự tăng dòng được sinh ra bởi sựxếp chồng dòng dẫn của các transistor điều khiển đầu ra Trong thời gian xảy rachuyển mạch giữa mức cao “1” và mức thấp “0”, cả hai transistor đều ở chế độ dẫnbão hòa, có một dòng điện ngắn mạch chuyển dịch giữa nguồn và đất Dòng điện này

lớn có thể đánh thủng transistor Vì vậy cần thiết phải có một điện trở hạn dòng để bảo

vệ ngắn mạch chống phá hủy transistor

Để hạn chế dòng ngắn mạch đầu ra, nhà sản xuất bổ sung một diode Schottky

để tránh transistor đầu ra rơi vào vùng bão hòa Một kỹ thuật khác là thay đổi tốc độchuyển mạch đầu ra bằng việc thay thế transistor lớn bằng các transistor nhỏ hơn

Điện áp RF và điện dung ký sinh có thể tồn tại trong suốt thời gian chuyển đổimức cao và thấp

Dòng điện cần để chuyển đổi trạng thái logic từ thấp lên cao hoặc từ cao xuốngthấp lớn hơn nhiều so với dòng tĩnh Dòng tải được tính theo công thức:

Với C là điện dung tổng của tải kết hợp với điện dung đường mạch với đất Vớicác bảng mạch in 1 lớp, C là 0.1 đến 0.3 pF/cm Với bảng mạch nhiều lớp, C là 0.3 đến2pF/cm, và điện dung đầu vào được chỉ ra ở bảng 1.2

Ví dụ, nếu điện áp nguồn cung cấp là 3.5V, thời gian chuyển mạch là 2ns, vớichiều dài đường mạch là 7 cm trên bảng mạch 1 lớp, với cổng 5 đầu ra, thì dòng điệncung cấp ra tải là:

Một vấn đề quan tâm khác đến việc phát xạ điện từ EMI là do sự khác nhau củacác linh kiện tích cực giữa các nhà sản xuất khác nhau Mặt dù linh kiện số với hìnhdạng, kích thước, và chức năng tương tự nhau, nhưng sự khác nhau ở đặc tính thiết kế.Không phải tất cả các nhà sản xuất đều thiết kế theo cùng một cách, và linh kiện đượcthiết kế khác nhau sẽ được giả định là cùng chức năng và khả năng tương thích điện

từ, đặc biệt các mô hình được sử dụng cho mục đích mô phỏng

1.3 Sự truyền xung nhịp

Với các sản phẩm công nghệ ngày càng cao thì càng yêu cầu tốc độ xung nhịpngày càng tăng Độ lệch xung được tính là thời gian chênh lệch khi chuyển đổi tín hiệuxung từ đầu vào đến đầu ra, là yếu tố quan trọng để giới hạn tốc độ xung nhịp Việcgiảm độ lệch xung của hệ thống sẽ cải thiện hiệu suất hoạt động mà ko cần phải dựavào tốc độ xung nhịp của cổng logic, ví dụ như các vi mạch ECL hoặc GaAs

Độ trễ lan truyền của ngoại vi không tỷ lệ với tần số làm việc Khi chu kỳ xungnhịp giảm thì có ít thời gian để thực hiện chức năng cụ thể với nhiều cổng logic được

kích khởi Đây thường là nhiệm vụ khó khăn Lựa chọn khả thi là sử dụng các nguồnxung nhịp đặc biệt để hạn chế các nguồn xung không chắc chắn.

Hình 1.2 biểu diễn sự lệch xung giữa tín hiệu vào và ra

Cảm kháng ứng với các đầu ngoại vi của các phần tử thường tạo ra các vấn đề,trong đó được quan tâm nhất là cảm kháng do độ dài đường dây Cảm kháng này chophép các hoạt động bất thường xảy ra Vấn đề quan tâm là vùng nối đất và việc phátsinh các vòng lặp Các đường nối đất đưa đến sự ổn định, các vòng lặp có thể gây phát

xạ sóng RF dựa trên kích thước vật lý tồn tại giữa nguồn và tải, như được minh họa ởhình 1.3

CHƯƠNG 2: CHỐNG NHIỄU BOARD MẠCH ĐIỆN TỬ

2.1 Các loại nhiễu trên board mạch.

2.1.1 Khái niệm về nhiễu board mạch:

Nhiễu (noise) trong thiết kế mạch điện tử là các loại tín hiệu tạp chất được sinh ra mộtcách ngẫu nhiên gây ảnh hưởng xấu tới tín hiệu thông tin Có hai loại nhiễu boardmạch được chú ý là nhiễu bức xạ (Radiation noise) và nhiễu thu nhận (receptionnoise) Nhiễu bức xạ là loại nhiễu do chính thiết bị hoặc mạch điện đó gây ra cònnhiễu thu nhận là loại nhiễu do thiết bị hoặc mạch điện đó nhận được khi hoạt độnggần các nguồn nhiễu

Khái niệm nhiễu thường đi chung với khái niệm EMC (Electromagnetic compatibility) – khả năng tương thích điện từ mà được hiểu là gồm 2 loại: nhận điện

từ – EMI(Electromagnetic interference) và miễn nhiễm điện từ -EMS(ElectromagneticSusceptibility) Việc giảm nhiễu là việc phải kết hợp giải quyết 2 vấn đề là giảm EMI

và tăng EMS

2.2.2 Chống nhiễu board mạch để làm gì?

Trong việc thiết kế mạch điện tử, nhất là mạch điện tử tốc độ cao thì việc chống nhiễu

là việc cần phải lưu ý và phải làm từ khâu khởi tạo dự án Chúng ta không thể đợi khi

đã thiết kế mạch xong rồi mới bắt đầu kiểm tra nhiễu vì muốn cải tạo bất cứ gì thì sẽphải thay đổi lại toàn bộ thiết kế làm tốn thời gian thiết kế, làm mạch và chi phí đặtmạch

Nhiễu không thể mô phỏng trước được vì nó mang tính ngẫu nhiên do thiết kế Việctính toán khử nhiễu là tương đối khó khăn đối với người không có kinh nghiệm nênđòi hỏi người làm mạch phải có những kiến thức nhất định trong thiết kế mạch Mộtđiều đáng lưu tâm nữa là khi kết hợp quá nhiều phương pháp khử nhiễu trên một mạchđiện PCB có thể khiến bạn mất một chi phí khá lớn vượt qua chi phí dự trù ban đầu đểtạo ra thiết bị đó Do vậy việc cần làm là khử nhiễu một cách có hiệu quả vừa đủ đểthiết bị hoạt động ổn định và tiết kiệm chi phí

Hình 5: Hai loại nhiễu được quan tâm trong mạch PCB

2.2.3 Các loại nhiễu trên board mạch

- Nhiễu xuyên âm(cross talk): là một loại nhiễu phổ biến trên bo mạch in, nó xuấthiện khi hai đường dẫn bố trí quá gần nhau Ảnh hưởng của loại nhiễu này làmsuy yếu tín hiệu và làm méo tín hiệu đặc biệt ở tần số cao

- Nhiễu do không phối hợp trở

kháng: vì trở kháng giữa nguồnphát và tải khác nhau, nên tínhiệu được truyền đi từ nguồn khi đến tải sẽ bị phản xạ trở lại nguồn phát, tínhiệu phản xạ này gây ra sự méo mó và suy hao cho tín hiệu tới như được mô tảnhư hình bên dưới

Hình 6: Nhiễu xuyên âm ở hai đường dẫn khác nhau

Hình 8: Ảnh hưởng của nhiễu do chưa phối hợp trở kháng

2.2 Các phương pháp chống nhiễu

2.2.1 Sử dụng linh kiện phụ trợ

- Chọn IC dán QFP thay vì IC nổi DIP: Việc sử dụng các linh kiện chân cắm là

1 trong những nguyên nhân nhạy nhiễu cho hệ thống Các chân cắm linh kiệnđóng vai trò là các anten thu nhận nhiễu

Hình 9: Chọn IC dán QFP thay vì IC nối DIP

- Chọn IC tích hợp single-chip thay vì chọn một IC và một ngoại vi mở rộng khác: các dây tín hiệu nối giữa hai linh kiện là một thành phần gây nhiễu không

hề nhỏ khi thi công

Hình 10: Chọn IC tích hợp single-chip

- Chọn nguồn cung cấp có giá trị nhỏ nếu IC có thể chạy được: công suất

nhiễn tỉ lệ với bình phương biên độ điện áp :P=VI=V2Z Bởi vậy thay vì dùngnguồn 5V và dùng nguồn 3.3V thì sẽ giảm một lượng nhiễu đáng kể( thôngthường việc làm giảm được 57% nhiễu) Các hệ thống 5V được thay thế dầnbằng 3.3V, trong các ứng dụng DSP, người ta đã sử dụng VCC 2.8V hoặc 1.6V

Hình 11: Chọn nguồn cung cấp giá trị nhỏ

- Tụ điện Decoupling: Khi IC hoạt động, chúng chuyển đổi dòng điện ở tần số

cao, dẫn đến nhiễu chuyển mạch trong các trace/nhánh nguồn kết nối với

IC Nhiễu này nếu không được kiểm soát, sẽ dẫn đến phát xạ bức xạ và do đó là

EMI Các phương pháp để giảm nhiễu của đường nguồn là đặt các tụ điệndecoupling gần các chân nguồn của IC Và nối đất trực tiếp các tụ điện vớiplane đất Việc sử dụng plane nguồn thay vì trace nguồn cũng sẽ làm giảmnhiễu cho nguồn.

Hình 12: Bố trí tụ Decoupling gần chân nguồn IC

- Lọc nhiễu bằng bộ lọc LC: cuộn Ferrite bead có chức năng chặn cao tần và tụ

thì có chức năng làm mượt tín hiệu Tuy nhiên cần chú ý là không đặt ferritebead tại đường tín hiệu có tần số cao hoặc là đường clock vì cuộn ferrite có thểgây mất tín hiệu trên đường truyền Thông thường người ta đặt ferrite bead tạiđường nguồn của thiết bị

Hình 13: Bộ lọc LC

2.2.2 Chống nhiễu bằng quy trình thiết kế PCB

- Định nghĩa chức năng cho các khối linh kiện: Các linh kiện phải được phân

thành các lớp như: Analog sensor, digital low speed, digital high speed, powerelements và sắp xếp chúng thành 1 nhóm Tất cả các linh kiện cùng nhóm phảiđặt gần nhau và đường mạch in phải tối ưu hóa về độ dài Khoảng cách linhkiện phù hợp để có thể tích hợp tụ bypass

- Các đường tín hiệu tốc độ cao nên đặt ở trung tâm mạch in, tránh xa các góc

mạch in

- Đặt các cổng mở rộng I/O cách xa thạch anh và các khu vực hoạt động tần số

cao

- Đặt các đường mạch GND và VCC đối xứng nhau qua 2 bên PCB để giảm

nhiễu điện từ trường phát sinh

Hình 14: Thiết kế đường mạch GND và VCC

- Thay thế các giao tiếp song song thành giao tiếp nối tiếp:

Hình 15: Giao tiếp MCU

- Thực hiện các đường via đảm bảo đường đi hợp lý cho tín hiệu

Hình 16: Thiết kế lỗ via

- Một vòng mạch kín cũng tạo nên một từ trường H, và nếu như vòng mạch kín

càng lớn thì từ trường H này càng cao

Hình 18: Bố trí hai IC triệt tiêu nhiễu phát xạ

- Để cho các thành phần linh kiện trong mạch không gây nhiễu cho nhau, thì rất

cần thiết phải có sự cách ly phù hợp Ví dụ khối nguồn gây nhiễu cao, trong khi

đó các khối analog, digital cần có sự bảo vệ Vì vậy cần phải bố trí linh kiệntheo từng khối

Hình 19: Cấu trúc bảng mạch phân chia theo nhóm chức năng

- Các khối phải được cách ly về mặt “điện” Giải pháp “Point Ground” sẽ là một

sự lựa chọn phù hợp Các vùng MASS của các khối trên chỉ tiếp xúc với nhauqua một điểm kết nối duy nhất, do vậy nhiễu tồn tại trong khối này sẽ khó màlan truyền dễ dàng sang các khối khác

Hình 20: Point Gound

CHƯƠNG 3 THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ

Chương này sẽ trình bày các đường giao thoa điện từ trong mạch số Kỹ thuậtghép nối các phần tử với nhau, đảm bảo tương thích và toàn vẹn tín hiệu Ngoài ra còn

có một số kỹ thuật phần mềm để tối ưu phần cứng, hạn chế nhiễu điện từ

Các bộ vi xử lý là các máy tính thu nhỏ, các mạch số được xây dựng từ các vimạch này dễ bị ảnh hưởng bởi sự thay đổi nhanh của tín hiệu, dễ gây ra các tính toánsai lệch Vì vậy yêu cầu phải có thành phần hạn chế sự ảnh hưởng điện từ từ các phần

tử bên ngoài lên các vi mạch số

3.1 Các đường giao thoa điện từ

Hầu hết các can thiệp điện từ trong các mạch số đều tham chiếu về điện thế đất,cho dù đó là kiểu đồng nhất RF hay là quá độ tín hiệu, và gây ảnh hưởng đến các nútnhạy nhiễu Điều này xảy ra do có một trở kháng cao khi chuyển từ kiểu đồng nhấtsang kiểu sai phân do việc bố trí đường mạch in Giao thoa kiểu sai phân sẽ không lantruyền từ bên ngoài vào mạch theo các giao diện ngoại vi Vì vậy, đầu tiên cần tậptrung vào việc bố trí đường mạch in để giảm thiểu việc chuyển đổi từ kiểu đồng nhấtsang kiểu sai phân, sử dụng các đường nối đất thích hợp; thứ hai thực hiện các thiết kế

cơ khí để tránh dòng giao thoa với đường nối đất từ các mạch logic Đặt các bộ lọc tạicác ngoại vi hoặc cách ly để đảm bảo một dòng dẫn an toàn đối với các giao thoa tínhiệu

Một mạch số điển hình thường bao gồm các khối mạch: nguồn cấp điện, giaotiếp điều khiển, bảng mạch xử lý, các kết nối bên trong và bên ngoài có thể hoạt động

ở tần số cao ở trường hợp quá độ như bố trí trong hình vẽ 3.1

Hình 21: Cấu trúc mạch tần số cao: quá độ