Gii thiu TMS320C

Tín hiệu từ bộ nhớ ngoài EMIF được kết nối thông qua các card mở rộng, sử dụng trên những khe cắm mở rộng trên bo.. Ngõ ra tương tự được lấy ra qua ngõ ra lineout, và headphone.McBSP0 đư

Giới thiệu TMS320C6713

Kit DSK là một hệ thống DSP hoàn chỉnh Board DSK bao gồm bộ xử lý số dấu chấm động C6713 và bộ Codec 32-bit stereo TLV320AIC23 (gọi tắt là AIC23) cho việc xuất nhập tín hiệu Bộ codec on board AIC23 sử dụng

kỹ thuật sigma-delta để biến đổi A/D và D/A Nó được kết nối với một đồng hồ hệ thống 12 MHz Tần số lấy mẫu có thể thay đổi từ 8 đến 96 Khz.

Bộ xử lý Kít TMS320C6713 của hãng Texas Instrument dựa trên kiến trúc VLIW (very-long-instruction-word), phù hợp cho các giải thuật nặng về tính toán số Bộ nhớ chương trình nội được tổ chức để mỗi chu kỳ có thể nạp 8 lệnh, mỗi lệnh dài 32 bít.

Các bộ xử lý C67xx (như C6701,C6711 và C6713) thuộc về họ các bộ xử lý C6x dấu chấm động, trong khi đó C62xx và C64xx thuộc về họ các bộ xử lý C6x dấu chấm tĩnh C6713 có thể xử lý

cả dấu chấm tĩnh và dấu chấm động Các yêu cầu phần

Một số ứng dụng của Kít TMS320C6713

Stater Kit TMS320C6713 có các ứng dụng trong những lĩnh vực sau:

 Truyền thông: Modem điện thoại, FAX, các tế bào điện thoại, mạng không dây, loa điện thoại, máy trả lời,.

 Âm thanh/tiếng nói: Voice mail, số hóa và nén âm thanh tiếng nói, kiểm tra

speaker, tổng hợp âm thanh.

 Tự động: Điều khiển động cơ, dừng hoạt động, chuẩn đoán hệ thống…

 Hệ thống điều khiển: Hệ thống điều khiển servo trong ổ đĩa, điều khiển máy in laser, điều khiển robot, điều khiển mô tơ và động cơ, công cụ điều khiển máy tự động.

 Trong quân đội: Xử lý tín hiệu rađa và tín hiệu tàu ngầm, hệ thống định vị tên lửa, modem phát tần số radia HF, đảm bảo khoảng rộng của phổ và đảm bảo tiếng nói.

 Y học: Thiết bị trợ thích, ảnh MRI (ảnh chụp sử dụng cộng hưởng), ảnh siêu âm, giám sát bệnh nhân

 Thiết bị đo đạc: Phân tích phổ, tạo tín hiệu.

 Xử lý ảnh: HDTV, nâng cao chất lượng ảnh, xoay 3 chiều và hoạt hình

• Thành phần chính trên Kit

Trung tâm là chíp xử lý tín hiệu TMS320C6713, chạy ở xung nhịp 225Khz,TMS320C6713 nằm trong dòng chíp TMS320C6x của TI, đây là dòng vi xử lý tốc độ cao, sử dụngkiến trúc đặc biệt để đáp ứng các tác vụ xử lý tín hiệu Dựa trên kiến trúc VLIW, TMS320C6713 cókhả năng xử lý các số thực dấu chấm động và được coi là dòng chíp xử lý tín hiệu mạnh nhất của TIhiện nay

 Bộ biến đổi tín hiệu AIC23

 Bốn cổng kết nối tín hiệu vào ra: MIC IN (Microphone input), LINE IN(line input), LINEOUT (line output) và HEADPHONE (headphone output)

 Trạng thái của 4 led và Dip Switch trên DSK có thể cấu hình điều khiển theo nhu cầu củangười sử dụng

 Cổng USB giao tiếp với PC Trên cổng cũng được thiết kế bộ JTAG nhúng giúp ta có thể sữalỗi chương trình chạy trên chip mà không cần nối JTAG ngoài

 Cổng PRW (+5V) cung cấp nguồn cho board Cổng này cung cấp điện ấp +1.26V cho lõi chípC6713 và +3.3V để nuôi bộ nhớ và các thiết bị ngoại vi khác

 Bộ nhớ: +16MB

+512 KB bộ nhớ Flash

 Bộ nhớ trong: trên mạch có 264kB bộ nhớ trong (4 KB bộ đệm dữ liệu L1D; 4KB bộđệm chương trình L1P; 256 Kb bộ nhớ L2)

Dưới đây là sơ đồ phân vùng và địa chỉ bộ nhớ của kít (hình 3.3)

 Bộ nhớ ngoài: kít DSP có sẵn 16Mb bộ nhớ ngoài (SDRAM (Synchronous Dynamic RAM)) + 512 KB bộ nhớ Flash Ngoài ra kít có thể bổ sung bộ nhớ ngoài qua khe cắm mở

rộng Với chiều dài thanh ghi 32 bít, kít có thể quản lý 4GB bộ nhớ ngoài

 Có thể nhận thấy rằng, tuy hoạt động với xung nhịp không cao nhưng kít TMS320C6713

có dung lượng bộ nhớ lưu trữ lớn, khả năng xử lý dấu chấm động, có sẵn JTAG nhúng

thuận tiện cho debug và tính năng xử lý thời gian thực RTDX, hoàn toàn thích hợp chonhiều ứng dụng thực tế.

Hình 3.3: Sơ đồ phân vùng và địa chỉ bộ nhớ

3.1.2 Khái quát chức năng

Các thiết bị ngoại vi trên board TMS320C6713 DSK giao tiếp với nhau thông qua bộnhớ ngoài EMIF (External Memory InterFace) SDRAM, Flash và CPLD được kết nối với nhauthông qua bus trên board Tín hiệu từ bộ nhớ ngoài EMIF được kết nối thông qua các card mở rộng,

sử dụng trên những khe cắm mở rộng trên bo

Giao tiếp xử lý tín hiệu âm thanh tương tự thông qua chíp AIC23 Codec và jack audio3.5mm (microphone input, line input, line output, và headphone output) Có thể sử dụng microphonehoặc line input lấy tín hiệu đầu vào Ngõ ra tương tự được lấy ra qua ngõ ra lineout, và headphone.McBSP0 được sử dụng để gửi dòng lệnh tới giao diện điều khiển Codec, và McBSP1 được sử dụngcho việc đệm các dữ liệu âm thanh McBSP0 và McBSP1 có thể tái kết nối tới các kết nối mở rộngtrong phần mềm

Một thiết bị logic lập trình CPLD sử dụng để thực hiện xử lý logic và gắn kết các thànhphần khác trên board CPLD có thanh ghi cơ sở dùng cho xử lý logic

Trên DSK gồm 4 đèn LED và 4 công tắt DIP cung cấp người dùng thao tác tác động qualại Cả hai đều được thực hiện bởi đọc và ghi vào thanh ghi CPLD

Sử dụng nguồn cung cấp +5V, trên bo có mạch điều chỉnh điện áp để cung cấp điện cáp1,26 V cho lõi DSP và 3.3 V cho cổng I/O

Code Composer giao tiếp với DSK thông qua một JTAG giả lập với giao diện cổng USB.Các DSK cũng có thể sử dụng với mô phỏng bên ngoài thông qua kết nối JTAG bên ngoài.

• CE1: Bộ nhớ Flash và cổng I/O (switch, led’s)

• CE2 và CE3: chân kết nối tới daughter card

Họ C67xx có không gian địa chỉ byte nhớ lớn Mã nguồn chương trình và dữ liệu có thểđược chứa ở bất cứ nơi nào trên không gian địa chỉ vùng nhớ Độ rộng địa chỉ 32 bít

Bản đồ sau mô tả vùng địa chỉ bộ xử lý 6713 Theo mặc định, bộ nhớ trong nằm ở đầuvùng địa chỉ

EMIF có 4 vùng địa chỉ riêng biệt gọi là chip cho phép có không gian (CE0 – CE3).SDRAM chiếm giữ CE0 trong khi Flash và CPLD là CE1, CE2 và CE3 dành cho các card con(Daughter Card)

Hình 3.5: Bản đồ vùng nhớ

• External SDRAM

SDRAM (Synchronous DRAM)

DSK sử dụng một 64 megabit đồng bộ DRAM (SDRAM) trên EMIF 32-bit SDRAM làánh xạ bắt đầu từ CE0 (địa chỉ 0x80000000), tổng bộ nhớ có sẵn là 16MB

Bộ điều khiển SDRAM tích hợp là một phần của EMIF và phải được cấu hình trongphần mềm cho hoạt động tốt Một số các thông số quan trọng nhất được liệt kê dưới đây:

Bảng 3.1 các thông số của SDRAM

Một trong những thông số SDRAM chính là chu kỳ refresh SDRAMs phải được refreshliên tục hoặc nó sẽ trở nên bất ổn và mất nội dung Các DRAM được sử dụng trên DSK C6713 phảirefresh một dòng mỗi 15,6 micro giây Các cấu hình được hiển thị trên sử dụng một giá trị của 1400(0x578 (hex)) Chỉ định chu kỳ refresh (1400 x 11.11ns, chu kỳ clock 90MHz)

 Sử dụng lưu trữ dữ liệu ban đầu

 Lưu trữ các hằng số được sử dụng trong quá trình thực thi

Hình 3.6: Kết nối giữa EMIF với Flash

Flash là một loại bộ nhớ mà không bị mất nội dung khi nguồn điện đã được tắt Khi truyxuất giống như truy xuất bộ nhớ chỉ đọc ROM Flash có thể bị xóa trong từng khối lớn là sectors haypages Mỗi khối được xóa thông qua chuỗi lệnh đặc biệt trong lập trình Các khối đã xóa có thể ghinội dung trở lại

DSK mặc định là thêm hai chu kỳ viết cho tất cả những bộ nhớ không đồng bộ

Bộ nhớ Flash DSK là bộ nhớ không bay hơi, mặc dù cho phép ghi lại nội dung, nhưngkhông thể được ghi một cách dể dàng, mà phải mở khóa (unlock) bởi một số lệnh đặc biệt

Write 0xAA to 0x5555Write 0x55 to 0x2AAAWrite 0xA0 to 0x5555Ghi dữ liệu mới tới 128 byte sector Máy tính dựa vào công cụ có sẵn để ghi dữ liệu tớiflash Chức năng BSL cho phép viết tới Flash

3.1.4 Switch cấu hình khởi động

DSK có 4 Switch cấu hình cho phép người sử dụng điều khiển trạng thái hoạt động.Khối Switch cấu hình có nhãn SW3 gần Switch Reset SW1 dùng điều khiển endianness của DSP,SW2, SW3 cấu hình chế độ boot khi bắt đầu thực thi DSP SW4 điều khiển ghép kênh trên chip củaHPI và tín hiệu McASP đưa ra để kết nối mở rộng tới HPI mở rộng

Bảng 3.2: Bảng cấu hình các Switch

3.1.5 Nguồn cung cấp

DSK sử dụng tín hiệu điện áp +5V được cấp bởi nguồn cung cấp thông qua đầu cắm J5.Tín hiệu này được đi qua bộ điều chỉnh điện áp bên trong board để đưa ra tín hiệu điện áp +1.26V và+3.3V Điện áp +1.26V sử dụng cho các lõi DSP và điện áp +3.3V sử dụng cho các cổng I/O và cácchíp khác trên board Đầu cắm nguồn là loại jack cắm 2.5mm

Để kiểm tra mức điện áp, ta có thể kiểm tra tại các điểm JP1, JP2 và JP4 Tất cả dòngI/O đều đi qua JP2, và dòng điện lõi đi qua JP1 Tất cả dòng điện của hệ thống đi qua JP4

Đầu J6 được dùng điện áp +12V và -12V, cung cấp nguồn cho các Daughter Card

3.2 Chức năng từng thành phần trên bo TMS320C6713 DSK

3.2.1 TMS320C6713

 TMS320C6713 DSP hoạt động ở tần số 225MHz Lõi của DSP được thiết kế để thực thi các phéptoán dấu chấm động Bên ngoài lõi, C6713 tích hợp một số tài nguyên trên chip để cải tiến chứcnăng và tối thiểu hóa phần cứng phát triển phức tạp

 VLIW Core – là kiến trúc của bộ xử lý cho phép thực hiện nhiều lệnh trên 1 xung clock(8 lệnh trên

6713 DSP) Kiến trúc VLIW có thể đạt được mức độ xử lý cao nhưng nó đặt gánh nặng nhiều hơnvào trình biên dịch để sắp xếp thực thi cũng lúc lệnh

 192Kbytes bộ nhớ nội – Bộ nhớ trong tốc độ cao cho sự thực thi tối đa

 64Kbytes L2 cache/RAM – 4 khối 16Kbytes của RAM nội có thể được cấu hình như RAM hoặccache

 4Kb Program/Data caches – cache riêng rẻ cho mã lệnh chương trình và dữ liệu

 On-chip PLL – phát ra xung clock bộ xử lý từ nguồn xung clock tham chiếu bên ngoài

 2 McASPs – Cổng âm thanh nối tiếp đa kênh Sử dụng cho nhiều kênh và những ứng dụng âm thanhchuyên nghiệp Không sử dụng trên DSK, nhưng mang lại những kết nối mở rộng

 2 giao diện I2C – Bus I2C là bus nối tiếp có thể hỗ trợ một vài thiết bị chuẩn trên bus

 EMIF – giao diện bộ nhớ mở rộng Một bus 32 bit trên bộ nhớ mở rộng và thiết bị khác có thể đượckết nối Nó bao gồm tính năng như trạng thái chờ bên trong và điều khiển SDRAM Giao diện EMIFbao gồm cả đồng bộ vào dị bộ bộ nhớ

bộ chia của 2 để đạt được 225Mhz từ nguồn tham chiếu 50MHz

• Kết nối giữa AIC23 với McBSP0, McBSP1

Hình 3.7: Kết nối AIC23 với McBSP

Các thiết bị TMS320C67x chứa đựng các thiết bị ngoại vi để giao tiếp với bộ nhớ off-chip, đồng bộ xử lý, bộ xử lý giữa máy chủ và thiết bị nối tiếp Bộ xử lý C6713 gồm có:

Enhanced DMA (EDMA)

Truy cập bộ nhớ tăng cường trực tiếp (EDMA_enhaced direct memory access) điềukhiển truyền tải dữ liệu giữa các vùng trong bảng đồ bộ nhớ không qua sự can thiệp của CPU.EDMA cung cấp truyền tải dữ liệu tới/từ bộ nhớ nội, thiết bị ngoại vi nội, thiết bị bên ngoài trongbối cảnh hoạt động của CPU EDMA có 16 kênh được lập trình độc lập cho phép thao tác 16 hoạtđộng khác nhau

EDMA có thể đọc và viết dữ liệu cơ bản từ vùng nguồn hoặc vùng đích tương ứng trong

bộ nhớ EDMA cũng cung cấp việc truyền tải khối hoặc truyền tải khung Mỗi kênh EDMA số lượnglập trình độc lập của các yếu tố dữ liệu trên 1 khung và số lượng khung cho mỗi khối

EDMA có các tính năng sau:

DMA hoạt động độc lập với CPU

Thông lượng cao: Các yếu tố có thể được truyền tải cùng với tốc độ xung clock củaCPU

16 kênh: EDMA có thể giữ việc theo dõi, kiểm tra các ngữ cảnh của việc truyền tải 16kênh.

Tách hoạt động: Một kênh đơn có thể sử dụng truyền và nhận, truyền từ/tới thiết bịngoại vi và bộ nhớ

Lập trình ưu tiên: Mỗi kênh có các ưu tiên lập trình độc lập so với CPU

Mỗi kênh địa chỉ thanh ghi nguồn và đích có thể có các chỉ số cấu hình cho truyền tảiđọc và ghi

Địa chỉ có thể không đổi, tăng, giảm hoặc được điều chỉnh bởi giá trị lập trình

Lập trình thay đổi độ rộng truyền tải: Mỗi kênh có thể được cấu hình độc lập để truyềntải byte, 16 bít ½ word, 32 bít word

Xác thực: Mỗi lần truyền tải hoàn tất, EDMA sẽ tự động quá trình khởi tạo chính nó cholần truyền tải kế tiếp

Liên kết: Mỗi kênh EDMA có thể được liên kết tới truyền tải tiếp theo sau khi truyền tảikết tải hoàn tất

Sự kiện đồng bộ: Mỗi kênh được bắt đầu bởi một sự kiện Chuyển giao có thể là đồng

EDMA có 16 kênh độc lập và chúng có thể được giành ưu tiên

Sau khi sự kiện xuất hiện, nó truyền tải bảng được đọc từ bảng RAM (PaRAM)

EDMA có thể truyền tải 8 bit bytes, 16 bít 1/2words, hoặc 32 bít words

Sau khi truyền tải, nguồn và/hoặc đích về yếu tố địa chỉ có thể giống nhau, cùng tăng,giảm một yếu tố, hoặc tăng giảm bởi giá trị trong thanh ghi ELECXD cho kênh

Sau khi chương trình truyền tải kết thúc, EDMA có thể tiếp tục cho truyền dữ liệu bởilink bởi liên kết chương trình tới kênh khác

EDMA C6713 hỗ trợ 16 kênh EDMA

o Thanh ghi xử lý sự kiện

+ER (Event Register): khi sự kiện n được phát hiện, bít n được cài đặt vào trongEER

+EER (Event Enable Register): bít n được thiết lập 1 cho phép xử lý sự kiện.Giá trị 0 thì không cho phép

+ECR (Event Clear Register): nếu một sự kiện được cho phép trong EER vàđược đưa lên ER, bít ER tự động xóa về 0 khi EDMA xử lý truyền tải sự kiện.Nếu sự kiện bị vô hiệu hóa, CPU có thể xóa bít cờ sự kiện trong ER

+ESR (Event Det Register): Giá trị 1 chấp nhận thiết lập sự kiện, cho phép CPUyêu cầu sử dụng công cụ gỡ lỗi

• Host Port Interface (HPI)

Giao diện Host-Port (HPI_Host-Port Interface) là port song song 16 bít thông qua bộ xử

lý chủ có thể truy xuất trực tiếp không gian bộ nhớ CPU

Chức năng thiết bị máy chủ như quản lý giao diện, tăng lên dễ dàng của việc truy cập Máy chủ và CPU có thể trao đổi thông tin thông qua bộ nhớ trong và ngoài

Máy chủ có thể truy cập vào bộ nhớ ánh xạ thiết bị ngoại vi.

HPI được kết nối tới bộ nhớ nội thông qua bộ thanh ghi

Hoặc máy chủ hoặc CPU có thể sử dụng thanh ghi điều khiển HPI (HPIC) để cấu hìnhgiao diện Máy chủ có thể truy cập thanh ghi địa chỉ máy chủ (HPIA) và thanh ghi dữ liệu chủ(HPID) dùng truy cập tới không gian bộ nhớ nội của thiết bị

• Two Multichannel Audio Serial Ports (McASPs)

Bộ xử lý TMS320C6713 bao gồm 2 cổng âm thanh nối tiếp đa kênh (McASP)

Mô đun giao diện McASP hổ trợ một truyền một nhận

Mỗi McASP có 8 chân dữ liệu nối tiếp, chúng có thể được định rõ vị trí riêng lẻ tới bất

kỳ của 2 vùng

Cổng nối tiếp hổ trợ ghép kênh phân chia thời gian trên mỗi chân từ 2-32 khe thời gian

Dữ liệu nối tiếp trên mỗi vùng có thể được truyền tải và nhận trên nhiều chân dữ liệu nốitiếp đồng thời trên định dạng I2S (Inter-IC Sound)

Truyền tải McASP có thể được lập trình tới nhiều ngõ ra S/PDIF IEC60958, AES-3,

CP-430 được mã hóa dữ liệu nhiều kênh đồng thời, với bộ nhớ RAM thực hiện đầy đủ các dữ liệu ngườidùng và các trường trạng thái kênh

McASP cũng cung cấp tính năng kiểm tra lỗi và khôi phục

McASP gồm McASP0 và McASP1 2 mô đun độc lập truyền và nhận

o Tính năng McASP:

• Cho phép truyền và nhận ở 2 tốc độ khác nhau

• Lập trình tạo ra đồng hồ và khung đồng bộ

• Dòng TDM từ 2 đến 32 và 383 slots time

• Hổ trợ kích cỡ slot time của 8,12,16,20,24,28 và 32 bít

• Định dạng dữ liệu cho các thao tác bít

• Chân dữ liệu nối tiếp tới 16 chân

• Hỗ trợ giao diện truyền tải âm thanh số

• Khe 384 TDM với giao diện âm thanh số bên ngoài (DIR)

• Mở rộng kiểm tra lỗi và phục hồi

• Two Multichannel Buered Serial Ports (McBSPs)

 Có thể tạo sự dịch chuyển xung clock và đồng bộ khung tín hiệu bên trong hoặc

sử dụng tín hiệu bên ngoài

 Có thể truyền hoặc nhận 8, 12, 16, 20, 24, hoặc 32 bít word

 Thanh ghi dữ liệu đệm đôi cho phép liên tục dòng dữ liệu

 Có truyền truyền và nhận ngắt tới CPU hoặc sự kiện tới EDMA

 Chọn đa kênh tới 32 phần tử từ 128 phần tử khung TDMA

 Giao diện trực tiếp tới các codec chuẩn công nghiệp

 Sơ đồ khối McBSP

Hình 3.8: Sơ đồ khối McBSP

− DX/DR : Truyền/nhận dữ liệu nối tiếp

− FSX/FSR: Truyền /Nhận đồng bộ khung

− CLKX/CLKR: Truyền/Nhận xung dịch chuyển nối tiếp

− XINT/RINT: Truyền/nhận ngắt tới CPU

− XEVT/REVTL: Truyền/nhận ngắt tới DMA

− CLKS: Xung ngoại

• Truyền dữ liệu:

Đáp ứng truyền tải dữ liệu nối tiếp tới ghi vào DXR Nội dung của DXR được saochép tới thanh ghi XRS Bắt đầu truyền tải ngay khi đồng bộ khung (FSX) được tìm thấy Một bítcủa dữ liệu được truyền tải được dịch chuyển ra khỏi SXR trong 1 xung truyền CLKX Dữ liệumới có thể được ghi tới DXR sử dụng CPU hoặc DMA

Hình 3.9: Quá trình truyền dữ liệu Thanh ghi điều khiển port nối tiếp (018C0008H)

XINT

M XEMPTY XRDY XRST RJUST RINTM RFULL RRDY RRST

Thao tác truyền nối tiếp:

− CPU hoặc EDMA ghi một từ vào trong thanh ghi truyền dữ liệu (DXR_Data TransmitRegister) Cờ XRDY được xóa bất kỳ khi nào dữ liệu được viết tới DXR

− Sau khi một từ (32 bít) được dịch ra ngoài thanh ghi XSR, sẽ được truyền tải songsong vào trong XSR Cờ XRDY sẽ được thiết lập khi xuất hiện truyền tải

− Truyền tải cổng nối tiếp gửi một yêu cầu ngắt (XINT) tới CPU khi XRDY chuyển từ 0lên 1 nếu XINTM=00b vào trong SPCR Nó gửi tín hiệu XEVT (Transmit EventNotice) tới EDMA

Nhận dữ liệu:

Dữ liệu nhận trên chân DR được dịch vào trong thanh ghi RSR (Receive ShiftRegister) trong mỗi xung clock nhận (CLKR) Dữ liệu trong RSR được sao chép tớiRecevice Buffer Register (RBR) và sau đó tới DRR (Data Receive Register) DRR cóthể đọc được bởi một CPU hoặc DMA

Sơ đồ khối quả trình nhận dữ liệu:

Hình 3.10: Quá trình nhận dữ liệu

Thao tác nhận nối tiếp:

− Bít RX được dịch vào trong RSR (Receive Shift Register)

− Khi tất cả cả bít đã được nhận, 32 bít RSR được truyền song song tới thanh ghi đệm nhận (RBR-Receive Buffer Register) nếu nó rỗng

− RBR sao chép tới DRR (Data Receive Register) nếu nó rỗng

− Bít RRDY trong SPCR được thiết lập lên mức 1 khi RSR được di chuyển tới DRR, và nó được xóa về 0 khi DRR được đọc

− Khi RRDY chuyển từ 0 tới 1, McBSP phát tới CPU 1 yêu cầu ngắt (RINT) nếu RINTM=00b trong SPCR Một sự kiện nhận (REVT) được gửi tới điều khiển EDMA

• Tạo ra tốc độ mẫu: Như tên gọi của nó, mô đun này phát ra tín hiệu điều khiển giống

như xung clock truyền/nhận và tín hiệu đồng bộ khung khi cần thiết cho việc truyền tải dữliệu tới và từ McBSP Mạch tạo xung clock cho phép người sử dụng chọn lựa clock CPU hoặcnguồn ở ngoài thông qua CLK tới phát ra CLKR/X Thuộc tính tín hiệu đồng bộ khung giốngnhư chu kỳ khung và độ rộng khung được lập trình FSR/X, CLKR/X là chân 2 chiều, và vìthế có thể là đầu vào và đầu ra

• Tạo ra sự kiện/ngắt: McBSP tạo ra sự kiện đồng bộ tới DMA, cho biết dữ liệu dữ liệuđược sẵn sàng trong DRR hoặc DXR là sẵn sàng cho dữ liệu mới Chúng được đọc sự kiện

đồng bộ REVT, và ghi sự kiện đồng bọ XEVT Tương tự CPU có thể đọc/viết tới McBSP căn

cứ vào ngắt (RINT và XINT)

• Two 32-Bit General Purpose Timers

C62x/C67x có hai bộ định thời 32 bít general-purpose có thể được sử dụng để:

 Time event

 Count event

 Tạo xung

 Ngắt CPU

 Gửi sự kiện đồng bộ tới bộ điều khiển DMA.

 Bộ định thời có đầu vào là chân TINP, đầu ra là chân TOUT

 Chân TINP có thể được sử dụng thu đầu vào general-purpose, và đầu ra như đầu ra general-purpose

Khi xung nội được cung cấp, bộ định thời khởi tạo đếm, để kích hoạt các thiết bịngoại vi như điều khiển DMA hoặc chuyển đổi A/D tương ứng Khi xung ngoại được cấp, bộ địnhthời khởi tạo đếm các sự kiện bên ngoài và ngắt CPU sau một số sự kiện đã được qui định

3.2.2 CPLD

C6713 DSK dùng Altera EMP3128TC100-10 CPLD để thực thi:

 4 thanh ghi điều khiển/ trạng thái vùng nhớ cho phép phần mềm điều khiển nhiều điểm trên board

 Điều khiển giao tiếp daughter card và tín hiệu

 Kết nối các thành phần của board lại với nhau

 Đặc điểm của thiết bị: EPM3128TC100-10 có điện áp hoạt động là 3.3V(có thể chịu được 5V), 100chân cho phép cung cấp 128 macrcells và lên đến 80 chân I/O với thời gian trễ là 10ns từ chân –chân Thiết bị dựa trên EEPROM và là có thể lập trình trên hệ thống thông qua giao diện JTAG(10chân đầu trên DSK) Tập tin nguồn CPLD được viết theo chuẩn công nghiệp VHDL

Bảng 3.3: Định nghĩa thanh ghi CPLD

 Thanh ghi USER_REG

USER_REG được dùng đọc trạng thái 4 DIP Switch và trả về 4 LED On hoặcOff Các DIP switch được đọc bởi 4 bit cao và viết bởi 4 bít thấp của thanh ghi

Bảng 3.4: Thanh ghi USER_REG

 Thanh ghi DC_REG

DC_REG được sử dụng điều khiển, giám sát daughter card Nó dò tìm sự có mặt củadaughter card DC_STAT và DC_CNTL cung cấp giao tiếp đơn giản với daughter card qua đườngtrạng thái đọc và đường điểu khiển viết DC_RST có thể sử dụng đặt lại (reset) card

Bảng 3.5 Thanh ghi DC_RST

 Phiên bản thanh ghi

Phiên bản của thanh ghi được xác định theo bảng sau:

Bảng 3.6: Phiên bảng thanh ghi

3.2.3 AIC23 Codec

Đặc điểm AIC23 Codec:

• Line input: ADC có full-scale vùng 1.0V RMS

• Microphone input: Trở kháng cao, điện dung thấp, tương thích đầuvào với vùng rộng của microphone

• Line output: DAC full-scale ouput 1.0V RMS

• Headphone Output: Đầu ra headphone âm thanh nổi được thiết kế 16hoặc 32 Ohm ở ngõ ra

• Anlog Bypass mode: Ngõ vào tương tự có thể kết nối trực tiếp tớingõ ra tương tự

• Sidetone Interface: AIC23 có chế độ lồng ghép, nơi mà đầu vàomicrophone được đi tới ngõ ra headphone

DSK dùng TI AIC23, bộ giải mã - mã hóa 2 kênh cho tín hiệu âm thanh ngõ vào và ngõ

ra Codec lấy mẫu tín hiệu tương tự trên micro hoặc đường tín hiệu ngõ vào và chuyển đổi chúngsang tín hiệu số, cho phép chuyển xử lý bởi DSP Khi DSP được hoàn thành với dữ liệu nó sử dụngcodec để chuyển đổi mẫu trở lại tín hiệu tương tự trên đường tín hiệu ra và headphone,vì vậy ngườidùng có thể nghe thấy âm thanh

Bộ codec giao tiếp sử dụng 2 kênh nối tiếp, 1 đến điều khiển thanh ghi cấu hình bêntrong của codec và 1 đến gửi và nhận mẫu âm thanh số AIC23 hỗ trợ trạng thái cấu hình khác nhau

mà ảnh hưởng đến định dạng của dữ liệu của kênh dữ liệu và kênh điều khiển, những tóm tắt dướiđây là bản cài đặt được ưa thích hơn cho 6713 DSK, nhiều mô tả chi tiết hơn được cho phía dưới

Control channel : McBSP0, SPI với xung nội và frame đồng bộ

Data channel : MCBSP1, AIC23 trong chế độ chính với 12MHz xung clock

Hình 3.11: AIC23 Codec

• Kênh điều khiển mã hóa giải mã

6713 DSK sử dụng McBSP0 như là kênh điều khiển bộ mã hóa và giải mã Chế độ SPI

là một dạng truyền dữ liệu đơn giản và được sử dụng bởi nhiều thiết bị cho giao tiếp cơ bản Lược

đồ thời gian chế độ SPI như sau:

Hình 3.12 Lược đồ thời gian chế độ SPI

McBSP được kết nối đến bộ mã hóa và giải mã như sau:

Bảng 3.7: Kết nối McBSP với bộ mã hóa, giải mã

FSX – Transmit Frame Sync LRCIN – Left-Right Clock input

CLKX – Data Clock BCLK – Data Clock

DX – Transmit Data DIN – Receive Data

• Kênh dữ liệu mã hóa giải mã

Kênh dữ liệu được dùng để truyền và nhận dữ liệu âm thanh đến AIC23 6713 DSKdùng McBSP1 như là kênh dữ liệu Chế độ DSP là chế độ đơn giản nơi mà sự chuyển đổi trạng thái

từ cao xuống thấp của LTCIN bắt đầu hoạt động Dữ liệu 32 bit, gồm 16 bit cho kênh phải và 16 bitcho kênh trái Thời gian chế độ DSP như sau:

Hình 3.13 Thời gian chế độ DSP

McBSP được kết nối đến AIC23 như sau:

Bảng 3.8: McBSP kết nối đến AIC23

FSX – Transmit Frame Sync LRCIN – Left-Right Clock input

FSR – Receive Frame Sync LRCOUT – Left-Right Clock output

CLKX – Data Clock BCLK – Data Clock

DX – Transmit Data DIN – Receive Data

DR – Receive Data DOUT – Transmit data

• Thanh ghi Codec

AIC23 có 10 thanh ghi điều khiển chức năng như âm lượng, định dạng dữ liệu, tốc độlấy mẫu và chế độ năng lượng thấp Thanh ghi được viết thông qua kênh điều khiển McBSP0

Bảng 3.9 thanh ghi Codec

 Lấy mẫu từ tới codec

Giá trị 32 bit được gửi tới codec bởi hàm DSK6713_AIC23_write ()

Hàm này:

 Xét cờ MsBSP1 XRDY và trả về giá trị tức thời của nó, nếu là False (0) và được trả vềgiá trị 0 và không gửi mẫu

 Nếu là True (1) thì gửi mẫu xuống SXR của McBSP1 và trả về giá trị 1

 Lấy mẫu từ codec

Đọc từ codec bởi hàm DSK6713_AIC23_read() Hàm này:

Xét cờ RRDY của McBSP1 và trả về gái trị tức thời, nếu là False thì không đọc giá trị

Chỉ số trạng thái:

Các chỉ số theo dõi trạng thái các chức năng

Đèn LED PWR là mạch điện có nguồn cung cấp 5V, sẽ được sáng khi đã được kết nối Đèn RESET LED sáng khi có sự kiện RESET

Đèn LED USB_IN_USE sáng khi chạy mô phỏng USB và tắt khi đưa chạy thực ởngoài

Đèn USB BUSY LED sẽ sáng khi việc truyền tải qua USB đang tiến hành

• Các Dip Switch sử dụng

Bốn thiết bị chuyển mạch DIP cho phép phản hồi từ người sử dụng

DIP Switches có thể đọc thông qua thanh ghiCPLD USER_REG DIP Switch có thể đọcbằng cách sử dụng module DIP Switch của Bo Support Library.

• Switch cấu hình

6713 DSK có 4 Switch cấu hình cho phép người sử dụng kiểm soát tình trạng DSP khi

nó Reset Các khối cấu hình switch có nhãn SW3 trên bảng DSK, bên cạnh các nút reset

Cấu hình Switch 1 điều khiển DSP, trong khi Switch 2 và 3 cấu hình chế độ khởi động,

sẽ được sử dụng khi bắt đầu thực hiện DSP Switch 4 xác định tín hiệu HPI hoặc McASP đưa ra trênchân share Cài đặt cấu hình mặc định các Switch đầu off

Bảng 3.10: Cấu hình Switch

• HPI Expansion Interface

DSK cung cấp ba kết nối mở rộng có thể được sử dụng để chấp nhận một đầu cắm kiểudaughtercard Daughtercard cho phép người sử dụng xây dựng trên nền tảng DSK của họ để mởrộng khả năng và cung cấp các tùy chỉnh và ứng dụng I/O Các kết nối mở rộng là bộ nhớ, thiết bị

ngoại vi và Host Port Interface (HPI) Để biết thêm thông tin có thể tìm thêm với từ khóa 6713 DSK

Technical Reference

Bộ nhớ, thiết bị ngoại vi và Host Port Interfaces

Các kết nối bộ nhớ cho phép truy cập không đồng bộ tới EMIF của DSP để giao tiếp tới

bộ nhớ và thiết bị ánh xạ bộ nhớ Các kết nối ngoại vi sẽ đưa ra tín hiệu ngoại vi của DSP nhưMcBSPs, timers và clocks Cả hai kết nối cung cấp nguồn và mass tới daughtercard

3.2.5 JTAG Emulator

Cung cấp JTAG debug tốc độ cao thông qua giao tiếp cổng USB

JTAG đề cập tới một bộ quy tắc được thiết kế bao gồm kiểm tra, lập trình và gỡ lỗi củachip Giao diện JTAG cho phép người dùng kiểm tra tín hiệu và đăng ký vào một con chip thôngqua một giao diện bên ngoài mà chỉ sử dụng năm chân thêm trên chip Trong một môi trường pháttriển DSP TI Code Composer sử dụng giao diện JTAG để gỡ rối chương trình không xâm nhậpthông qua một thiết bị phần cứng gọi là JTAG giả lập

Bộ giả lập nhúng USB (Embedded USB Emulator): Giao tiếp với PC thông qua giao

diện tương thích USB 1.1 USB port PinOut:

Bảng 3.11: USB port PinOut