CHAPTER 4: CHAPTER 4: IEC 821 BUS PRIORITY INTERRUPT BUS
4.3.3 IACK DAISY-CHAIN DRIVER
The IACK DAISY-CHAIN DRIVER is another module that interacts with INTERRUPT HANDLERS and INTERRUPTERS to coordinate the servicing of interrupts. It generates a falling edge on the interrupt acknowledge daisy-chain each time an INTERRUPT HANDLER initiates an interrupt acknowledge cycle.
A block diagram of the IACK DAISY-CHAIN DRIVER is given in Figure 4-7, page 277.
LICENSED TO MECON Limited. - RANCHI/BANGALOREFOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU.
(4-14) –276– 821 © CEI
—
EMETTEUR DE CHAINE SERIE TACK
LOGIQUE D'INTERFACE AU FOND DE PANIER
1
--
1
^c ô
^
N0
• l
jt NQ
--.r-
i- zw zwU
¢J
X
ICz UQ
\
ic
U¢
,xI-
= u¢Ÿ
—
BUS DE TRANSFERT DE DONNEES
BUS D'ARBITRAGE
•
BUS D'INTERRUPTION PRIORITAIRE
BUS UTILITAIRE
241/87
FIG. 4-7. - Schéma -bloc: EMETTEUR DE CHAINE SERIE TACK.
4.3.4 Possibilités de prise en compte d'une interruption
Les CONTROLEURS D'INTERRUPTION peuvent ờtre conỗus pour prendre en compte des demandes d'interruption reỗues sur l'une des sept lignes de demande d'interruption. Le tableau 4-3 montre comment le mnémonique IH() est employé pour décrire les possibilités de prise en compte de l'interruption des CONTROLEURS D'INTERRUPTION.
Tableau 4-3
Utilisation du mnémonique !H() pour spécifier les possibilités de traitement d'interruption
Le mnémonique
suivant Quand appliqué
à un Signifie qu'il
IHtx-y) CONTROLEUR Peut générer des cycles de reconnaissance D'INTERRUPTION d'interruption en réponse à des demandes
d'interruption sur les lignes IRQx* à IRQy*
IHtx) CONTROLEUR Peut générer des cycles de reconnaissance D'INTERRUPTION d'interruption en réponse à des demandes
d'interruption sur les lignes IRQx*
LICENSED TO MECON Limited. - RANCHI/BANGALOREFOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU.
821 © IEC –277– (4-14)
TACK DAISY-CHAIN DRIVER
BACKPLANE INTERFACE LOGIC
A •
^^
DATA TRANSFER BUS
DTB ARBITRATION BUS
PRIORITY INTERRUPT BUS
UTILITY BUS
241/87
FIG. 4-7. - Block diagram: TACK DAISY-CHAIN DRIVER.
4.3.4 Interrupt handling capabilities
INTERRUPT HANDLERS can be designed to handle interrupt requests received on one to seven interrupt request lines. Table 4-3 shows how the IH() mnemonic is used to describe the interrupt handling capabi- lities of INTERRUPT HANDLERS.
Table 4-3
Use of the IH() mnemonic to specify interrupt handling capabilities
The following mnemonic
When applied
to an Means that it
IH(x-y) INTERRUPT Can generate interrupt acknowledge cycles HANDLER in response to interrupt requests on
lines IRQ* through IRQy*
IH(x) INTERRUPT Can generate interrupt acknowledge cycles HANDLER in response to interrupt requests on
line IRQ*
LICENSED TO MECON Limited. - RANCHI/BANGALOREFOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU.
(4-15) – 278 – 821 © CEI 4.3.5 Possibilités de demande d'interruption
Les GENERATEURS D'INTERRUPTION peuvent ờtre conỗus pour générer une demande d'interruption sur l'une des sept lignes de demande d'interruption. Le tableau 4-4 montre comment le mnémo- nique l() est employé pour décrire les possibilités de demande d'interruption des GENERATEURS D'INTERRUPTION.
Tableau 4-4
Utilisation du mnémonique l() pour spécifier
les possibilités de génération d'une demande d'interruption
Le mnémonique Quand appliqué
suivant à un Signifie qu'il
I(x) GENERATEUR Peut générer une demande d'interruption D'INTERRUPTION sur la ligne IRQx*
4.3.6 Possibilités de transferts du MOT D'ETAT/lDentificateur
Il y a trois possibilités de transferts du MOT D'ETAT/IDentificateur:
D08(0), D16 et D32. Le tableau 4-5 montre comment ces mnémoniques sont utilisés pour décrire les possibilités de prise en compte des inter- ruptions des GENERATEURS D'INTERRUPTION et CONTROLEURS D'INTERRUPTION.
Tableau 4-5
Mnémoniques qui spécifient les possibilités de transfert du MOT D'ETAT/lDentificateur
Le mnémonique
suivant Quand appliqué
A un Signifie qu'il
D08(0) GENERATEUR
D'INTERRUPTION
CONTROLEUR D'INTERRUPTION
Répond à des cycles de reconnaissance d'interruption 8, 16 et 32 bits en four- nissant un MOT D'ETAT IDentificateur 8 bits sur D00-007.
Génère des cycles de reconnaissance d'inter- ruption 8 bits en réponse A des demandes sur la ou les lignes de demande d'interruption et lit un MOT D'ETAT/IDentificateur 8 bits de 000-007
D16 GENERATEUR
D'INTERRUPTION
CONTROLEUR D'INTERRUPTION
Répond A des cycles de reconnaissance d'interruption 16 et 32 bits en four- nissant un MOT D'ETAT/IDentificateur 16 bits sur 000-015.
Génère des cycles de reconnaissance d'interruption 16 bits en réponse à des demandes sur la ou les lignes de demande d'interruption et lit un MOT D'ETAT/IDenti- ficateur 16 bits de 000-D15
LICENSED TO MECON Limited. - RANCHI/BANGALOREFOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU.
821©IEC —279— (4-15) 4.3.5 Interrupt request capabilities
INTERRUPTERS can be designed to generate an interrupt request on any of the seven interrupt request lines. Table 4-4 shows how the I() mnemonic is used to describe the interrupt request capabilities of INTERRUPTERS.
Table 4-4
Use of the I() mnemonic to specify interrupt request generation capabilities
The following
mnemonic When applied
to an Means that it
I(x) INTERRUPTER Can generate interrupt request on line IRQx*
4.3.6 STATUS/ID transfer capabilities
There are three STATUS/ID transfer capabilities: D08(0), D16 and D32. Table 4-5 shows how these mnemonics are used to describe the interrupt handling capabilities of INTERRUPT HANDLERS and INTERRUPTERS.
Table 4-5
Mnemonics that specify STATUS/ID transfer capabilities
The following
mnemonic When applied
to an Means that it
D08(0) INTERRUPTER
INTERRUPT HANDLER
Responds to 8-bit, 16-bit, and 32-bit interrupt acknowledge cycles by providing an 8-bit STATUS/ID on D00-D07.
Generates 8-bit interrupt acknowledge cycles in response to the requests on the interrupt request line(s) and reads an 8-bit STATUS/ID from D00-D07
016 INTERRUPTER
INTERRUPT HANDLER
Responds to 16-bit and 32-bit interrupt acknowledge cycles by providing a 16-bit STATUS/ID on D00-D15.
Generates 16-bit interrupt acknowledge cycles in response to the requests on the interrupt request line(s) and reads a 16-bit STATUS/ID from D00-D15
LICENSED TO MECON Limited. - RANCHI/BANGALOREFOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU.
(4-16) – 280 —
Tableau 4-5 (suite)
821 © CEl
Le mnémonique
suivant Quand appliqué
à un Signifie qu'il
D32 GENERATEUR Répond A des cycles de reconnaissance D'INTERRUPTION d'interruption 32 bits en fournissant un MOT
D'ETAT/IDentificateur 32 bits sur 000-D31.
CONTROLEUR Génère des cycles de reconnaissance d'inter- D'INTERRUPTION ruption 32 bits en réponse à des demandes
sur la ou les lignes de demande d'inter- ruption et lit un MOT D'ETAT/IDentificateur 32 bits de D00-D31
4.3.7 Possibilités de libération de l'interruption
De nombreux circuits intégrés de contrôleurs de périphériques génèrent des demandes d'interruption. Malheureusement, il n'y a aucune méthode normalisée pour indiquer à ces circuits à quel moment ils doivent retirer leur demande d'interruption. Trois méthodes sont utilisées:
a) Lorsque le processeur concerné détecte une demande d'interruption provenant d'un dispositif périphérique, il entre dans une routine de traitement de l'interruption et LIT un registre d'état du péri- phérique. Ce cycle de lecture du registre d'état est considéré, par le dispositif périphérique, comme un signal pour retirer sa demande d'interruption.
b) Lorsque le processeur concerné détecte une demande d'interruption provenant d'un dispositif périphérique, il entre dans une routine de traitement de l'interruption et ECRIT dans un registre de contrôle du périphérique. Ce cycle d'écriture dans le registre de contrôle est considéré, par le dispositif périphérique, comme un signal pour retirer sa demande d'interruption.
c) Lorsque le processeur concerné détecte une demande d'interruption provenant d'un dispositif périphérique, il lit un MOT D'ETAT/
IDentificateur du dispositif périphérique. Ce cycle de lecture est considéré, par le dispositif périphérique, comme un signal pour
retirer sa demande d'interruption.
La norme du BUS CEI 821 désigne les GENERATEURS D'INTERRUP- TION qui utilisent les méthodes a) et b) par GENERATEURS D'INTER- RUPTION à libération lors de l'accès à un registre (RORA) et ceux qui utilisent la méthode c) par GENERATEURS D'INTERRUPTION à libé- ration lors de la reconnaissance de l'interruption (ROAK). La figure 4-8, page 284, montre comment un GENERATEUR D'INTER- RUPTION ROAK libère sa ligne de demande d'interruption quand le CONTROLEUR D'INTERRUPTION lit le MOT D'ETAT/IDentificateur, tandis qu'un GENERATEUR D'INTERRUPTION RORA libère sa ligne de demande d'interruption lorsque le sous-programme de traitement de l'interruption accède à un registre de contrôle ou d'état.
LICENSED TO MECON Limited. - RANCHI/BANGALOREFOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU.
821 © IEC – 281 – (4-16) Table 4-5 (continued)
The following
mnemonic When applied
to an Means that it
032 INTERRUPTER Responds to 32-bit interrupt acknowledge cycles by providing a 32-bit STATUS/ID on D00-D31.
INTERRUPT Generates 32-bit interrupt acknowledge HANDLER cycles in response to the requests on
the interrupt request line(s) and reads a 32-bit STATUS/ID from D00-D31
4.3.7 Interrupt release capabilities
Many widely used peripheral ICs generate interrupt requests. Un- fortunately, there is no standard method for indicating to these ICs when it is time for them to remove their interrupt request from the bus. Three methods are used:
a) When the relevant processor senses an interrupt request from a peripheral device, it enters an interrupt service routine and READS a status register in the device. The peripheral device interprets this read cycle on its status register as a signal to remove its interrupt request.
b) When the relevant processor senses an interrupt request from a peripheral device, it enters an interrupt service routine and WRITES to a control register in the device. The peripheral device interprets this write cycle on its control register as a signal to remove its interrupt request.
c) When the relevant processor senses an interrupt request from a peripheral device, it reads a STATUS/ID from the device. The peripheral device interprets this read cycle as a signal to remove its interrupt request.
The IEC 821 BUS standard calls INTERRUPTERS that use methods a) and b) Release On Register Access (RORA) INTERRUPTERS, and those that use method c) Release On Acknowledge (ROAK) INTERRUPTERS.
Figure 4-8, page 285, shows how an ROAK INTERRUPTER releases its interrupt request line when the INTERRUPT HANDLER reads its STATUS/ID and how an RORA INTERRUPTER releases its interrupt request upon an access to a control or status register.
LICENSED TO MECON Limited. - RANCHI/BANGALOREFOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU.