bộ nhớ trong máy tính

Phân loại a ^ „ Tiê Kha na ~ ..:| Tinh kha Kiều bộ nhớ teu a nang Cơ chế ghi rm a Read ead Only ly M Memory Mat na ROM Bộ nhớ Không xóa Programmable ROM | chi đọc được PROM Erasable P

Trang 1

BO NHO MAY TINH

Pham Quang Diing

Bộ môn Khoa học máy tính - Khoa CNTT

Trường Đại học Nông nghiệp T - Hà Nội

website: www.haul.edu.vn/it/pqdung

Nội dung chương 5

5,1 Tổng quan về hệ thống nhớ

5,2 Bộ nhớ bán dẫn

5.3 Bộ nhớ chính 5.4 Bộ nhớ cache 5.5 Bộ nhớ ngoài 5.6 Hệ thống nhớ trên máy tính cá nhân

Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.2

Chương 5: Bộ nhớ máy tính

5.1 Tổng quan về hệ thống nhớ

1 Các đặc trưng của hệ thống nhớ

Oo Vị trí

m Bên trong CPU:

n tập thanh ghi

m Bộ nhớ trong

n bộ nhớ chính

n bộ nhớ cache

m Bộ nhớ ngoài: các thiết bị nhớ

O Dung lượng

m Độ dài từ nhớ (tính bằng bit: 16, 32 bit)

m Số lượng từ nhớ

Các đặc trưng của hệ thống nhớ (tiếp)

—ễễễễễễễ

m Đơn vị truyền

m Từ nhớ (word)

m Khối nhớ (block)

n Phương pháp truy nhập

m Truy nhập tuần tự (băng từ)

m Truy nhập trực tiếp (các loại đĩa)

m Truy nhập ngẫu nhiên (bộ nhớ bán dẫn)

m Truy nhập liên kết (cache)

Trang 2

————

n Hiệu năng

m Thời gian truy nhập

m Chu kỳ nhớ

m Tốc độ truyền

n Kiểu vật lý

m Bộ nhớ bán dẫn

m Bộ nhớ từ

m Bộ nhớ quang

—————

n Các đặc tính vật lý

m Khả biến/Không khả biến (volatile/nonvolatile)

m Xóa được/Không xóa được

n Tổ chức

2 Phân cấp hệ thống nhớ

Từ trái sang phải:

O dung lượng tăng dần

Oo tốc độ giảm dần

O giá thành/1 bit giảm dần

5.2 Bộ nhớ bán dẫn

1 Phân loại

a ^ „ Tiê Kha na ~ :| Tinh kha Kiều bộ nhớ teu a nang Cơ chế ghi rm a

Read ead Only ly M Memory Mat na

(ROM) Bộ nhớ Không xóa

Programmable ROM | chi đọc được

(PROM)

Erasable PROM ¬ Bằng tia cực Không khả

(EPROM) Bộ nhổ | tím, cả chip biến

hầu như

Electrically Erasable) chị đọc Bằng điện, * "

: mm" B đ

PROM (EEPROM) mức từng byte | “Z9 g6"

Flash Memory Đăng điện

Bộ nhớ | mức từng khối

Random Access | đọc-ghi Bằng điện, ee

as Kha bién Memory (RAM) mức từng byte

Trang 3

ROM (Read Only Memory)

n Bộ nhớ không khả biến

¡H Lưu trữ các thông tin sau:

m Thư viện các chương trình con

m Các chương trình điều khiển hệ thống (BIOS)

m Các bảng chức năng

m Vi chương trình

Các kiểu ROM

O ROM mat na:

m thông tin được ghi khi sản xuất

m rất đắt

O PROM (Programmable ROM)

m Cần thiết bị chuyên dụng để ghi bằng chương trình -› chỉ ghi được 1 lần

O EPROM (Erasable PROM)

m Cần thiết bị chuyên dụng để ghi bằng chương trình -› ghi được nhiều lần

m Trước khi ghi lại, xóa bằng tia cực tím

Các kiểu ROM (tiếp)

O EEPROM (Electrically Erasable PROM)

m Có thể ghi theo từng byte

m Xóa bằng điện

n Flash Memory (Bộ nhớ cực nhanh)

m Ghi theo khối

m Xóa bằng điện

RAM (Random Access Memory)

Bộ nhớ đọc-ghi (Read/Write Memory) Khả biến

Lưu trữ thông tin tạm thời

Oo

H

Oo

O C6 2 loai: SRAM va DRAM

Trang 4

SRAM (Static RAM) - RAM tính

¡n Các bit được lưu trữ bằng các Flip-Flop

-> thông tin ổn định

Cấu trúc phức tạp

Dung lượng chip nhỏ

Tốc độ nhanh

Đắt tiền

Dùng làm bộ nhớ cache

Pham Quang Dũng Bài giảng Kiến trúc máy tính 5.13

DRAM (Dynamic RAM) - RAM động

O Các bit được lưu trữ trên tụ điện -> cần phải có mạch lam tuoi Cấu trúc đơn giản

Dung lượng lớn Tốc độ chậm hơn

Rẻ tiên hơn Dùng làm bộ nhớ chính

Các DRAM tiên tiến

O Enhanced DRAM

O Cache DRAM

O Synchronous DRAM (SDRAM): làm việc

được đồng bộ bởi xung đồng hồ

O DDR-SDRAM (Double Data Rate SDRAM)

O Rambus DRAM (RDRAM)

2 Tổ chức của chip nhớ

nm Sơ đồ cơ bản của chip nhớ

—>

<>

—>

<>

—>

bia

Trang 5

Các tín hiệu của chip nhớ

n Các đường địa chỉ: A,., + Aas —> có 2" từ nhớ

O Cac đường dữ liệu: D„.; z Dạ > dd dai tu

nhớ = m bit

n Dung lượng chip nhớ = 2" x m bit

n Các đường điều khiển:

m Tín hiệu chọn chip CS (Chip Select)

m Tín hiệu điều khiển đọc OE (Output Enable)

m Tín hiệu điều khiển ghi WE (Write Enable)

Các tín hiệu điều khiển tích cực với mức 0

Tổ chức của DRAM

O Dung n đường địa chỉ dồn kênh -› cho phép truyền 2n bit địa chỉ

O Tin hiéu chon dia chi hang RAS (Row Address Select)

O Tín hiệu chọn địa chỉ cột CAS (Column Address Select)

O Dung lượng của DRAM = 22" x m bit

Chip nhớ

A9 —[| I 32h ——V‹c Vcc ——T|I 24]——Vss

A^i6 —>[l2 ` 3II—^lä D1 He] 2 23) aH D4

ALS —pet]3 30lx#@_— A17 D2 =3 22a D3

AI2—i|4 29[#— ^I4 WE —{]4 2Ilxe —CAS

A7 —ml|5 28[#— ^I3 RAS —pe(]5 20|#4_—OI

A6 —llo 27I4— AS NC —kllo 19[4— A9

AS —l|? 26[#£— ^9 ^I0 —k[{? 18I<e— ^A%

A4 —IlS 2s[4— ^II A0 —+|s 17|].4— ^?

A3 —*ll9 32Pin Dip24[*4—Vpn AI —èịl9 164 —^t

A2 —ki|i0 0.6" 23Ì~#— ^I0 A^2 —i|I0 15[x4— AS

AI —>il!! 22[a— CI A3—iltl 14|4_— A4

A0 —t|!2 21} D7 Vee ——]12 13]—Vss

DO «13 20} D6

DI ~ J] I4 19} DS

D2 «15 I8] He D4

Vss ——TÌ6 Top View 17) D3

(a) 8 Mbit EPROM (b) 16 Mbit DRAM

Pham Quang Diing Bài giảng Kiến trúc máy tính

3 Thiết kế mô-đun nhớ bán dẫn

O Dung lượng chip nhớ = 2" x m bit

n Cần thiết kế để tăng dung lượng:

m Thiết kế tăng độ dài từ nhớ

m Thiết kế tăng số lượng từ nhớ

m Thiết kế kết hợp

Trang 6

Tăng độ dài từ nhớ

VDI:

O Cho chip nhớ SRAM 4K x 4 bit

n Thiết kế mô-đun nhớ 4K x 8 bit

Giải:

O Dung lượng chip nhớ = 212 x 4 bit

O chip nhớ có:

m 12 chân địa chỉ

m 4chân dữ liệu

nm mô-đun nhớ cần có:

Ví dụ tăng độ dài từ nhớ

AiiTAo

AiizAo AiizAo

D3+Do

cS —

WE OE

ne x

WE

OE

Bài toán tăng độ dài từ nhớ tổng quát

De

O Cho chip nhớ 2" x m bit

oO Thiết kế mô-đun nhớ 2" x (k.m) bit

n Dùng k chip nhớ

Tăng số lượng từ nhớ

VD2:

O Cho chip nhớ SRAM 4K x 8 bit

Oo Thiết kế mô-đun nhớ 8K x 8 bit

Giải:

nm Dung lượng chip nhớ = 212 x 8 bit

O chip nhớ có:

O Dung lượng mô-đun nhớ = 213 x 8 bit:

Trang 7

Ví dụ tăng số lượng từ nhớ

7>

z>

GÌỊA| Y0 YI ⁄

=

i|x| 1 1

Bài tập

1 Tăng số lượng từ nhớ gấp 4 lần:

m Cho chip nhớ SRAM 4K x 8 bit

m Thiết kế mô-đun nhớ 16K x 8 bit

2 Tăng số lượng từ nhớ gấp 8 lần:

3 Thiết kế kết hợp:

BỘ giải mã 2—>4

> — GỊB A| Y0 YI Y2 Y3

Œ>———

Œ-——

0101 i1 0 1 1 _ O;1 0 1 1 0 1

— CŒ——*>

1 | xX xX 1 1 1 1

\1i~Ác

D;—Dc

5,3 Bộ nhớ chính

1 Các đặc trưng cơ bản

1 Chứa các chương trình đang được thực hiện và các

dữ liệu đang được sử dụng 1n Tôn tại trên mọi hệ thống máy tính

O Bao gồm các ngăn nhớ được đánh địa chỉ trực tiếp

bởi CPU

O Dung lượng của bộ nhớ chính nhỏ hơn không gian

địa chỉ bộ nhớ mà CPU quản lý

O Việc quản lý logic bộ nhớ chính tùy thuộc vào hệ

điều hành

Trang 8

2 Tổ chức bộ nhớ đan xen

n Độ rộng của bus dữ liệu để trao đổi với bộ

nhớ: m = 8, 16, 32, 64, 128 bit

n Các ngăn nhớ được tổ chức theo byte

-> tổ chức bộ nhớ vật lý khác nhau

m=8 bit -› một băng nhớ tuyến tính

m=16 bit > hai bang nhớ đan xen

Bang 1 Bang 0

Áo ——> -—>

W—> F—>_

BE1

Các tín hiệu chọn byte: TA TA A, ) 2i+1 2i

Chọn byte Len

Chon ca 2 byte

Chon byte cao

Chọn byte thấp BET

Không chon Dis + Dg D7 + Do

BEO

¬ =|

m=32 bit — bon bang nhớ đan xen

— _—-

_

Bang 3 Bang 2 Bang 1 Bang 0

An-1 + Ao 4i+2

BEO

Ag ——>

Ay Bé tao tin | BE1

B —» hiéu chon

W byte BE2

— BE2

DW——> BE3

[> Dai + Dog Do3 + Die Dis + Dg D7+Do

Trang 9

m=64 bit —› tảm băng nhớ đan xen

Ví dụ về thao tác của cache

CPU yêu cầu nội dung của ngăn nhớ

CPU kiểm tra trên cache với dữ liệu này

Nếu có, CPU nhận dữ liệu từ cache (nhanh)

Nếu không có, đọc block nhớ chứa dữ liệu

từ bộ nhớ chính vào cache

O

O Tiép đó chuyển dữ liệu từ cache vào CPU

15

23

31

8i+7

BE/

5.4 Bộ nhớ đệm nhanh (cache memory)

` Nguyên tắc chung

Cache có tốc độ nhanh hơn bộ nhớ chính Cache được đặt giữa CPU và bộ nhớ chính nhằm tăng tốc

độ truy nhập bộ nhớ của CPU

n Cache có thể được đặt trên chip của CPU

17 16

25 24

Cấu trúc chung của cache/bộ nhớ chính

Bộ nhớ chính Tag Cache B,

Lo

Ly

La

Bo B3

Ba

Bs

CPU

Trang 10

Cấu trúc chung của cache/bộ nhớ chính

O Một số Block của bộ nhớ chính được nạp vào các Line

của cache

O Nội dung Tag (thẻ nhớ) cho biết block nào của bộ nhớ

chính hiện đang được chứa ở line đó

O Khi CPU truy nhập (đọc/ghi) một từ nhớ, có 2 khả

năng xảy ra:

m Từ nhớ đó có trong cache (cache hit)

m Từ nhớ đó không có trong cache (cache miss)

O VÌ số line của cache ít hơn số block của bộ nhớ chính,

cần có một thuật giải ánh xạ thông tin trong bộ nhớ

chính vào cache

2 Các phương pháp ánh xạ địa chỉ

a) Ánh xạ trực tiếp (Direct mapping)

nm Mỗi block của bộ nhớ chính chỉ có thể được nạp vào 1

line duy nhất của cache

O Quy ước nạp: Bạ — Lạ

Bị — L¡

O Lo: Bo Bray Bom -:

oO Lị : Bị, Bratt Bom+1 "

> B, chỉ có thể được nạp vào L¡ moa m

Anh xạ trực tiếp (tiếp)

So sánh Ỷ ‘oC L¡ —> Bị

(3.2)

Ảnh xạ trực tiếp (tiếp)

o Địa chỉ CPU phát ra có N bit, được chia thành 3 trường:

m Trường Byte (có n, bit) để xác định byte nhớ

trong Line (Block) 2n! = kích thước 1 Line

m Trường Line (có n; bit) để xác định Line trong

Cache 2n2 = số Line trong Cache

> Dung lượng Cache = 2n1 * 2n2 = 2n1+n2

m Trường Tag (có n; bit): số bit còn lại

nạ=N-(n¡ +n;) >0 vì 2N >> 2n1+n2

10

Trang 11

b) Ánh xạ liên kết toàn phần

O Fully Associative Mapping

n Mỗi block có thể được nạp vào bất kỳ line nào

của cache

oO Địa chỉ bộ nhớ do CPU phát ra được chia thành

2 phần: tag và byte

m Để kiểm tra xem một block có trong cache hay

không, phải đồng thời kiểm tra tất cả tag của

các line trong cache

> Cần các mạch phức tạp để kiểm tra

Ánh xạ liên kết toàn phần (tiếp)

c) Ánh xạ liên kết tập hợp

Set Associative Mapping

Là phương pháp dung hòa của 2 phương pháp trên

Chia cache thành các tập: Sạ, S:, S;

Mỗi Set có một số Line (2, 4, 8, 16 Line)

vd mỗi Set có 2 line: 2-way Set Associative Mapping

n Mỗi block được nạp vào 1 line nào đó trong Set nhất

định:

Bo > So

Bị — Sy Đ,.; = Sit

By — So

m Địa chỉ do CPU phát ra có 3 trường: Tag, Set, Byte

Anh xa liên kết tập hợp (tiếp)

11

Tiêu đề	Bộ nhớ trong máy tính
Tác giả	Phạm Quang Dũng
Trường học	Trường Đại học Nông nghiệp
Chuyên ngành	Kỹ thuật máy tính
Thể loại	Bài giảng
Thành phố	Hà Nội

Định dạng
Số trang	16
Dung lượng	416,72 KB