Giáo Trình: KỸ THUẬT SỐ

Điều này chứng tỏ một điều rất quan trọng đó là bộ cộng trong khối ALU luôn luôncộng các số lại với nhau như thể chúng là những số không dấu.. Thí dụ trên cho thấy nguyên nhân chính của

Bất kỳ một hệ thống số nào mỗi một con số đều mang một “trọng số” của nó và

hệ nhị phân cũng không loại trừ điều này

Ví dụ: một số nhị phân 8 bit: B7 B6 B5 B4 B3 B2 B1 B0. Bit thứ 8 (B7) là bit

có ý nghĩa lớn nhất, được gọi là MSB (most significant bit) và ý nghĩa của các bit cònlại giảm dần đến B0 là bit có ý nghĩa thấp nhất được gọi là LSB (less significant bit).Trọng số bit được biểu diễn bởi vị trí bit trong số nhị phân đó, nó được tăng dần từ tráisang phải

Ví dụ:

Trọng số bit 210 29 28 27 26 25 24 23 22 21 20

1.1.2 Giải mã từ nhị phân sang thập phân:

Bây giờ dựa vào bảng trên ta có thể đổi một số nhị phân bất kỳ thành số thập phântương đương Sau đây ta đổi một số nhị phân 8 bit thành số thập phân:

101101102 = ?10

Ta sẽ đổi từng bit nhị phân ứng với trọng số của nó ra thập phân

Như vậy số thập phân tương ứng với số nhị phân 10110110 là 10910

1.1.3 Mã hóa từ thập phân sang nhị phân:

Ví dụ: mã hoá số 7510 sang số nhị phân

11-83

3-21

1-10

1.2.1 Khái niệm:

Hệ thập lục phân hiện nay được dùng khá rộng rãi trong hệ thống vi xử lý Nó dùnghai ký tự được biểu diễn bởi 8 bit, mỗi một nhóm 4 bit cho một kí tự Các kí tự biểudiễn trong hệ thập lục phân được biểu diễn bởi 0-9 và A-F, 16 kí tự này thể hiện đượcmột hệ đếm cơ số 16

Bảng dưới đây cho biết quan hệ giữa các hệ đếm: thập phân, nhị phân, thập lục phân:

Như vậy số nhị phân 8 bit 010011102 được biểu diễn sang thập lục phân là 4E16

1.2.2 Chuyển đổi từ thập phân sang thập lục phân:

Tổng quát, sẽ có những phương pháp chuyển đổi hữu hiệu hơn là việc nhìn vào bảng ởtrên

Ví dụ: Chuyển đổi số 9010 sang thập lục phân

Bước 1: chuyển 9010 sang nhị phân 9010 =10110102

Bước 2: Chuyển nhị phân sang thập lục phân 10110102 = 5A16

1.2.3 Chuyển đổi từ thập lục phân sang thập phân:

Ta lấy một ví dụ để minh hoạ cho cách chuyển đổi này:

Chuyển đổi 1AF16 sang số thập phân

Bước 1: Chuyển đổi từ thập lục phân sang nhị phân

1AF = 000110101111

Đây là hệ đếm ít thông dụng hơn, người ta dùng 8 ký tự số để biểu diễn một số: 0, 1, 2,

…., 7 Như vậy một số ở hệ bát phân thì không có ký tự số lớn hơn 7

1.3.2 Cách đổi từ thập phân sang bát phân:

Tương tự cách đổi từ thập phân sang nhị phân, ta lấy số thập phân cần đổi chia cho 8

và lưu lại số dư Đến khi thương số bằng không thì dừng lại, số dư được lấy ngược từdưới lên thì chính là số bát phân

Ví dụ:

Đổi số thập phân 47 thành bát phân

0

Như vậy số bát phân là 578

1.3.3 Cách đổi từ bát phân sang thập phân:

Tương tự như cách đổi nhị phân sang thập phân Các số bát phân cũng có các trọng sốcủa nó Chúng ta lấy tổng các số hạng trong đó mỗi số hạng là từng chữ số nhân với 8

1 Đổi các số thập phân ra nhị phân: 64, 16, 25, 123, 95, 78

2 Đổi các số nhị phân sau sang thập phân: 11101, 10010, 111100, 100001, 1001001,0010110

3 Đổi các số thập phân sau sang thập lục phân: 145, 325, 270, 984, 158, 45, 92

4 Đổi từ số HEX sang DEC: ABF, 12C, EF, 178, FF, AEF, 3B4, 9F

5 Đổi các số nhị phân ở câu 2 sang số bát phân, thập lục phân

1.4 Số BCD (Binary code decimal):

BCD là một dạng số thập phân được mã hóa bởi nhị phân Mỗi thành phần của sốBCD là một số nhị phân 4bit, có giá trị thập phân tương ứng từ 0 đến 9 như sau:

0000 -> 0001 -> 0010 -> 0011 -> 0100 -> 0101 -> 0110 -> 0111 -> 1000 -> 1001

Để chuyển đổi từ một số BCD sang thập phân ta chỉ đơn giản chia từng nhóm 4 bit và

BCD = 93DEC

Ta cũng có thể đổi từ thập phân sang BCD bằng cách chuyển từng chữ số của số thậpphân sang nhị phân và ghép lại Ví dụ: 123DEC = 0001 0010 0011BCD

1.5 Số có bit dấu và không có bit dấu:

1.5.1 Khái niệm:

Nếu chỉ xét các số dương, kể cả số 0 thì số nhị phân đã được trình bày trong phần trên,các số này gọi là số không dấu

Trong tính toán số học, ta dùng dấu (+) để chỉ số dương và dấu (-) để chỉ số âm Do đó

ta phải tìm cách để diễn tả các số nhị phân có dấu Cách thực hiện cơ bản là thêm bit ởbên trái để chỉ dấu: bit 0 chỉ số dương và bit 1 chỉ số âm Khi đó, số nhị phân có dấu sẽgồm 2 phần: dấu và độ lớn

1.5.2 Các phương pháp thực hiện:

Có ba phương pháp được dùng trong vấn đề số có dấu:

1 Phương pháp bit dấu và giá trị

2 Phương pháp bù một

3 Phương pháp bù hai

- Phương pháp 1: bit dấu và giá trị.

Trong phương pháp này, số nhị phân chứa cả dấu và giá trị của nó Vì vậy số âm vàdương được biểu diễn như sau:

Số bù 2 của một số là số bù 1 của số đó và cộng với 1

Bước 1: Số nhị phân của 410 0000 01002

Bước 2: Lấy bù một của 410 1111 10112

Bước 3: Cộng thêm 1 vào số bù 1 thì ta được số bù 2 của –410 là 1111 11002

Phương pháp bù 2 trong các phép tính:

Một đặc tính của hệ thống bù 2 là cả các số có dấu và không dấu đều có thể cộng đượctrên cùng một mạch Ví dụ ta cộng hai số 13210 với 1410 như sau:

Giả sử cả hai số hạng đều là những số bù hai có dấu, thì ta được:

Trong 1000 01002 MSB chính là bit dấu và là “1” nên là số âm, lấy bù 2 của các bitcòn lại thì chính là 12410 nên 1000 01002 mới có giá trị là -12410 (bit dấu không xéttrong giá trị)

Rõ ràng các cấu hình bit là như nhau Chỉ có ý nghĩa mới thay đổi Trong ví dụ đầu tagiả sử cấu hình bit là không dấu và bộ cộng sinh sang số không dấu Trong ví dụ 2 cấuhình bit là số có dấu, nên bộ cộng sinh ra kết quả là số có dấu

Điều này chứng tỏ một điều rất quan trọng đó là bộ cộng trong khối ALU luôn luôncộng các số lại với nhau như thể chúng là những số không dấu Ưu điểm của bù 2 làcấu hình bit được giải thích theo các kiểu khác nhau Điều này cho phép ta làm việcvới cả số có dấu và số không dấu mà không cần dùng các bộ cộng khác nhau cho mỗitrường hợp

Các phép toán bù 2 mặt khác làm đơn giản hoá khối ALU Trong tất cả các con vi xử líđều có lệnh trừ Vì vậy khối ALU phải có chức năng trừ một số này cho số khác Tuynhiên nếu tạo thêm mạch trừ trong khối ALU thì mạch điện sẽ trở nên phức tạp và giáthành sẽ cao

Thực ra phương pháp bù 2 sẽ cho phép ALU sử dụng mạch cộng dể thực hiện phéptrừ Như vậy vi xử lí đã sử dụng cùng mạch điện cho cả việc cộng và trừ

Phép trừ trong phương pháp bù 2

Bộ vi xử lí có thể thực hiện phép trừ bằng cách cộng trực tiếp số bù 2 của số trừ vào số

bị trừ

Thí dụ trên cho thấy nguyên nhân chính của việc dùng hệ thống bù 2 trong số có dấu,

nó cho phép bộ vi xử lí thực hiện phép trừ và phép cộng trên cùng một mạch điện

1000 0100+0000 1110

1001 0010

13210+ 1410 146

1000 0100+0000 1110

1001 0010

-12410+ 1410 -110

0100 0101

- 0001 1010 00101011

6910

- 2610

4310

Số bị trừ

Số trừ Hiệu số

0100 0101+ 1110 0110

1 00101011

6910+(- 2610) 4310

Số bị trừ

Số trừ Hiệu số

Loại bỏ

1.6 Các mã số:

1.6.1 Giới thiệu:

Để giao diện từ môi trường tương tự sang môi trường số, người ta chuyển tất cả cácthông tin thành tín hiệu số ở dạng nhị phân Do có nhiều dạng dữ liệu khác nhau nênphải có các qui định khác nhau về số nhị phân, mỗi một cách qui định ta gọi là mã sốhay gọi tắt là mã Có rất nhiều dạng mã, nhưng thông dụng nhất về mã số thập phân là

- Cộng số BCD:

Cộng hai số BCD có điểm khác với cộng hai số nhị phân khi cộng hai số BCD có kếtquả nhỏ hơn hoặc bằng 9 (1001) thì đó chính là kết quả cuối cùng Khi tổng > 9 (1001)thì ta phải cộng kết quả đó với 6 (0110) để có kết quả là số BCD và tạo một số nhớ “1”lên hàng BCD có nghĩa cao hơn

ví dụ: 0011 + 0100 = 0111 là một số nhỏ hơn 1001 nên 0111 là kết quả của việc cộnghai số BCD trên Ví dụ khác: 0110 + 0101 = 1011 kết quả không là một số BCD(>1001) nên ta cộng kết quả với 0110 ta được 1011 + 0110 = 10001 và nhớ 1 ở hàngBCD có nghĩa cao hơn cụ thể là 1 0001 viết một cách chính xác là 0001 0001BCD

(11DEC)

- Trừ số BCD:

Cũng giống như trừ nhị phân, nêu số bị trừ nhỏ hơn số trừ thì ta mượn ở hàng cao hơnđưa về, chú ý khi đưa 1 đơn vị ở hàng cao hơn về hàng nhỏ hơn kế nó thì ta cộng vớihàng đang trừ một lượng là 1010, và dĩ nhiên ở hàng cao hơn phải mất đi một đơn vị

Ví dụ: 0011 0010 – 0001 0111 (tương đương 32 – 17) rõ ràng hàng đơn vị là 2 –7không được người ta lấy 1 ở hàng chục Khi đó hàng đơn vị là 0010 + 1010 = 1100 khi

kiểm tra Có hai dạng : kiểm tra chẵn và kiểm tra lẻ Ở phần phát tín hiệu đi, khi

tổng số bit “1” của dữ liệu và cả bit kiểm tra là một số chẵn thì được gọi là mạch phátchẵn, ngược lại gọi là mạch phát lẻ Khi bên phát là phát chẵn thì bên thu cũng là kiểmtra chẵn Nếu bên thu kiểm tra không phải là chẵn số bit “1” thì đã có lỗi ở đườngtruyền Đây là một phương pháp kiểm tra lỗi khá đơn giản nhưng không thể phát hiệnsai kép Sau đây là một ví dụ cho cách thêm Parity bit ở mạch phát chẵn:

0010 1100+ 0001 0111

0001 0101

0011 0010+ 0001 0111

0001 0101

Dữ liệu gốc 7 bit Bit parity Dữ liệu 8 bit

Tương tự cho mạch phát lẻ, là ở dữ liệu 8 bit sẽ chứa một số lẻ bit “1”

AY= A0110

AB

Bảng sự thật của cổng là quan hệ logic giữa ngõ vào và ngõ ra của cổng

Cổng NOT hay còn gọi là cổng đảo có đặc điểm là ngõ ra có trang thái ngược với ngõvào, được biểu diễn như sau:

một ngõ ra Một cổng OR có thể có nhiều ngõ vào nhưng chỉ có một ngõ ra

Ngõ ra Y của cổng OR lên một khi chỉ cần “1” ngõ vào lên “1” Ngõ ra xuống “0” khitất cả các ngõ vào xuống “0” Bảng sự thật như sau:

H2.7

YA

Y

H2.6

Y

ARU

Mạch tương đường theo công tắt:

vào, đèn Y là ngõ ra, thì hình 2.6 tương đương cổng OR Đèn Y sáng khi chỉ cần Ahoặc B đóng hay cả A và B cùng đóng

Mạch tương đương theo diode:

Xét mạch như hình vẽ 2.6 A, B là hai ngõ vào có điện hoặc không có điện; Y là LEDđược xem là ngõ ra

Chỉ cần một trong các ngõ vào lên “1” thì Y sẽ sáng (lên “1”)

- Mạch điện tương đương:

Ta có thể dùng mạch điện để thể hiện tính chất của cổng AND như hình 2.8

A, B là hai ngõ vào và đèn Y là ngõ ra Đèn Y sáng khi và chỉ khi cả hai công tắt A, Bcùng đóng

Y

H2.9

YA

U

H2.10

B

- Bảng sự thật:

Tính chất của NOR, ký hiệu như hình 2.9, là

OR +NOT nên có bảng sự thật ngược với OR Bảng sự thật sau cho ta thấy tính chấtcủa cổng OR hai ngõ vào

- Mạch điện tương đương:

Rõ ràng theo mạch điện hình 2.10, khi A và B cùng mở thì Y sáng (Y= “1”) Chỉ cần

A hoặc B hoặc cả A và B đóng thì đèn Y tắt (Y= “0”)

2.1.5 Cổng NAND:

- Ký hiệu:

Cổng NAND có ký hiệu như hình 2.11

Thực ra nó chính là đảo của cổng AND, và được ký hiệu là

cho nên ngõ ra của nó có trạng thái ngược với cổng AND

- Bảng sự thật:

Từ những nhận xét trên nên cổng NAND có bảng sự thật như sau:

- Mạch điện tương đương:

Trong mạch này A, B là hai ngõ vào, đèn Y là ngõ ra Ngõ ra Y chỉ lên “0” (đèn tắt)khi và chỉ khi cả hai công tắt A, B đều đóng (A= “1”, B= “1”)

2.1.6 Cổng EX-OR:

- Ký hiệu:

Ký hiệu cổng EX-OR như hình vẽ 2.13

Biểu thức ngõ ra của cổng như sau:

RU

- Mạch nửa cộng (half adder):

Mạch nửa cộng là một trong những ứng dụng của cổng EX-OR Đây là mạch cộng hai

số nhị phân một bit Mạch được minh hoạ như hình 2.14 tính chất cộng của mạchđược thể hiện qua bảng trạng thái sau:

Ở đây ngõ ra S (Sum) là kết quả cộng, C (Carry) là ngõ ra lưu số nhớ

Giả sử khi A= “1” và B= “1” thì tổng sẽ bằng “10” thì S=“0” và C=“1”, có thể coi S làLSB và C là MSB của số nhị phân hai bit SC

- Mạch nửa trừ (half subtractor):

Đây chính là mạch trừ hai số nhị phân một bit Bảng sự thật và sơ đồ mạch trên hình2.15 cho ta thấy rõ tính chất của nó:

Trong đó WD là kết quả của phép trừ, cụ thể D(difference) là hiệu số và W (borrow) làphần mượn khi số bị trừ nhỏ hơn số trừ

2.1.7 Cổng EX-NOR:

Cổng EX-NOR, hình 2.16, là đảo của cổng EX-OR cho nên ký hiệu và tính chất của

nó được suy ra từ cổng EX-OR

2.2 Chuyển Đổi Giữa Các Cổng:

2.2.1 Từ cổng NAND hoặc NOR sang NOT:

Từ NOR sang OR

Từ NAND sang AND

2.2.2 Từ cổng NAND, NOR sang AND, OR:

2.2.3 Từ cổng AND sang NAND, từ OR sang NOR:

2.2.4 Từ NAND sang OR, từ NOR sang AND:

2.2.5 Từ AND sang NOR, từ OR sang NAND:

Từ AND sang NAND

2.3 Đại Số Boole:

2.3.1 Giới Thiệu:

Đại số Boole là đại số của các biến số 2 trạng thái – các số nhị phân

Hai trạng thái có thể là mức logic 0 và 1, hoặc trạng thái đóng và mở công tắc, hoặc cơ

sở lý luận đúng và sai, …

Thông thường ta hay gọi các biến số ngõ vào là các chữ A, B, C, … và các hàm ngõ ra

là các chữ X, Y , Z, …

2.3.2 Các phép toán cơ bản về đại số Boole:

Các cổng logic minh hoạ trên hình H2.23

Ngoài ra chúng ta còn có tính chất đảo như sau:

Mạch điện minh hoạ trên hình H2.24

2.3.3 Các định lý:

- Định lý hoán đổi:

Ở đây ta có thể hoán đổi vị trí các toán hạng cho nhau trong biểu thức Boolean

Ví dụ: A*B = B *A, hoặc A + B = B + A Để chứng minh điều này ta khảo sát bảngtrạng thái của hai trường hợp trên:

- Định lý kết hợp:

Định lý kết hợp phát biểu như sau:

Định lý được minh hoạ như hình H2.25, hai sơ đồ trong hình là tương đương

Tương tự cho phép cộng:

Mạch minh hoạ cho tính chất trên như hình H2.26

- Định lý phân phối:

Định lý phân phối được biểu diễn như sau:

A*(B+C) = A*B + A*C

Điều này được minh hoạ như hình H2.27

H2.25

H2.26

H2.27

Định lý De_Morgan có hai phát biểu như sau:

 Đảo của một tổng bằng tích các đảo

 Đảo của một tích bằng tổng các đảo

Từ hai trên ta phát biểu trên ta có nhận xét sau:

 Đảo các ngõ vào của cổng AND ta đượ cổng NOR

 Đảo các ngõ vào của cổng OR ta được cổng NAND

Ta có sơ đồ cổng minh hoạ cho hai trường hợp trên như hình H2.28 và H2.29

H2.28

H2.29

Hàm logic của ngõ ra cổng OR chính là hàm Boole của mạch.

Riêng trường hợp cần lập hàm Boole cho mạch chưa biết sơ đồ, chỉ biết các yêu cầucủa mạch thì ta có thể thực hiện theo bảng trạng thái thể hiện các yêu cầu đó

Ta có thể lập hàm Boole từ bảng trạng thái theo 2 dạng:

- Dạng 1: dạng tổng của các tích Ysp (sum of products)

Minh họa cụ thể cho cách này sẽ được trình bày trong phần thiết kế mạch số

2.3.5 Đơn giản hàm Boole:

Để rút gọn hoặc đơn giản hàm Boole ta có thể dùng các định lý đã nêu ở trên

Xét hàm Boole:

Y=

Bằng cách khai triển theo định lý phân phối ta được: Y=AA+AB+AB+BB

Theo các phép toán cơ bản: AA=A, BB=0, B+B=1

Suy ra Y=A+A(B+B)+0 =A+A = A

Như vậy ta đã rút gọn hàm Boole về giá trị đơn giản nhất

Ví dụ:

Hãy rút gọn biểu thức sau: Y=AB+BC+(CD+BD+BC)

Thực hiện tương tự ở trên ta được kết quả là Y=B+CD

Tuy nhiên ta sẽ gặp khó khăn trong một số trường hợp khi biểu thức của Y quá dàihoặc ta không biết biểu thức sau khi rút gọn đã đơn giản nhất hay chưa Vì vậy người

H2.30

(A+B)(A+B)

dựng trên nguyên tắc đại số Boole Thông thường người ta chỉ sử dụng cho các biểuthức có từ 4 biến trở xuống.

2.3.6 Bìa Karnaugh:

Trước tiên ta tìm hiểu các khái niệm về bìa Karnaugh Bìa Karnaugh là một bản có cáccột và các dòng Mỗi một cột hay dòng biểu diễn cho một trạng thái bít nào đó Cáccột và dòng giao nhau thành các ô Các ô kề nhau là các ô chỉ khác nhau một bit vềtrạng thái Ơ đây ta dùng mức “0” biểu diễn cho trạng thái không đảo của biến vàngược lại Sau đây là một bìa Karnaugh dùng cho hàm Boolean có 4 biến ABCD Haibiến A, B có 4 trạng thái biểu thị cho 4 cột Hai biến C, D cũng có 4 trạng thái biểudiễn cho 4 dòng

Để rút gọn ta điền các số hạng của biểu thức vào bìa Ví dụ ta có hàm:

Ta có thể nhóm các ô kề nhau lên “1” với nhau, ở đó ta bỏ đi các biến thay đổi và chỉgiữ lại các biến không đổi Ví dụ như ở hai ô “1” bên trái ta bỏ biến D vì nó thay đổi từ

“1” về “0” còn các biến A, B, C đều không đổi nên được giữ lại, tương tự cho trườnghợp còn lại Kết quả ta được:

Đây chính là biểu thức đơn giản nhất

Chú ý rằng ta chỉ được phép tập hợp các nhóm có tổng số ô là 2, 4, 8, 16 mà thôi, takhông thể chọn một số các ô như : 3, 5, 6, … và cũng lưu ý chỉ chọn các ô kề nhau.Khi trong biểu thức có số hạng không đủ biến ta có quyền thêm biến, bằng phươngpháp sau:

4.1 Thiết kế mạch số:

Trong thiết kế mạch số ta cần thiết kế mạch theo yêu cầu nào đó Từ yêu cầu này, taphân tích và thiết lập mạch điện thích hợp dựa vào việc lập và đơn giản hàm Boole.Thiết kế mạch số được thực hiện theo tuần tự sau:

Từ yêu cầu đề bài, ta lập bảng trạng thái thể hiện các yêu cầu, dựa vào bảng trạng thái

ta lập hàm Boole rồi đơn giản hàm bằng các định lý, hoặc sử dụng phương pháp bìaKarnaugh để rút gọn cho hàm đơn giản nhất, cuối cùng vẽ mạch logic từ hàm tìmđược

Lập hàm Boole Bìa Karnaugh Đơn giản hàm

Sơ đồ mạch

Có ba công tắt A, B, C điều khiển đèn Y Thiết kế mạch điện sao cho khi có 2 công tắttrở lên bật (ON) thì đèn Y sáng ngoài ra đèn Y tắt.

Thiết kế:

Từ yêu cầu ta lập bảng trạng thái và lập hàm Boole dạng tổng các tích:

Dùng bìa Karnaugh rút gọn biểu thức ta được:

2 Vẽ lại các mạch điện trên chỉ dùng cổng NAND

3 Thiết kế mạch có 4 công tắt A, B, C, D điều khiển đèn Y sao cho:

a Y lên “1” khi chỉ có 2 công tắt bất kỳ đóng

b Y lên “1” khi có ít nhất ba công tắt được đóng

c Y lên “1” khi A, B đóng hoặc B, C đóng hoặc B, D đóng

Y= ABC + ABC + ABC + ABC

Y= ABCD + ABCD + ABC + ABC

ABC

C AB

C B A

BC A

H2.31

Chương 3: MẠCH TÍCH HỢP

3.1 Giới Thiệu Về IC:

IC được viết tắt bởi chữ Integrated Circuit có nghĩa là mạch tích hợp IC được phânlàm hai loại IC tương tự (Analog) và IC số (Digital) IC tương tự là loại IC dùng tronglĩnh vực tương tự như IC 7805, 7905, 555, LM317, LM444…….IC số được dùngtrong lĩnh vực số như: 74LS00, 74H74, 74LS08, 4011……Trong IC số được hcia làmhai loại TTL và CMOS Họ TTL thường được ký hiệu 74xxx, và CMOS thường được

ký hiệu 40xxx Trong thực tế IC còn được phân chia theo dạng khả năng tích hợp như:LSI, VLSI… tức là nó được căn cứ vào số lượng transistor tích hợp trong IC Trênthực tế người ta có khả năng tích hợp rất lớn nhưng điều quan trọng là nhiệt Nếu tíchhợp quá lớn thì nhiệt sinh ra rất lớn làm IC bị hư hoặc không làm việc ổn định

3.2 Họ TTL:

3.2.1 Giới thiệu về TTL:

- TTL (transistor transistor logic) thực chất là dùng transistor để thiết lập nên các cổnglogic Ngoài TTL còn có một số dạng khác như: DTL (diode transistor logic) hay RTL(resistor transistor logic)

- 74xx là loại TTL chuẩn, ngoài ra còn có loại 54xx dùng trong quân đội 54xx tương

tự như 74xx nhưng có dải điện áp cũng như nhiệt độ sử dụng rộng hơn

- TTL tốc độ cao(High speed TTL) được ký hiệu chữ H kèm theo, ví dụ 74H04,54H04 Loại này có thời gian truyền thấp nên tốc độ hoạt động cao tuy nhiên công suấttiêu thụ cũng cao

- TTL có công suất thấp (Low power TTL) thường được kèm theo chữ L trong ký hiệu

ví dụ: 74L02, 54L02 Loại này công suất tiêu thụ thấp và tốc độ truyền cũng chậm

- Schottky TTL là loại TTL có tốc độ đóng ngắt cao gần gấp ba lần so với TTL chuẩnnhưng công công suất tiêu thụ cũng cao gần gấp 2 lần so với TTL chuẩn thường được

ký hiệu 74Sxx hay 54Sxx

- Low-power Schottky TTL: đây là loại TTL có tốc độ gần bằng tốc độ của TTLchuẩn nhưng công suất tiêu thụ khoảng 1/5 công suất tiêu thụ của TTL chuẩn, thườngđược ký hiệu: 74LSxx, 54LSxx

- Advanced Schottky TTL: đây là loại Schottky TTL thế hệ mới, nó có tốc độ gần gấpđôi và công suất tiêu thụ chỉ bằng ½ loại Schottky thường Thường được ký hiệu74Asxx, 54Asxx

- Advanced Low-power Schottky TTL: loại này có tốc độ cao hơn và công suất tiêuthụ thấp hơn loại Low-power Schottky TTL, thường được ký hiệu: 74ALSxx,54ALSxx

3.2.2 Các đặc tính của TTL:

Đối với IC TTL thì nguồn cung cấp cố định là 5V, điện áp nguồn này không đượcvược quá 5.5V vì hoạt động trong lĩnh vực số nên ta khảo sát ở mức “1” hoặc “0”.Như vậy bao nhiêu volt thì hiểu là “1” và bao nhiêu volt thì hiểu là “0” Như khảo sát

ở trên các cổng logic đều có ngõ ra và ngõ vào và ở đây điện áp để hiểu “1” hay “0” ởngõ ra hay vào là khác nhau Ta qui ước một số ký hiệu sau:

VOL: điện áp ngõ ra mức thấp VIL: điện áp ngõ vào mức thấp

VOH: điện áp ngõ ra mức cao VIH: điện áp ngõ vào mức cao

Để hiểu rõ ta khảo sát sơ đồ sau:

Như vậy không chỉ 0V là mức “0” và 5V là mức “1” mà đối với ngõ ra:

VOH MIN =2.4V VOL MAX = 0.4V

VIH MIN = 2V VIL MAX = 0.8V

3.2.3 Một số mạch cổng TTL:

Trong phần này chúng ta khảo sát sơ đồ mạch của một số cổng logic:

- Cổng NAND trong IC 7400 như hình H3.1

Theo hình vẽ này ta thấy khi chỉ cần một ngõ vào A, B xuống “0” thì Q1 dẫn bão hoàlàm cho điện áp tại B của Q2 ở “0” Q2 tắt, làm cho ngõ ra lên “1” Chỉ khi nào cả A, Blên “1” thì Q1 tắt và Q2 dẫn nên ngõ ra xuống “0” Điều này hoàn toàn phù hợp chocổng NAND

Tích số

Họ Tg Trể

(ns)

CS tổn hao (mw)

- Cổng NAND trong IC 74H00 như hình H3.2.

- Cổng NAND trong IC 74L00 như hình H3.3

3.2.4 Dòng ngõ ra,vào và khả năng Fan out:

Khả năng fan out còn gọi là khả năng chia tải hay khả năng cấp dòng Bất kỳ một linhkiện nào cũng có khả năng này Dòng ngõ ra của cổng có khả năng cấp cho bao nhiêucổng khác được gọi là fan out Một khi tổng số dòng được cấp lớn hơn dòng cung cấpthì sẽ làm cho cổng cấp dòng bị hư hoặc mạch làm việc không ổn định Chính vì vậy làkhả năng fan out được tính như sau:

F= IOL(max) /IIL(max)

Xét một cổng logic có dòng vào và ra như sau: IOL =16mA, IIL=1.6mA

Như vậy, Fan out của cổng ở mức thấp là F=16/1.6=10

Ngoài ra ta cần xét đến Fan out ở mức cao F(H)=IOH/IIH

Khi đó Fan out của cổng được tính là F=min(FL, FH)

H3.2

H3.3

Hình b

3.2.5 Tiêu tán công suất:

Tiêu tán công suất là lượng công suất mà cổng logic tiêu tán khi ngõ ra ở mức cao haymức thấp Tuỳ vào trạng thái ngõ ra mà công suất tiêu tán sẽ khác nhau, thông thườngngười ta tính theo dạng trung bình cộng

Ví dụ dòng điện của cổng NAND chuẩn khi cấp nguồn 5V và ngõ ra mức thấp là 3mA,

và khi ngõ ra ở mức cao là 1mA Ta tính công suất hao phí cho trường hợp ngõ ra mứcthấp:

- TTL có ngõ ra cực thu để hở:

Trong một số IC khi tra tìm sơ đồ chân ta sẽ thấy có dòng ghi chú là “the output withopen collector” Đối với loại IC này chúng ta không thể sử dụng bình thường như cácloại IC khác, bởi vì ngõ ra của cổng không được nối sẵn lên nguồn như hình vẽ 3.4 a)

Để sử dụng bình thường ta phải có một điện trở nối từ ngõ ra lên nguồn Điện trở đóđược gọi là điện trở kéo lên (pull up resistor), như hình vẽ b) Ví dụ như IC 74LS05cũng là cổng NOT nhưng là loại The output with open collector, nên khi ta sử dụngphải mắc như hình c

Hình 3.5 3.3 Họ CMOS:

3.3.1 Giới thiệu về CMOS:

Các IC CMOS được chế tạo từ các MOSFET kênh N và kênh P CMOS có hai họ:

Ơ CMOS điện áp ngõ ra được xem như VDD cho mức “1” và 0V cho mức “0” Riêngngõ vào thì VIH(min) =70%*VDD và VIL(max) =30%*VDD.

- Công suất tiêu tán:

Khi CMOS ở trạng thái tĩnh (ngõ ra không biến đổi) thì công suất tiêu tán là thấp,không quan tâm đến trạng thái đầu ra, vì có một nội trở lớn từ VDD đến GND Tuynhiên khi tốc độ đóng ngắt cao (hoạt động ở tần số cao) thì công suất tiêu tốn là đáng

kể và tỷ lệ thuận với tần số đóng ngắt

- Khả năng Fan out:

Vì ở mỗi ngõ vào của CMOS đều có một điện dung ký sinh, nên làm xuất hiện thờigian trễ trong quá trình làm việc Chính điều này hạn chế khả năng fan out của CMOSđiển hình khi CMOS hoạt động ở tần số dưới 1MHz thì khả năng Fan out là 50, và khảnăng Fan out giảm dần khi tần số làm việc tăng lên

- Các ngõ vào không dùng và độ nhạy:

Ở CMOS không như TTL các ngõ vào không dùng phải được nối lên “1” hoặc xuống

“0” để tránh nhiễu và tiêu tốn nhiều công suất

Chính vì điện trở ngõ vào càng cao nên chúng rất nhạy và dễ hư hỏng với tĩnh điện.Mặc dù hầu hết các CMOS có diode bảo vệ các đầu vào, tuy nhiên chúng ta cũng phảicẩn thận khi tiếp xúc với CMOS

3.4 Giao Tiếp Giữa TTL Và CMOS:

Trong một số trường hợp chúng ta cần phải kết hợp dùng CMOS và TTL trong mộtmạch điện để thực hiện một mục đích nào đó CMOS được dùng trường hợp tốc độ làkhông quan trọng mà chủ yếu là lợi về công suất tiêu tán, trong khi đó TTL được dùngtrong trường hợp hoạt động tốc độ cao và chấp nhận tổn hao công suất

Giao tiếp giữa TTL và CMOS là việc làm sao cho tương thích giữa hai loại này trongđiều khiện khác nhau về một số thông số nào đó

3.4.1 TTL lái CMOS với V DD =5V:

Kết luận điện áp và dòng đủ lái

Trong trường hợp này dòng không là vấn đề, chỉ có áp là không thỏa

Tóm lại trong trường hợp này để đảm bảo áp hiểu được thì chúng ta cần có một điệntrở kéo lên 5V ở ngõ ra TTL để CMOS hiểu được mức cao như hình 3.6

Hình 3.6

3.4.2 TTL lái CMOS với V DD >5V:

Nếu CMOS hoạt động ở điện áp >5V ví dụ là 10V thì đầu vào của CMOS VIH(MIN)=7Vtrong trường hợp này ta không dùng điện trở kéo lên vì ngõ ra của TTL không thể hoạtđộng với điện áp >5V một phương pháp khác là chúng ta dùng một bộ đệm có cực thu

để hở là 7407 làm giao tiếp giữa TTL và CMOS 7407 có điện áp định mức là 30V,minh họa trên hình 3.7

Hình 3.7

3.4.3 CMOS lái TTL với V DD =5V:

Kết luận dòng không đủ lái

3.4.4 CMOS lái TTL với V DD > 5V:

Trong trường hợp này ta cũng dùng bộ đệm 4050B như hình 3.9

Hình 3.9

Ở đây về dòng hoàn toàn giống như trường hợp trên chỉ có điều ngõ ra của CMOS lênđến gần 15V, với giá trị này TTL không chấp nhận được nên phải dùng bộ đệm 4050B

để giảm dòng xuống

Đây là mạch cộng ba bit nhị phân A, B và Cin , trong đó Cin là số nhớ từ việc cộng haihai bit ở vị trí bit có trọng số nhỏ hơn Ví dụ ta cộng hai số nhị phân 01+ 01, đầu tiên

ta lấy hai LSB của hai số nhị phân là 1+1, lúc này Cin = 0, kết quả S1 = 0 và C1=1.Tiếp theo là bộ nửa cộng thứ hai làm việc, Cin = 0, S1= 0 nên S = 1, vì C1 = 1 nên Cout

=1 và kết quả cuối cùng là 10

Tuy nhiên ta cũng có thể thiết kế một mạch cộng khác mà không dùng đến hai mạchnửa cộng như trên

Ta thiết lập bảng trạng thái theo bảng:

Dùng bìa Karnaugh ta thiết lập và rút gọn hàm S và Cout và được như sau:

S= A’B’Cin + A’BC’in + AB’C’in + ABCin

Cout = AB +ACin + BCin

Từ các hàm trên ta thiết lập mạch như hình 4.3

Hình 4.1

ABCinSCout0000000110010100110110010101011100111111

Full adder

A

B

Cin

S Cout

Hình 4.2

Mạch trên chỉ dùng thực hiện cho từng cặp bit của hai số, như vậy để thực hiện một sốnhị phân n bit thì ta cần có n bộ cộng như trên để ghép nối lại như sau (ví dụ ta chỉ xét

số nhị phân 2 bit)

Hình 4.4

Hình 4.4 trên minh hoạ việc cộng hai số nhị phân 2 bit A2A1 +B2B1 ở bộ cộng banđầu Cin= 0 (vì chưa có số nhớ nào) Ban đầu, bộ cộng đầu cộng hai bit A1 với B1 cho ra

S1 và số nhớ Cout1, bộ cộng thứ hai thực hiện phép cộng hai bit A2 với B2 với số nhớ Cout

1 ở tầng trước, kết quả cho ra S2 và số nhớ Cout 2 Như vậy ta được tổng là S2S1 và sốnhớ là Cout 2

4.1.3 Mạch cộng song song (parallel adder):

Trong thực tế có khi người ta cần cộng hai số nhị phân với việc từng cặp bit đồng lúcchứ không cộng lần lược như phần trên ta đã khảo sát Việc cộng như vậy được gọi làcộng song song Để dễ hiểu ta khảo sát mạch cộng hai số nhị phân 4 bit như hình 4.5.Mạch này thực hiện việc cộng hai số nhị phân bốn bit A3A2A1A0 với B3B2B1B0 và tổngtương ứng là S3S2S1S0 như hình vẽ trên Bộ cộng bên phải dùng để cộng 2 bit là LSBcủa hai số, và rõ ràng chúng ta cần một bộ cộng cho một cặp bit của hai số Cout củatầng trước (tầng có trọng số nhỏ hơn) được đưa vào Cin ở tầng sau (tầng có trọng sốlớn hơn)

Hình 4.5

Full Adder

Full Adder

A B Cin

A2 B2

S

S2

Cout

Full adder

A B Cin

A1 B1

S

S1

Cout

Full adder

A B Cin

A

0 B0

S

S0

Cout

Parallel input

Parallel output

“0”

4.2 Mạch So sánh, Kiểm tra chẵn lẻ:

4.2.1 Mạch so sánh :

Bộ so sánh là mạch so sánh giá trị của hai số nhị phân Tuỳ vào thiết kế mà ngõ ra cho

ra kết quả như thế nào, ví dụ hai số bằng nhau thì cho ngõ ra ở mức “1”

Hai số nhị phân bằng nhau khi và chỉ khi các bit tương ứng của hai số bằng nhau Ví

dụ hai số A2A1A0 = B2B1B0 khi và chỉ khi A2=B2 và A1=B1 và A0=B0 Chúng ta lưu ýrằng ở cổng EX_NOR ngõ ra cho “1” khi hai ngõ vào cùng trạng thái nhau, dựa vàođiều này mà người ta thiết lập một mạch so sánh bằng như hình 4.6

Hình 4.6

Để biết số nào lớn hơn người ta phân tích như sau:

Giả sử xét số ba bit như trên

 Khi A2 = “1”, B2= “0” ta kết luận số A >B ngược lại A2 = “0”, B2= “1” ta kế luận B>A khi A2 và B2 cùng trạng thái thì ta tiếp tục xét:

 Nếu A1 = “1” và B1= “0” thì kết luận A>B tương tự nếu A1= “0” và B1= “1” thì kết luận B>A, nếu A1 và B1 bằng nhau thì ta lại tiếp tục xét:

 Nếu A0= “1” và B0= “0” kết luận A>B, tương tự A0 = “0” và B0= “1” kết luận B>A.nếu A0 và B0 bằng nhau thì kết luận A=B

4.2.2 Mạch phát bit chẵn lẻ (Parity bit):

Đây là mạch kiểm tra lỗi trên đường truyền một cách đơn giản Thông thường người tacần khi phát tín hiệu đi như thế nào thì thu được như vậy Trên thực tế có khi thukhông giống như khi phát điều này làm sai lệch thông tin Để nhận biết được có sailệch hay không người ta sử dụng phương pháp này Ơ đây ta chỉ xét đơn giản tín hiệu

là BCD 4bit Dựa vào thông tin trên đường truyền người ta tạo ra một mạch sao chophát ra một bit gọi là bit Parity Nếu tổng số bit “1” trên đường truyền thông tin và kể

cả bit Parity là một số chẵn bit “1” thì ta gọi là mạch phát chẵn, ngược lại gọi là mạchphát lẻ Mạch hình 4.7 minh hoạ mạch phát chẵn

Khi bên phát chẵn như hình vẽ thì bên thu cũng có mạch nhận, mạch nhận kiểm tratổng số bit : “1” nhận được là một số chẵn thì tốt, ngược lại tổng số bit “1” là một số lẻthì sẽ thông báo nhận sai bằng cách bit E lên “1” Như vậy hình thành được mạch kiểmtra đơn giản, rẻ tiền nhưng có nhược điểm là nếu sai lỗi kép thì mạch không phát hiệnđược Trên thực tế việc sai lỗi kép là rất hiếm khi xảy ra

Eq = (A2 + B2).(A1 + B1).(A0 + B0)

sử dụng đường truyền trong một khoảng thời gian rất ngắn nào đó, sau đó trao đườngtruyền lại cho thiết bị khác tiếp tục như vậy cho đến thiết bị cuối Thiết bị cuối nhậnđường truyền cũng trong thời gian ngắn và trao lại cho thiết bị đầu và xong một chu kỳviệc này cứ thế mà tiếp diễn Trên đâ ta giới thiệu đa hợp ở dạng thời gian (timemultiplexing), còn một dạng đa hợp khác là đa hợp theo tần số (frequencymultiplexing) ở dạng này tất cả các thiết bị có thể cùng được sử dụng một đườngtruyền cùng một lúc nhưng ở các giải tần khác nhau Kỹ thuật này thường được dùngtrong hệ thống truyền hình, radio… Trong giới hạn của chương trình này chúng ta chỉkhảo sát dạng time multiplexing Sau đây chúng ta giới thiệu một bộ đa hợp từ 4 sang

1 (a 4 to 1 multiplexers):

Hình 4.8

Một bộ đa hợp dữ liệu số (MUL) là mạch logic có nhiều ngõ vào dữ liệu và chỉ mộtngõ ra Một tập các ngõ vào lựa chọn dữ liệu ( data select inputs) được dùng để điềukhiển dữ liệu ngõ vào nào đặt lên ngõ ra Một bộ đa hợp cũng có thể gọi là bộ lựa chọn

dữ liệu (data selector) vì nó có khả năng lựa chọn dữ liệu ngõ vào nào nối đến ngõ ra.Như hình vẽ trên có hai bit dùng để lựa chọn tín hiệu ngõ vào nó cho phép đưa mộttrong 4 dữ liệu đến ngõ ra tại một thời điểm nào đó Căn cứ vào bản trên ta thấy khi

S1S0= 00 thì dữ liệu D0 được nối đến ngõ ra, S1S0= 01 thì dữ liệu D1 được nối đến ngõ

ra, khi S1S0= 10 thì D2 được nối đến ngõ ra và cuối cùng là S1S0=11 thì D3 được nốiđến ngõ ra Một cách tổng quát khi số bit trong bộ lựa chọn ngõ vào là n thì bộ đa hợp

có khả năng đa hợp được 2n ngõ vào để đưa vào một ngõ ra Hình 4.9 là sơ đồ logiccủa bộ đa hợp từ 4 sang 1:

Hình 4.9

Người ta dùng IC74151A để thực hiện đa hợp từ 8 sang 1 Trong đó G’ chính là ENngõ vào này khi ở mức thấp thì IC hoạt động bình thường, khi G’ = “1” thì IC bị treokhông hoạt động được Nhờ tính chất này mà người ta có thể dùng 2 IC 74151A thựchiện đa hợp từ 16 sang 1 như hình vẽ 4.10

Hình 4.10

4.3.3 Giải đa hợp (demultiplexers):

Giải đa hợp là làm điều ngược lại với đa hợp Tức là chuyển mạch từ 1 đường sang nhiều đường Bộ giải đa hợp như một bộ phân bố nó phân bố một dữ liệu đến nhiều trạm cuối khác nhau

4.4 Mạch giải mã:

4.4.1 Giới thiệu:

Trong thế giới thực người ta dùng hệ đếm 10, các chữ cái và các ký hiệu để diễn đạtthông tin Trong kỹ thuật, máy móc để xử lý thông tin dựa vào tính chất thực này rấtkhó nên người ta chuyển hết về dạng số để máy xử lý Các chữ, số đều được biểu diễn

ở dạng nhị phân “0” hoặc “1” và nó được thể hiện qua tính chất có điện hay không cóđiện Hoặc khi cần bảo mật thông tin người ta chuyển về một dạng thông tin khác…thì được gọi là mã hoá Máy móc sau khi xử lý thông tin và chuyển ra ngoài để người

sử dụng thì nó cần trở lại thế giới thực để con người dễ tiếp nhận thực hiện điều đóđược gọi là giải mã

4.4.2 Mã hoá:

Mã hoá từ 10 đường sang 4 đuờng (DEC -> BCD)

Có rất nhiều trường hợp người ta sử dụng phương pháp mã hoá từ 10 đường sang 4 đường tức là mã hoá từ một số thập phân thành một số BCD Ví dụ: trong bàn phím người ta nhấn phím số 9 thì ngõ ra cho ra số 9 ở dạng BCD là “1001”

Mạch mã hoá được thực hiện theo kết quả bảng bên dưới:

DecimalInput

Hình 4.11 4.4.3 Giải mã:

- Mạch giải mã từ 4 đường sang 10 đường (BCD -> DEC)

Đây là mạch chuyển từ số BCD sang thập phân Mạch được thiết lập theo kết quả trong bảng bên dưới:

Sơ đồ mạch được minh họa trong hình 4.12

Hình 4.12

- Giải mã từ BCD sang Led 7 đoạn

Đây là mạch giải mã thường được sử dụng trong điện tử Thông thường các thiết bị đolường thường dùng dạng này để hiển thị, chỉ báo… Đây là dạng giải mã từ số BCDsang led 7 đoạn để hiển thị, và số BCD được tạo ra từ mạch đếm MOD10 Trongmạch giải mã BCD sang led 7 đoạn người ta dùng IC giải mã 74LS47 cùng với LED 7đoạn loại Anode chung, và dùng IC giải mã 4511 cho loại LED 7 đoạn Cathode chung

- Ngõ vào đồng bộ:

Như hình bên thì ngõ vào đồng bộ là các chân J, K, CK vì các chân này phải cùng thayđổi thì ngõ ra Q hay Q’ mới thay đổi, cụ thể hơn là khi J, K thay đổi mà CK chưa tácđộng thì ngõ ra cũng không thay đổi Chính vì đó mà người ta gọi chúng là ngõ vàođồng bộ

RSQQ’00Cấm0101101011K.đổi

Chúng ta lý luận theo dạng logic thì sẽ được bảng trạng thái như trên

Thật ra khi cho R=“0” và S=“0” thì Q=“1” và Q’=“1” điều này không hợp lý vì theotính chất của FF thì Q và Q’ (gọi là Q đảo) phải ngược trạng thái nhau

R gọi là chân Reset và S là chân Set Như trên đã nói, khi reset tác động thì Q sẽ là

“0” và ngược lại khi set tác động thì Q sẽ là “1” Căn cứ vào bảng sự thật ta kết luậnchân R và S tác động ở mức thấp Như vậy khi R=“0” và S=“0” là điều không thểđược vì chúng ta không thể vừa đặt Q lên “1” lại vừa đặt Q xuống “0” Cho nên trạngthái này không sử dụng (gọi là cấm)

- RS FF có C K:

RS_FF có CK được minh hoạ trên hình 5.4

Khảo sát hình 5.3 nếu CK ở mức thấp thì ngõ ra không đổi, như vậy RS_FF có CK sẽkhông thay đổi trạng thái ngõ ra khi CK ở mức thấp(RS_FF dạng này người ta còn gọi

là Latch) Chỉ khi CK lên “1” thì FF hoạt động theo bảng trạng thái sau:

RSQQ’00K

đổi0110100111Cấm

thật Hình 5.3

Hình 5.4

tsu th

Ơ phần trên ta nhận thấy loại RS_FF cho dù thiết kế dùng cổng NOR hay NAND đều

có một trạng thái cấm, để tránh đều này và hoạt động đa dạng hơn người ta đưa ra mộtdạng FF khác gọi là JK_FF

- Ký hiệu và bảng sự thật:

Hình 5.6

- Các tính chất:

Cũng RS_FF, JK_FF cũng có các ngõ vào đồng bộ J, K, CK, ngõ ra Q và Q đảo Ngoài

ra nó cũng có các ngõ vào không đồng bộ Preset và Clear ( Pre và Clr) Trước tiên taxét CK: khi có dấu tròn đảo ở đầu vào thì ta hiểu CK tác động cạnh xuống, ngoài ra cũng

có loại không có dấu tròn đảo thì CK tác động cạnh lên (của xung Clock) Tương tựnhư vậy, ở các ngõ vào không đồng bộ khi có dấu tròn thì các ngõ vào tác động mức

CKPreClrJKQn+1Q’n+101XX1010XX01

1100QnQn0101101011Qn’Qn

Hình 5.4

cứu IC Hình vẽ 5.6 và bảng sự thật trên cho thấy CK tác động cạnh xuống và các ngõvào không đồng bộ tác động ở mức thấp

Từ bảng sự thật ta thấy khi Pre = “0” thì Pre tác động trong khi đó Clr=“1” nên Clrkhông tác động kết quả Q được set lên “1” Tương tự như vậy khi Pre=“1” và Clr=“0”thì Clr tác động kết quả Q được reset về “0”

Khi Pre= “1” và Clr= “1” tức là hai ngõ vào không đồng bộ này không tác động nên

FF hoạt động theo J, K và CK theo bảng sự thật Chú ý khi J= “0” và K= “0” thì Qkhông đổi trạng thái Khi J= “1” và K= “1” thì Q nhận giá trị đảo lại trạng thái trước

đó Do điều này mà khi J, K nối lên “1” và cung cấp CK cho FF thì ngõ ra Q sẽ cósóng với tần số bằng ½ tần số của CK.

5.1.4 D và T FLIP_FLOP:

D_FF có bảng sự thật và ký hiệu như hình vẽ 5.7 Các tính chất của các ngõ vào, racũng tương tự như JK_FF Ký hiệu bên dưới cho ta thấy CK tác động cạnh lên củaxung

Hình 5.7

Chúng ta có thể hình thành D_FF từ JK_FF bằng cách nối hai chân J và K qua cổngđảo như hình 5.8

Hình 5.8

Điều này hình thành cũng từ bảng sự thật JK_FF mà ra

Xét ở bảng sự thật JK_FF ta thấy khi J, K không cùng trạng thái thì Q sẽ có giá trị theo

J (tất nhiên phải có CK tác động)

T_FF được hình thành cũng từ JK_FF khi ta nối hai chân J, K với nhau Ơ T_FF khichân T lên “1” và ngõ ra sẽ lật trạng thái khi có CK tác động Điều này thực hiện cũngdựa vào bảng sự thật của JK_FF, dựa vào bảng sự thật ta thấy khi J,K cùng trạng tháithì Q có trạng thái ngược lại với J,K điều này được ứng dụng nhiều ở mạch đếm đượckhảo sát ở chương sau

5.2 Mạch Đếm Không Đồng Bộ:

5.2.1 Khái niệm:

Trong phần này ta khảo sát mạch đếm, ở đây không phải đếm số thập phân như thếgiới thực mà đếm ở hệ nhị phân Trong phần này người ta dùng các FF để hình thànhmạch đếm, mỗi Q của FF được dùng làm một bit của số nhị phân Như vậy ta dùng 4

FF sẽ hình thành nên một số nhị phân 4 bit, mỗi một Q sẽ được mắc vào một LED đểhiện thị trạng thái của Q đó, khi Q lên “1” thì LED sáng và ngược lại Ta lưu ý rằng

CKPreClrDQn+1Q’n+101X1010X0111001

11110

Hình 5.8

một số nhị phân có n bit sẽ hiện thị được 2n trạng thái khác nhau và số nhị phân này cóthể biểu diễn một số thập phân lớn nhất là: 2n –1 Ví dụ có một số nhị phân 3 bit thì cóthể hiện thị 8 trạng thái khác nhau và biểu diễn số thập phân lớn nhất là: 23-1=7, bảngbên dưới:

của từng FF không tác động cùng lúc nên gọi là mạch đếm không đồng bộ Nếu CK tácđộng cùng lúc thì gọi là mạch đếm đồng bộ sẽ được khảo sát ở chương sau

Vì J, K của FF mắc lên “1” nên Q sẽ lật trạng thái khi có CK tác động

Và chỉ khi Q1 lật trạng thái từ “1” về “0” thì FF 2 mới tác động và Q2 mới lật trạngthái Nếu Q1 lật trạng thái từ “0” lên “1” thì FF2 không tác động Cứ như vậy, 4 bit của

4 Q sẽ hình thành mạch đếm lên từ 0 -> 15