kiến trúc mày tính nhóm 15

- Chế độ đồng bộ : Phát: 8251A bắt đầu phát dữ liệu ngay sau khi CPU nạp từ SYNC cho đến khi không còn tín hiệu để phát, thanh ghi đệm phát trống mà CPU không nạp ký tự kế tiếp thì 8251A

TR ƯỜ NG Đ I H C CÔNG NGH Ạ Ọ IỆP HÀ NỘI

KHOA CÔNG NGHỆ THÔNG TIN

- -ĐỀ TÀI:NGHIÊN CỨU TÌM HIỂU VI MẠCH TRUYỀN TIN NỐI

TIẾP USART 8251A

GIÁO VIÊN:NGUYỄN THANH HẢI NHÓM THỰC HIỆN:NHÓM 15 SINH VIÊN THỰC HIỆN: CÁP TRỌNG HIỆP ĐOÀN ĐỨC TRUNG ĐOÀN ĐỨC KHẢI ĐOÀN TIẾN DŨNG

Nội dung và yêu cầu: Trình bày được đặc điểm, chức năng tổng

quát của USART 8251A, sơ đồ chân, chức năng các chân, sơ đồ

khối, chức năng các khối, các thanh ghi của 8251A để thấy

được nguyên lý làm việc của nó

Ӏ.Đặc điểm USART-8251 (Universal Synchronous/Asynchronous Receiver Transmitter)

USART-8251 là một mạch giao diện vào/ra khả lập trình của hãng

Intel Các tính năng chủ yếu của mạch bao gồm:

Hoạt động ở một trong hai chế độ đồng bộ hoặc không đồng bộ

- Chế độ đồng bộ :

Phát: 8251A bắt đầu phát dữ liệu ngay sau khi CPU nạp từ SYNC cho đến khi không còn tín hiệu để phát, thanh ghi đệm phát trống mà CPU không nạp ký tự kế tiếp thì 8251A tự động thêm từ SYNC vào và phát đi.

Thu: Khi sự đồng bộ được thực hiện từ bên trong, lệnh ENTER

HUNT phải được lập trình trong từ lệnh đầu tiên, việc này khiến

8251A dò từ SYNC trong dòng dữ liệu đến, sau khi dò ra USART

chấm dứt chế độ HUNT và máy thu trong tình trạng đồng bộ hóa,

chân SYNDET lên cao để báo cho μP biết.

Hoạt động đồng bộ với mã 5 – 8 bits, ký tự đồng bộ nội bộ hoặc từ bên ngoài, có chế độ đồng bộ tự động.

• - Chế độ không đồng bộ:

• Ở chế độ truyền bất đồng bộ máy thu dò và ngưng hoạt động tự

động mà không cần sự điều khiển của CPU Kết thúc một cuộc liên lạc, TxD line luôn trở về trạng thái nghỉ.Trạng thái logic của bit D0 (Tx Enable) cho phép máy truyền xong các ký tự đã nạp vào thanh ghi mặc dù có lệnh dừng.

• Hoạt động không đồng bộ với mã 5 – 8 bits, hệ số xung nhịp 1, 16 hoặc 64 lần tốc độ Baud, tạo ký tự tạm dừng; với 1, 2 1 1 và 2 bits Stop, phát hiện lỗi bit Start và ký tự Break (tạm dừng).

• Tốc độ truyền cực đại trong chế độ đồng bộ là 64K baud, trong chế

độ cận đồng bộ là 19,2 K baud.

• Hoạt động truyền nhận dữ liệu song công, với hai bộ đệm truyền và nhận riêng biệt.

• Phát hiện các lỗi truyền như : chẵn lẻ, sai khung, overrun

• Hoạt động tương thích với các vi xử lý họ Intel

• Tất cả các tín hiệu vào ra tương thích logic TTL

ӀӀ Chức năng tổng quát của USART 8251

✜Cấu hình chức năng của mạch USART-8251 rất uyển chuyển nhờ được thiết lập bằng phần mềm Trong môi trường trao đổi dữ liệu, giao diện nối tiếp thực hiện việc biến đổi dữ liệu song song của hệ thống thành dạng dữ liệu nối tiếp để gửi đi và biến dạng dữ liệu nối tiếp thu nhận được thành

dữ liệu song song để CPU đọc vào Tất nhiên, khi thực hiện công việc biến đổi, USART-8251 sẽ tự động bỏ đi hoặc thêm vào các bit hoặc ký tự đồng nhất chức năng trong kỹ thuật thu phát thông tin Chính nhờ vậy, giao diện giữa CPU và USART-8251 là hoàn toàn minh bạch, chỉ đơn

thuần là gửi đi hay nhận về một byte dữ liệu.

✜Truyền nối tiếp với dữ liệu được chuyển thành từng bit, sử dụng một dây dẫn duy nhất để truyền dữ liệu., cách truyền nối tiếp thường được sử dụng khi khoảng cách truyền khá xa, do chỉ phải sử dụng một dây dẫn và một bộ nhập xuất dữ liệu

✜Dạng biểu diễn song song sử dụng các dây dẫn riêng rẽ đối với từng bit truyền.

Ví dụ: Nếu một hệ số sử dụng các số 8-bit thì cần 8 dây song song Chi phí sẽ tốn kém hơn, nhưng bù lại toàn bộ 8 bit sẽ được truyền trong một xung đồng hồ, tốc độ là cực nhanh Cách chuyền song song thường được truyền trên một khoảng cách ngắn ví dụ các thiết bị trong cùng một phòng như từ máy tính sang máy in.

ӀӀӀ S đ n i chân c a USART 8521 ơ ồ ố ủ

* USART 8251A được chế tạo bằng kỹ thuật NMOS và có 28

chân, tốc độ truyền dữ liệu lên tới 64 Kpbs Khác với 6402, ở

8251A tất cả dữ liệu đến và từ P đều đi qua Bus dữ liệu (Data

Bus) nối với các chân D7 - D0.

1 28

2 27

3 26

4 25

5 24

6 23

7 22

8 21

9 20

10 19

11 18

12 17

13 16

14 15

D2 D3 RxD GND D4 D5 D6 D7 TxC WR CS CD RD RxRDY

D1 D0 Vcc RxC DTR RTS

RESET LCK TxD TxEMPTY CTS SYNDET/BD TxRDY DSR

1.Chức năng các chân

a Nhóm tín hiệu ghép nối với vi xử lý gồm:

- CS (chân 11) nối với bộ giải mã địa chỉ (A1 - An) để chọn hai thanh ghi (A0 điều khiển trạng thái, A0 = 0 đệm số liệu)

- C/D (chân 12) nối với đường dây địa chỉ A0 để chọn một trong hai cặp thanh ghi trên

- WR (chân 10) nối với đường dây WR của vi xử lý

- RD (chân13) nối với đường dây RD của vi xử lý

- CLK (chân 20) nối với đường dây CLK của vi xử lý

Reset (chân 21) nối với đường dây Reset của vi xử lý

- D0 - D7 (chân 27, 28, 1, 2, 5, 6, 7, 8) nối với các đường dây số liệu D0-D7 của vi xử

lý

b Nhóm tín hiệu ghép nối với Modem:

- DTR (chân 24), RTS (chân 23)

- DSR (chân22), CTS (chân 17)

c Nhóm tín hiệu ghép nối với đường dây truyền - nhận và khối ghép nối:

- TxEMPTY (chân 18) thanh ghi đệm truyền rỗng.

- TxD (chân 19) cho số liệu truyền

- RxD (chân 3) cho số liệu nhận

- TxRDY (chân 15) báo số liệu truyền sẵn sàng

- RxRDY (chân 14) báo số liệu nhận sẵn sàng.

IV S đ kh i ơ ồ ố

g i ở CTS : Clear To Send - Xóa g i ở TxD : Transmit Data - S li u ố ệ truy n ề

RxD : Receiver Data - S li u ố ệ

nh n ậ TxRDY : Transmit Ready - S n ẵ sàng truy n ề

RxRDY : Receiver Ready - S n ẵ sàng nh n ậ

TxEMTY : Transmit Register Emty - Thanh ghi truy n r ng ề ỗ Syn/BRK : Synch / Break Detect - Đ ng b /phát hi n đ c ồ ộ ệ ứ

đo n tin ạ

1.Chức năng các khối:

- Bộ đệm dữ liệu.

Là bộ đệm 3 trạng thái hai chiều với độ rộng 8 bits dùng làm giao diện giữa CPU và mạch 8251 Dữ liệu được gửi đi hay nhận về qua bộ đệm khi thực hiện lệnh INPut hay lệnh OUTput trong CPU Các từ lệnh (Command Word), từ điều khiển (Control Word) hay thông tin trạng thái cũng được chuyển qua thanh đệm dữ liệu Thanh ghi trạng thái lệnh (Command Status Register), thanh ghi dữ liệu ra (Data Out Register) và thanh ghi dữ liệu vào (Data In Register) là những thanh ghi độc lập và cùng được kết nối BUS dữ liệu của hệ thống thông qua đệm dữ liệu

- Khối điều khiển modem (Modem Control) : Vi mạch 8251 có

một tập tín hiệu vào/ra có thể sử dụng để đơn giản hoá việc phối ghép với các MODEM Các tín hiệu do khối chức năng điều khiển Modem tạo ra nhằm mục đích hoàn toàn tương thích với các tín

hiệu điều khiển trao đổi thông tin thông qua thiết bị Modem khi

cần thiết Đó là các tín hiệu DSR (Data Set Ready), DTR (Data

Terminal Ready), RTS (Request To Send), và CTS (Clear To Send)

- Bộ đệm truyền (Transmitter Buffer) : Đệm phát tiếp nhận dữ liệu

song song từ đệm dữ liệu, chuyển đổi thành chuỗi bits nối tiếp, chèn thêm các ký tự hoặc các bit thích hợp cần thiết trong kỹ thuật truyền tin và gửi chuỗi bits này ra đầu phát TxD theo sườn xuống của xung nhịp phát TxC Khối phát b t đ u công vi c ngay khi tín hi u ắ ầ ệ ệ

CTS = “0” và d ng l p t c v i tr ng thái đ c gi nguyên khi ừ ậ ứ ớ ạ ượ ữTxE là “0” hay CTS = “1”

- Bộ điều khiển truyền (Transmitter Control).

Khối điều khiển phát giám sát toàn bộ mọi hoạt động liên quan đến truyền dữ liệu nối tiếp Khối có nhiệm vụ chấp nhận và tạo ra tất cảc các tín hiệu tương ứng để thực hiện việc tuyền dữ liệu

- Bộ đệm nhận (Receiver Buffer).

Đệm thu thu nhận dữ liệu nối tiếp và chuyển đổi thành dữ liệu song song sau khi đã loại bỏ những ký tự hoặc bit tương ứng sử dụng trong kỹ thuật thu phát thông tin Tín hiệu thu được đưa qua chân RxD và được dịch chuyển vào thanh ghi đệm thu theo sườn lên của xung RxC

- Khối logic điều khiển đọc ghi : Khối này sẽ nhận các tín hiệu cung

cấp từ Bus điều khiển của hệ thống sẽ tạo ra các tín hiệu điều khiển cho toàn bộ hoạt động của 8251

- Bộ điều khiển nhận (Receiver Control).

Khối này có chức năng quản lý tất cả các hoạt động liên quan đến

bộ nhận, bao gồm các chức năng sau:

+ Ngăn chặn các lỗi nhận dữ liệu của 8251, như xác định mức thấp trên đường RxD là trạng thái không sử dụng (điều kiện ngắt) hay trạng thái dữ liệu thấp Trước khi bắt đầu nhận các kí tự nối tiếp, mức 1 phải có trên đường RxD ngay sau tín hiệu Reset Sau đó bộ nhận sẽ kiểm tra để phát hiện bit thấp (Start bit) để xác định trạng thái bắt đầu nhận dữ liệu Chức năng này chỉ hoạt động trong chế độ cận đồng bộ và chỉ thực hiện một lần sau mỗi lần Reset

+ Ngăn chặn sai Start bit do xung nhiễu tức thời, bộ điều khiển nhận sẽ lấy mẫu start bit ở cạnh xuống và xác nhận lại nó một lần nữa trong khoảng giữa bit

+ Phát hiện lỗi chẵn lẻ của dữ liệu nhận được và thiết lập bit thông báo lỗi tương ứng trong thanh ghi trạng thái

+ Trong chế độ cận đồng bộ sẽ phát hiện lỗi sai khung khi không tìm thấy bit stop sau byte dữ liệu vừa nhận được

V Các thanh ghi của chip 8251A :

1 Các thanh ghi điều khiển: dùng để nhận và thực hiện các lệnh từ

CPU ( gồm 4 thanh điều khiển )

a Thanh ghi điều khiển đường dây (Line Control Register) :

Thanh ghi này được dùng để SET các thông số liên lạc Mỗi bit của thanh ghi này có ý nghĩa và được mô tả như sau:

b Thanh ghi đi u khi n modem: (Modem ề ể

Control Register)

Thanh ghi này đi u khi n nh ng tín hi u b t tay ề ể ữ ệ ắ

g i ra ngoài t UART M i bit c a thanh ghi này ở ừ ỗ ủ

đ c mô t nh sau : ượ ả ư

c Thanh ghi cho phép ng t : (Interrupt Enable ắ Register )

khi n ng t tác đ ng lên "chip ng t" b ng ngõ ể ắ ộ ắ ằ

ra INTRPT Khi RESET các bit t 0 đ n 3 c a ừ ế ủ

thanh ghi này, ta có th b ki u ng t h th ng ể ỏ ể ắ ệ ố

c a nó Khi SET các bit t 0 đ n 3, ta ch n ki u ủ ừ ế ọ ể

0 1 2 3 4 5 6 7

Cho phép ngắt để thu dữ liệu Cho phép ngắt báo vùng đệm phát rỗng Cho phép ngắt báo trạng thái đường dây Cho phép ngắt báo trạng thái Modem Bằng 0

Bằng 0 Bằng 0 Bằng 0

d Thanh ghi ch t s chia BAUD_RATE: ố ố

BAUD_RATE đ c cài đ t ph th c vào 2 thanh ghi ượ ặ ụ ộ

mà con s c a chúng ph i đ c chia b i xung nh p ố ủ ả ượ ở ị

1.8432 MHz K t qu cho ra t n s b ng 16 l n BAUD_ ế ả ầ ố ằ ầRATE Hai thanh ghi này mang 2 byte: 1 byte ch t s ố ốchia có nghĩa th p nh t (LSB), và 1 byte ch t s chia có ấ ấ ố ốnghĩa cao nh t (MSB) Nh ng s chia này dùng đ t o ấ ữ ố ể ạ

ra nh ng t c đ theo BAUD_RATE khác nhau.ữ ố ộ

50 100 300 1200 2400 4800 9600

2304 1152 384 96 48 24 12

900 480 180 60 30 18 0C

9 4 1 0 0 0 0

00 80 80 60 30 18 0C

2 Các thanh ghi trạng thái: dùng để thông báo cho CPU biết về trạng

thái của USART hay USART đang làm gì(gồm 3 thanh ghi trạng thái)

a Thanh ghi trạng thái đường dây(Line Status Register): thanh ghi

này t ng trình đ n CPU nh ng thông tin tr ng thái v s ườ ế ữ ạ ề ự

chuy n bi n d li u.ể ế ữ ệ

b Thanh ghi trạng thái Modem: (Modem Control Register):Thanh

ghi này cho những thông tin về trạng thái của những đường bắt tay

c Thanh ghi đặc tính ngắt: (Interrupt Identification Register):Thanh

ghi này cung cấp thông tin về trạng thái hiện hành của những ngắt được phát đi

3 Các thanh ghi đệm: (gồm 2 thanh

ghi)

a Thanh ghi đệm thu:

Thanh ghi này lưu giữ ký tự sau cùng vừa mới nhận được Mỗi lần nó được đọc, thanh ghi trạng thái đường dây sẽ chỉ thị vùng đệm thu rỗng cho tới khi nhận được một ký tự khác Nếu ký tự thứ hai nhận được trước ký tự thứ nhất đọc xong, mỗi lỗi tràn sẽ được thông báo

b Thanh ghi lưu giữ phần phát:

Thanh ghi lưu giữ phần phát lưu lại ký tự kế tiếp để chuẩn bị phát đi Ký tự được đặt vào bằng chương trình của người viết Thanh ghi trạng thái đường dây

sẽ thông báo khi một ký tự vừa được phát đi.

Địa chỉ Thanh ghi được chọn

XF8 XF8 XF8 XF9 XF9 XFA XFB XFC XFD XFE

Thanh ghi đệm phát Thanh ghi đệm thu Thanh ghi chốt số chia LSB Thanh ghichốt số chia MSB Thanh ghi cho phép ngắt Thanh ghi đặc tính ngắt Thanh ghi điều khiển đường dây Thanh ghi điều khiển modem Thanh ghi trạng thái đường dây Thanh ghi trạng thái modem

VI.Vận hành và nguyên lý làm việc của USART

 Ghi ký tự cần phát vào thanh ghi đệm phát.

USART tự đông thêm các bit start, stop, kiểm tra chắn lẻ Ký tự được phát đi nối tiếp

Trên đường TxD với bit LSB được phát trước, các bit được dời ra ngoài mỗi khi có canh xuống của xung đồng hồ TxC với vận tốc bằng 1, 1/16, 1/64 tần số xung đồng hồ.

-Thu một ký tự

Để thu1 ký tự đông thời kiểm tra lỗi của ký tự này, cần phải thực hiện các bước sau:

 Đợi cho đến khi chân RxRDY lên các hoặc cho đến khi bit RxRDY trong thanh ghi trang thái là

 Đọc trạng thái lỗi từ thanh ghi trạng thái.

 Đọc ký tự từ thanh ghi đệm thu.

 Reset trạng thái lỗi bằng cách ghi bit ER=1 (D4) trong thanh ghi command.