Mạch điện tử - Chương 6.2

.Mạch điện tử cơ bản là giáo trình được biên soạn theo đề cương do Sở Giáo dục và Đào tạo thành phố Hà Nội xây dựng và thông qua. Đây là giáo trình dành cho chuyên ngành đào tạo hệ kỹ thuật v

6.6 Giải tích tín hiệu nhỏ

6.6.1 Mạch tương đương tín hiệu nhỏ:

Mạch tương đương tìn hiệu nhỏ (tần số dải giữa):

ƒ Điện trở gate-source:

hi = rgs = → ∞

∂

∂

Q G

GS

i

ƒ Hệ số khuếch đại áp ngược: hr ≈ 0

ƒ Độ xuyên dẫn (transconductance):

Q GS

DS

v

i

∂

Từ công thức:

2 2

1 ]

⎠

⎞

⎜

⎜

⎝

⎛ +

=

−

=

po

GS po

TN GS

n DS

V

v I

V v

k i

⇒ gm = 2 k n I DSQ

ƒ Điện trở drain-source:

Q DS

DS

i

v

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

∂

∂

Lý thuyết: rds → ∞

Thực tế: rds ≈ 20 – 500 KΩ; rds ∼ 1/IDQ

ƒ Hệ số khuếch đại:

Q GS

DS

v

v

∂

∂

−

=

µ = gmrds

6.6.2 Mạch khuếch đại áp cực nguồn chung (CS):

Mạch CS:

Mạch tương đương tín hiệu nhỏ:

Trở kháng vào nhìn từ nguồn: Zi = R3 + (R1 // R2)

Trở kháng ra nhìn từ tải: Zo = Rd // rds

Hệ số khuếch đại áp:

i i

i o

L m i

L v

r Z

Z Z

R g v

v A

+

−

=

Ví dụ: Xác định Av, Zi, Zo của mạch KĐ dùng MOSFET sau:

Mạch tương đương tín hiệu nhỏ:

Tại D:

L ds

ds gs

m f

ds gs

R r

v v

g R

v v i

//

+

=

−

=

Với vgs = vi ⇒ 1 ( // )

//

1 )

/ 1 (

1

L ds m f

L ds f m

i

ds

R R

r R g

v

v

⎠

⎞

⎜

⎜

⎝

⎛

+

−

−

=

=

−

= - 12

Zi =

v

f f

ds i

i i

A

R R

v v

v i

v

−

=

−

=

1 /

)

v o

ds

r R i

v

i

//

0

=

=

= 13 KΩ

6.6.3 Mạch theo nguồn (Source follower – CD):

Mạch CD:

DCLL: VDD = vDS + iDS (Rs1 + Rs2)

Điện áp phân cực: VGSQ = - IDSQ Rs1

Thông thường, để Q nằm giữa DCLL: vDS ≈ (VDD / 2) >> VGSQ ⇒ Rs1 << Rs2

Mạch tương đương tín hiệu nhỏ: (Giả sử bỏ qua R1 rất lớn)

ƒ Trở kháng ngõ ra (nhìn từ Rs):

0

=

=

i

v o

s o

i

v Z

Ngõ ra: vs = µvgs + iords

Do vi = 0 → vgs = - vs

⇒ vs = - µvs + iords

⇒ Zo =

1 +

µds

r

≈

m

g1 (Giả sử µ >> 1)

ƒ Độ lợi áp hở mạch (không có Rs):

g

s R

v

v

v A

s

=

∞

→ '

Ngõ ra: vs = µvgs = µ (vg – vs)

⇒

1

'

+

=

µ

µ

v

A ≈ 1 (Giả sử µ >> 1)

ƒ Trở kháng ngõ vào:

i

g i

i

v

Z = Để xác định Zi, sử dụng nguồn tương đương Thevenin ngõ ra:

⇒

s m

s m s

m

s v g

s i

s v

R g

R g R

g

R A v

v v

v A

+

× +

= +

=

=

=

1 1 /

1

'

µ µ

Với giả sử R1 >> Rs2: iiR1 = vg – va ≈ vg - s

s s

R R

R

1 2

2

s s

R R

R

1 2

2 +

⇒

i

g i

i

v

Z = ≈

2 1

2 1

1

1

s s

s

R R

R R

+

× +

−

µ

µ ≈ (µ + 1)R1 (Giả sử Rs2 >> Rs1)

ƒ Nhận xét: Giống như mạch Emitter Follower (BJT): Zi lớn; Zo nhỏ; Av ≈ 1

6.6.4 Phản ánh trở kháng:

ƒ Xét mạch sau:

Mạch tương đương tin hiệu nhỏ:

⇒

d ds s

gs ds

R r

R

v v v

i

+ +

− +

trong đó: vgs = v1 – v2 – ids Rs

⇒

d ds s

ds

R r

R

v v

v i

+ + +

+

− +

=

) 1 (

) 1

3 1

µ

µ

µ ⇒ Mạch tương đương khi phản ánh vào cực D:

Viết lại:

) 1 /(

) 1 /(

) 1 /(

) 1

1

+ +

+ +

− + +

+

=

µ µ

µ µ

µ

d ds

s

ds

R r

R

v v

v

ƒ Các bước thực hiện phản ánh trở kháng:

1) Tương đương đoạn DS của FET bằng điện trở rds nối tiếp nguồn áp (µv1) [cực dương ở S] Xem đoạn mạch này gắn liền với phần mạch cực D

2) Phản ánh vào D:

Giữ nguyên phần mạch cực D và đoạn tương đương DS Phần mạch cực S × (µ + 1)

3) Phản ánh vào S:

Giữ nguyên phần mạch cực S Phần mạch cực D và đoạn tương đương DS : (µ + 1)

ƒ Ví dụ: Phân tích lại mạch CD bằng cách phản ánh trở kháng vào phần mạch cực S Mạch tương đương:

Phân tích mạch: KVL, KCL

6.6.5 Mạch tách pha (phase-splitting circuit):

Tín hiệu nhỏ: ids =

s

o d

o

R

v R

v 1 2

=

d

s

R

R

v = −

Nếu Rs = Rd ⇒ vo2 = - vo1 : Mạch tách pha

Để xác định Av1, Av2, Zo1, Zo2: Sử dụng pp phản ánh trở kháng với v2 = v3 = 0

⇒

d ds s

d i

o v

R r

R

R v

v A

+ + +

−

=

=

) 1 (

1

µ

d ds s

s i

o v

R r

R

R v

v A

+ + +

−

=

=

) 1 (

2

µ

Z o1 = R d //[r ds +(µ +1)R s]

1 1

//[

2 = s µds+ + µ +d

o

R r

R Z

6.6.6 Mạch khuếch đại cực cổng chung (CG):

Mạch CG:

ƒ Trở kháng ngõ vào:

Phản ánh vào mạch cực S:

⇒ Zi = Rsg =

1 +

+

µ d

r

ƒ Trở kháng ngõ ra:

Phản ánh vào mạch cực D:

⇒ Zo = rds + (µ + 1)ri

Hệ số khuếch đại:

i ds

d

d i

d v

r r

R

R v

v A

) 1 (

) 1 (

+ + +

+

=

=

µ µ

6.7 Mở rộng

6.7.1 FET kênh p:

ƒ p-channel JFET

Cấu tạo:

Đặc tuyến VA:

ƒ p-channel MOSFET

Cấu tạo:

Đặc tuyến VA:

Nhận xét: p-channel FET (iSD, vSD, vSG) tương tự n-channel FET (iDS, vDS, vGS)

6.7.2 Depletion-mode MOSFET:

ƒ So sánh:

Khi vGS = 0: Enhancement-mode: Không có kênh dẫn giữa D và S Depletion-mode: Có kênh dẫn giữa D và S

⇒ Enhancement-mode: VTN > 0: Điện áp ngưỡng hình thành kênh dẫn

Depletion-mode: VTN < 0: Điện áp ngưỡng tắt kênh dẫn

ƒ Đặc tuyến: