Đề cương môn điện tử số phần 1

Không ñổi trạng thái giữ nguyên trạng thái trước ñó d... Không ñổi trạng thái giữ nguyên trạng thái trước ñó d... Không ñổi trạng thái giữ nguyên trạng thái trước ñó d.. Không ñổi trạng

Trang 1

Trường ĐH Công Nghiệp TP.HCM

Khoa Công nghệ Điện Tử

Bộ môn Điện Tử Công Nghiệp

ĐỀ CƯƠNG ÔN THI LIÊN THÔNG.

HỆ CAO ĐẲNG - ĐẠI HỌC MÔN CHUYÊN NGÀNH - ĐIỆN TỬ SỐ

PHẦN 2 Ngày cập nhật: 07/08/2008

7 Chuyển giá trị 233.625 sang số Hexa Decimal:

8 Chuyển giá trị 532.875 sang số Hexa Decimal:

Trang 2

20 Chuyển giá trị 10010011.01sang số Octal:

Trang 3

43 Với mọi phần tử x thuộc tập hợp B ={0,1}, tồn tại các hằng số 0 và 1 sao cho:

51 Đại số Boole là một cấu trúc ñại số ñược ñịnh nghĩa trên:

52 Trên tập hợp ñại số Boole, cổng AND có giá trị là 1 khi:

a Có ít nhất 1 ngõ vào bằng 1 b Tất cả các ngõ vào ñều bằng 1

53 Trên tập hợp ñại số Boole, cổng OR có giá trị là 1 khi:

c Có ít nhất 1 ngõ vào bằng 1 d Tất cả các ngõ vào ñều bằng 1

54 Trên tập hợp ñại số Boole, cổng NAND có giá trị là 1 khi:

a Có ít nhất 1 ngõ vào bằng 0 b Có ít nhất 1 ngõ vào bằng 1

55 Trên tập hợp ñại số Boole, cổng NOR có giá trị là 1 khi:

56 Biểu thức cổng XOR (EXOR) có 2 ngõ vào a, b:

Trang 4

61 Cho một ngõ vào x thuộc tập hợp ñại số Boole, phép toán (x.x) có giá trị là:

Trang 5

76 Cho x, y, z là 3 ngõ vào thuộc tập hợp ñại số Boole, phép toán (x + y.z) có giá trị bằng:

77 Giá trị của phép toán ñại số Boole ( x + x.y) bằng:

a Dạng tích của các tổng chuẩn làm cho hàm F = 1

b Dạng tổng của các tích chuẩn làm cho hàm F = 1

c Dạng tổng của các tích chuẩn làm cho hàm F = 0

d Dạng tích của các tổng chuẩn làm cho hàm F = 0

83 Dạng chuẩn 2 là:

a Dạng tổng của các tích chuẩn làm cho hàm F = 1

b Dạng tích của các tổng chuẩn làm cho hàm F = 1

c Dạng tích của các tổng chuẩn làm cho hàm F = 0

d Dạng tổng của các tích chuẩn làm cho hàm F = 0

84 Mỗi ô của bìa Karnaugh sẽ biểu diễn cho 1 tổ hợp của các biến Hai ô ñược gọi là kề cận nhau khi:

c 2 ô cùng nằm trên hàng ngang d 2 ô cùng nằm trên hàng dọc

85 Trên bìa Karnaugh n biến, số ô kề cận nhau tối ña mà ta có thể liên kết là:

88 Số bát phân tương ñương của số nhị phân 100010.11 (B) là:

Trang 6

93 Hàm g = f (x,y,z) ñược thực hiện bằng mạch

giải mã nhị phân như hình bên, trong ñó E là

ngõ vào cho phép (enable input), C÷A là 3

ngõ vào ñiều khiển (select inputs) với A là

a Nối tiếp, ñếm lên có hệ số ñếm (modulo) là 8

b Nối tiếp, ñếm xuống có hệ số ñếm (modulo) là 8

c Song song, ñếm lên có hệ số ñếm (modulo) là 8

d Song song, ñếm xuống có hệ số ñếm (modulo) là 8

96 Để hiệu chỉnh kết quả thu ñược về số BCD trong trường hợp cộng 2 số BCD, ta cộng thêm:

97 Số bù 2 của số nhị phân 1010 là:

98 Cho sơ ñồ mạch logic như hình sau:

Biểu thức ñại số của Y là:

Khi PR = 1 ; CLR = 1 , T = 0, thì trạng thái ngõ ra là:

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

c Không ñổi trạng thái (giữ nguyên trạng thái trước ñó)

d Đổi trạng thái (ñảo trạng thái trước ñó)

Y B

A

DECODER 3-8 A

B C

E

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

z y x

Trang 7

102 Trên tập hợp ñại số Boole, giá trị ngõ ra cổng XOR(EXOR) có 2 ngõ vào a, b là 1 khi:

a a = 0, b tùy ý b a = 1, b tùy ý c a = b d a ≠ b

103 Số ngõ vào_ngõ ra của một hệ tổ hợp có ngõ vào là mã BCD (4 bit), ngõ ra là giá trị

dư của giá trị ngõ vào chia cho 3 là:

cực mức thấp thì sử dụng với loại LED 7 ñoạn:

c.Cả hai loại A chung và K chung d.Cả ba câu ñều ñúng

107 Để thiết kế bộ ñếm n bit thì cần ít nhất:

a (n -1) flip flop b n flip flop c (n +1) flip flop d 2n flip flop

a Y = A B + A B b Y = A.B + A B

B

A

Y

A A>B A=B

B A<B

Y1

Y3 Y2

J CLK K Q Q

Hình 4.6

Trang 8

112 Cho JK-FF như hình 4.6 Khi PR = 1 ; CLR = 1 ; J = 0; K = 0, thì trạng thái ngõ ra là:

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

113 Cho JK-FF như hình 4.6 Khi PR = 1 ; CLR = 1 ; J = 0; K = 1,

thì trạng thái ngõ ra là:

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

J CLK K Q Q

74109

Hình 5.1

J CLK K Q Q

Hình 4.6

Trang 9

120 Cho mạch như hình 5.1 Khi S = R = 1, J = 0 thì trạng thái ngõ ra là:

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

121 Cho mạch như hình 5.1 Khi S = 0, R = 1, J = 1 thì trạng thái ngõ ra là:

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

122 Cho mạch như hình 5.2 Khi S = 1, R = 0, D = 1 thì trạng thái ngõ

ra là:

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

123 Cho mạch như hình 5.2 Khi S = 1, R = 1, D = 1 thì trạng thái ngõ ra là:

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

124 Cho mạch như hình 5.2 Khi S = 1, R = 1, D = 0 thì trạng thái ngõ ra là:

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

Nếu tín hiệu ñưa vào A là xung vuông

có tần số 1 Hz thì ngõ ra Y :

a Ở mức cao

b Ở mức thấp

c có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A

d có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

a 4.75V ñến 5.25V b 4.5V ñến 5.5V

a Ngõ ra của flip flop trước làm xung clock (CK) cho flip flop kế tiếp

b Xung ñếm chỉ ñến flip flop ñầu tiên

c Xung ñếm ñược ñưa dến ngõ vào xung clock (CK) của tất cả các flip flop

d Cả ba câu a, b, c ñều sai

0

y

S D CP R Q _

Hình 5.2

Trang 10

128 Cho D-FF như hình sau:

Khi PR = 1 ; CLR = 1 , D = 1,

nếu CK ñược kích bằng cạnh xuống thì trạng thái ngõ ra là:

a Q = 0 ; Q = 1

b Q = 1 ; Q = 0

a chỉ có ngõ vào có ñộ ưu tiên cao hơn mới cho tác ñộng tại ngõ ra

b chỉ có ngõ vào có ñộ ưu tiên thấp hơn mới cho tác ñộng tại ngõ ra

c chỉ có ngõ ra có ñộ ưu tiên cao hơn mới tác ñộng tương ứng với ngõ vào

d chỉ có ngõ ra có ñộ ưu tiên thấp hơn mới tác ñộng tương ứng với ngõ vào

132 Với mọi phần tử x thuộc tập hợp B ={0,1}, ta có:

133 Khi cộng 2 số nhị phân có cùng chiều dài n bit, ta ghép liên tiếp:

Trang 11

141 Số thập phân tương ñương của số nhị phân có mã quá ba 01100100 là:

b Đổi bít 0 thành 1 một thành 0 của số bù 1 d Bù của số bù 1

144 Với mọi phần tử x thuộc tập hợp B ={0,1}, ta có:

145 Với mọi phần tử x, y và z thuộc tập hợp B ={0,1}, ta có:

a x+ y+z = x.y.z c x+ y+z = x + y + z

b x+ y+z = x y z d x+ y+z = x + y + z

a Y = A B + A B b Y = A.B + A B

có tần số 1 Hz thì ngõ ra Y :

a Ở mức cao

b có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A

c Ở mức thấp

d có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

154 Trên tập hợp ñại số Boole, cổng AND có giá trị là 1 khi:

a Có ít nhất 1 ngõ vào bằng 1 b Tất cả các ngõ vào ñều bằng 1

Y B

A

Y B

Trang 12

155 Trên tập hợp ñại số Boole, giá trị ngõ ra cổng XNOR (EXNOR) có 2 ngõ vào a, b là

a (n -1) flip flop b n flip flop c (n +1) flip flop d 2n flip flop

Q2

J

CK K Q

a Ngõ ra của flip flop trước làm xung clock (CK) cho flip flop kế tiếp

b Xung ñếm chỉ ñến flip flop ñầu tiên

c Ngõ ra Q của flip flop ñầu tiên là bit có trọng số nhỏ nhất (LSB) của trạng thái bộ ñếm

d Tất cả ñều ñúng

Trang 13

162 Cho T-FF như hình sau:

Khi PR = 0 ; CLR = 1 thì trạng thái ngõ ra là:

a Q = 0 ; Q = 0 ` b Q = 0 ; Q = 1

c Q = 1 ; Q = 0 d Q = 1 ; Q = 1

Ngõ vào xung clock (CK) tác ñộng bằng:

Khi PR = 1 ; CLR = 1 , D = 0, nếu CLK ñược kích

bằng cạnh xuống thì trạng thái ngõ ra là:

a Q = 0 ; Q = 0

b Q = 1 ; Q = 1

c Schottky TTL d Low-power Schottky TTL

169 Ngõ ra của hệ tổ hợp phụ thuộc vào trạng thái của các ngõ vào theo quy luật:

loại LED 7 ñoạn:

c Cả hai loại Anode chung và Cathode chung d.Tất cả ñều ñúng

a.Số ngõ vào dữ liệu luôn là 1

b Số ngõ vào ñiều khiển bằng 2n, với n là số ngõ ra

Q

R

Q S

Q

J CLK K

Trang 14

S

A B

C

S

A B

S

C

A B

Trong ñó D÷A là 4 ngõ vào dữ liệu với A là LSB, a÷g là 7 ngõ ra Khi DCBA = 0010 thì trạng thái ngõ ra là:

175 Hàm g = f (x,y,z) ñược thực hiện bằng mạch giải mã nhị phân như hình sau:

Trong ñó E là ngõ vào cho phép (enable input), C÷A là 3 ngõ vào ñiều khiển (select inputs) với

A là LSB, Y0÷ Y7 là các ngõ ra (data outputs ) Biểu thức ñại số logic của hàm g=f (x,y,z) là :

a g = f(x,y,z) = x y z + x y z + x y z + xy z

b g = f(x,y,z) = x y z + x yz + x y z + xyz

c g = f(x,y,z) = xy z + x y z + x y z + x y z

d g = f(x,y,z) = xyz + x y z + x yz + x y z

Trong ñó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào ñiều

khiển (select inputs) với A là LSB, Yo÷ Y3 là các ngõ ra (data outputS )

Nếu G=0; BA = 10 thì trạng thái của các ngõ ra là :

a Y3Y2Y1YO = 1011 b Y3Y2Y1YO = 1101

c Y3Y2Y1YO = 0100 d Y3Y2Y1YO = 0010

Trong ñó Z là kênh tín hiệu vào (data input), Yo÷Y7 là 8 kênh tín hiệu ra

(data outputs ), C÷A là 3 ngõ vào ñiều khiển (select inputs) với A là LSB,

E là ngõ vào cho phép (enable input) Để Z kết nối với Y3 phải ñiều khiển

như sau:

F

+V

V1 5V

U5D

U5C

U5B 74LS138

A2 A0 E3 E1

Q7 Q5 Q3 Q1

U8 74LS138

c b d e f

dp

a g

a c d f g

7x270

Vcc

A C a c d f g

DECODER 3-8

A C

E

Y0 Y2

Y4 Y6

z x

g=f(x,y,z)

DECODER 2-4 A

B G

Y0 Y1 Y2 Y3 DEMUX 1-8 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E

A B C Z

Trang 15

a E = 0 ; CBA =110

b E = 0 ; CBA =011

c E = 1 ; CBA =110

d E = 1 ; CBA = 011

178 Hàm g = f(x,y,z) ñược thực hiện bằng bộ hợp kênh 81 như hình sau:

Trong ñó Do÷D7 là 8 kênh tín hiệu vào (data inputs), CBA là 3 ngõ vào ñiều

khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ

ra (data output) Biểu thức ñại số logic của hàm g=f(x,y,z) là :

z

MUX 8-1 D0

D2 D4 D6 A C G Y

Trang 17

192 Hàm F ñược biểu diễn bằng bìa Karnaugh như hình, dạng rút gọn của hàm

Trang 18

198 Hàm F ñược biểu diễn bằng bìa Karnaugh như hình, dạng rút gọn của hàm

I7 I5 I3 I1

E S2 S0 Y YN

U2

Trang 19

F C A 74LS151

I7 I5 I3 I1

E S2 S0 Y YN

U2

U3A D

+V

F C A 74LS151 I7 I5 I3 I1

E S2 S0 Y YN U2

74LS04

F 74LS32

Q7 Q5 Q3 Q1

74LS138

C

A

U4A F

Trang 20

A B

F 74LS04

a

F B

A

d

F

B A

C

U24B

F B

74LS32

Trang 21

217 Tìm mạch số không tương ñương với các mạch số khác:

74LS266 74LS04

A B

F 74LS04

a

F

B A

b

F B

A

c

F

B A

d

F A

B

a

F B

A

b

F B

F

Trang 22

F B

A 74LS04

74LS266

74LS32

F U4B A

A0 E3 E1

Q7 Q5 Q3 Q1

74LS138

+V

F U4B A

A0 E3 E1

Q7 Q5 Q3 Q1

74LS138

+V

F U39A U22D

U38B

U35D

U35C U38A

C

U23F B

A

U35A U34D

Trang 23

U40A U38D

U24D U38C

F

D C B A

U42B

U42A A

B C D

F U38F

Trang 24

235 Hàm F ñược biểu diễn bằng bìa Karnaugh như hình trên, biểu diễn dạng ñại số của hàm F là:

Trang 25

241 Cho bảng chân trị sau

Trang 26

Trang 27

Trang 30

262 Cho hàm F(A,B,C,D) biểu diễn trên giản ñồ xung như sau

Dạng rút gọn của hàm F:

a F(A,B,C,D) = BD+AC+AD b F(A,B,C,D) = BD+AC +AD

c F(A,B,C,D) = BD+AC +AD d Tất cả ñều sai

Biểu thức của hàm F khi chỉ sử dụng cổng NAND:

Trang 31

c F(A,B,C,D) = AB.AD.BCD d Tất cả ñều sai

265 Cho hàm F với 4 biến vào Hàm có trị bằng 1 nếu số lượng biến vào có trị bằng 1 nhiều hơn hoặc bằng số lượng biến có trị bằng 0 Ngược lại, hàm có trị bằng 0

Các chân R và S của các Flip Flop nối mức 0 Đây là mạch:

Q1 Q0

S D CP R Q

Q

CK

S D CP R Q Q S

D CP R Q Q S

D CP R Q Q

Q3 Q2

Q1 Q0

S D CP R Q

Q

CK

S D CP R Q Q S

D CP R Q Q S

D CP R Q Q

Trang 32

Q3 Q2

Q1 Q0

CK

S J CP K R Q Q

74109

S J CP K R Q Q

74109

S J CP K R Q Q

74109

S J CP K R Q Q

74109

Q3 Q2

Q1 Q0

S D CP R Q

Q

CK

S D CP R Q Q S

D CP R Q Q S

D CP R Q Q

Q3 Q2

Q1 Q0

S D CP R Q

Q

CK

S D CP R Q Q S

D CP R Q Q S

D CP R Q Q

Trang 33

Các chân R của các Flip Flop nối mức 1 Đây là mạch:

Q1 Q0

CK

S J CP K R Q Q

74109

S J CP K R Q Q

74109

S J CP K R Q Q

74109

S J CP K R Q Q

74109

Q3 Q2

Q1 Q0

CP K R Q Q

74109

S J CP K R Q Q

74109

S J CP K R Q Q

74109

S J CP K R Q Q

74109

J CP K R Q _

74LS73

J CP K R Q _

74LS73

J CP K R Q _

74LS73 +V

CK

+V

J CP K R Q _

74LS73

J CP K R Q _

74LS73

J CP K R Q _

74LS73

J CP K R Q _

74LS73 +V

CK

+V

J CP K R Q _

74LS73

Trang 34

Các chân R và S của các Flip Flop nối mức 1 Để tần số xung thu ñược ở ngõ ra Q0 là 1.5 KHz thì xung CK phải có tần số:

Để thực hiện mạch ñếm lên, cần kết nối:

14 12 15

A C ENP ENT LOAD CLR

QA QC RCO

J CP K R Q _

74LS73

J CP K R Q _

74LS73

J CP K R Q _

74LS73 +V

CK

+V

J CP K R Q _

74LS73

Q3 Q2

Q1 Q0

CK

S D

CP R Q _

7474

S D

CP R Q _

7474

S D CP R Q Q

7474

S D CP R Q Q

7474

Q3 Q2

Q1 Q0

CK

S D

CP R Q Q

7474

S D

CP R Q Q

7474

S D

CP R Q Q

7474

S D

CP R Q Q

7474

Trang 35

281 Cho vi mạch ñếm nhị phân 4 bit ñồng bộ $74LS163

Để nhập dữ liệu (load data) vào mạch ñếm, cần kết nối:

a Chân 1, 9, 7, 10 nối mức 0 b Chân 9 nối mức 0; chân 1 nối mức 1

Khi chân 1 nối mức 0, mạch ñếm ở trạng thái:

Để tạo mạch ñếm lên, cần kết nối:

a Chân 5 cấp xung CK tác ñộng cạnh lên, chân 4, 14 nối mức 0, chân 11 nối mức 1

b Chân 5 cấp xung CK tác ñộng cạnh xuống, chân 14 nối mức 0, chân 4, 11 nối

mức 1

c Chân 5 cấp xung CK tác ñộng cạnh lên, chân 11 nối mức 0, chân 4, 14 nối mức 1

d Chân 5 cấp xung CK tác ñộng cạnh xuống, chân 4, 11 nối mức 0, chân 14 nối

mức 1

Để tạo mạch ñếm xuống, cần kết nối:

a Chân 4 cấp xung CK tác ñộng cạnh xuống, chân 5, 14 nối mức 0, chân 11 nối mức 1

b Chân 4 cấp xung CK tác ñộng cạnh lên, chân 14 nối mức 0, chân 5, 11 nối mức 1

c Chân 4 cấp xung CK tác ñộng cạnh xuống, chân 11 nối mức 0, chân 5, 14 nối mức 1

d Chân 4 cấp xung CK tác ñộng cạnh lên, chân 5, 11 nối mức 0, chân 14 nối mức 1

Chân 5 cấp xung CK tác ñộng cạnh lên, chân 14 nối mức 0, chân 4, 11 nối mức 1 Mạch ñếm ở trạng thái:

Chân 4 cấp xung CK tác ñộng cạnh lên, chân 14 nối mức 1, chân 4, 11 nối mức 0 Mạch ñếm ở trạng thái:

Kết nối xung CK vào chân 5 tác ñộng cạnh lên, chân 4, 11, 14 nối mức 0 Mạch ñếm ở trạng thái:

288 Thực hiện mạch tổ hợp chuyển ñổi mã nhị phân 4 bit sang mã hiển thị trên LED 7 ñoạn Cathode chung theo hình sau:

Biểu thức hàm boole cho ñoạn a:

a F(A,B,C,D) = ∑(0,2,3,5,6,7,8,9)+d(10,11,12,13,14,15)

Giá trị 0000 0010 0100 0110 1000 nhị phân: 0001 0011 0101 0111 1001

Hiển thị:

(Các giá trị khác là tuỳ ñịnh)

74LS193

15 1 10 9 5 4 11 14

3 2 7 12 13

A C UP DN LOAD CLR

QA QC CO

Định dạng
Số trang	39
Dung lượng	563,08 KB