Đề cương chi tiết môn học kỹ thuật số

Khái niệm tín hiệu số Trong Kỹ thuật số người ta chỉ sử dụng có hai trạng thái "0" và "1".Hai trạng thái này người ta gán tương ứng với giá trị của Điện áp "Thấp" và "Cao" Low and High

CHƯƠNG I: KHÁI NIỆM CƠ BẢN CỦA HỆ THỐNG THÔNG TIN SỐ

1.1 Khái niệm tín hiệu số

Trong Kỹ thuật số người ta chỉ sử dụng có hai trạng thái "0" và "1".Hai trạng thái này người ta gán tương ứng với giá trị của Điện áp "Thấp"

và "Cao" (Low and High) Và đó là các mức lôgíc cơ bản

Lôgíc được chia làm 2 loại :

Lôgíc dương

Lôgíc âm thì ngược lại

Trong chương trình này chúng ta chỉ xét đến Lôgíc dương với giátrị điện áp 0 - 5V hoặc 0 - 12V ứng với từng họ IC

nguồn cung cấp là +5V

Như vậy trạng thái trong mạch điện sẽ được xác định như sau:

Trạng thái "0" ứng với 0VTrạng thái "1" ứng với +Vcc

Và trạng thái của tín hiệu số có thể biểu diễn bằng giản đồ thời gian nhưsau:

Các giá trị 0 và 1 được dùng để biểu thị các giá trị trong hệ thống

số (Các hệ thống mã hoá)

1.3 Các khái niệm bit, byte, word

Bit (Binary digiT)là khái niệm chỉ 1 trạng thái lôgíc nào đó có thể là 0

hoặc 1

Ví dụ: ta có số 10011001 gồm có 8 bit

Tổ hợp của 8 bit người ta gọi là 1 Byte, 2 Byte tạo thành 1 từ

+ V c c

1 Đổi các số thập phân : 0; 5; 9; 21; 517; 1986; 2003; 5,1 sang:

2.Cho biết giá trị thập phân tương ứng của chuỗi số 10110110 ở các dạng

3 Đổi các số trong mã thừa 3 sau đây sang thập phân

1.5 Các hệ thống số đếm.

Hệ đếm thường dùng của chúng ta đó là hệ thập phân, bao gồm 10 chữ

số từ 0 đến 9 Trong Kỹ thuật số (kỹ thuật máy tính) không thể dùng cácchữ số đó được mà phải mã hoá ra các hệ thống số chỉ sử dụng cáctrạng thái 0 và 1 để biểu diễn

Nhịphân

Bátphân

Thập lụcphân

Ví dụ: Hãy biểu diễn số 2BC9 (Hệ thập lục phân) dưới dạng tổng các số thập phân và tính giá trị thập phân tương đương của số trên.

Giải:

2BC9 = 2.163 + 11.162 + 12.161 + 9.160

= 2.4096 + 11 256 + 12.16 + 9 = 11209 (Hệ thập phân)

4 Tính giá trị thập phân tương đương của các số thập lục phân sau đây:

F5; 1B2; ABC; 2A59; A,8; FF; FFF; FFFF

5 Hãy viết dãy số thập phân từ 21 48 dưới các dạng: Nhị phân, bát

phân và thập lục phân

6 Giá trị thập phân lớn nhất tương ứng với số nhị phân 8 bit là bao

nhiêu

Quy đổi giữa các hệ thống số:

a) Thập phân sang nhị phân

x 2

0 , 1 2 5 0 0 , 2 5 0 0 0

x 2

0 , 2 5 0 0 0 , 5 0 0 0 0

x 2

0 , 5 0 0 0 0 , 0 0 0 0 0

x 2

S è t r µ n

P h Ç n t h Ë p p h © n ( s a u d Ê u p h È y )

P h ¬ n g p h ¸ p n h © n 2

Bài tập:

1 Đổi các số thập phân: 16; 291; 300; 3001; 32767 sang

2 Đổi các số thập phân sau đây sang nhị phân (lấy 8 số lẻ)

3 Đổi các số thập phân: 0,49414; 0,53125; 0,40625; 8,95; 71,71 sang

4 Trong chương trình có một lệnh nhảy từ địa chỉ 25591 (hệ 10) đến địa chỉ 26002 (hệ 10) Hãy cho biết khoảng cách giữa hai địa chỉ này ( viết dưới dạng thập lục phân)

1 Đổi các số nhị phân sau đây sang bát phân:

1 Cho số thập lục phân có 5 ký số 2_FBC, phải điền vào vị trí bỏ trống

ký số nào để cho số này có giá trị thập phân tương đương là 176060?

2 Ký số thứ 8 của số nhị phân 8 ký số là bao nhiêu nếu số này có giá trịthập phân tương đương trong khoảng 0 127

3 Tăng đôi giá trị thập phân của số nhị phân 101101 Cho biết kết quả ởdạng nhị phân

4 Thêm số 0 vào phía sau của số thập lục phân F5 (= F50) Cho biết sốnày đã được tăng lên bao nhiêu lần

5 Trong một chương trình tại địa chỉ 70BF16 có lệnh nhảy đến ô nhớ

13710 Cho biết địa chỉ ô nhớ này dưới dạng thập lục phân?

6 Đổi số 0,8810 sang thập lục phân (lấy 3 số lẻ)

7 Đổi các số thập lục phân sau đây sang bát phân:

a) 1001 b) 1010 c) 1111 d) 11001 e) 11111111

11 Đổi các số thập lục phân sau đây sang mã Aiken:

g) FFFF

12 Có bao nhiêu ô nhớ trong bộ nhớ có địa chỉ cao nhất là FFFF và địa chỉ thấp nhất là 0

1.6 Cơ sở đại số lôgíc.

1.6.1 Biến Lôgíc và Hàm lôgíc

Các công thức ở trên là các biểu thức lôgíc, trong đó A, B, C, D là các biến lôgíc đầu vào F là biến lôgíc đầu ra, dấu gạch phía trên biến thể hiện hàm lôgíc đảo của biến đó

Sau khi xác đin được các biến đầu vào thì giá trị tại đầu ra F cũng được xác định Vậy ta gọi F là hàm số lôgíc của A, B, C, Và ta có thể

viết: F = F(A, B, C, )

Công thức và định lý 1 Quan hệ giữa các hằng số 0 0 = 1 + 1 =

0 1 = 1 + 0 =

1 1 = 0 + 0 =

0 = 1 =

2 Quan hệ giữa biến số và hằng số A 1 = A + 0 =

A 0 = A + 1 =

A A = A + A =

3 Các định lý Luật giao hoán: A B =

A + B =

Luật kết hợp: (A B) C =

(A + B) + C =

Luật phân phối: A (B + C) =

1.6.2 Các phương pháp biểu thị hàm lôgíc.

Gồm có 4 phương pháp: Bảng trạng thái, Biểu thức lôgíc, BảngKarnaugh, Sơ đồ lôgíc Yêu cầu không những cần nắm vững, mà cònphải chuyển đổi thành thạo từ phương pháp này sang phương phápkhác

1 Bảng trạng thái

- Phương pháp liệt kê thành bảng trạng thái.

Ví dụ: Có 1 bể nước như hình vẽ và được bơm nước tự động Vàtrong bể nước có 2 vị trí cảm biến A và B Ký hiệu máy bơm là F Hãylập bảng trạng thái cho hệ thống bơm nước tự động trên Với giả thiết:

- Đặc điểm bảng trạng thái.

A B

F

- Rõ ràng trực quan Sau khi biết các biến đầu vào thì có thể trabảng để xác định giá trị hàm đầu ra Bảng trạng thái này thể hiện chứcnăng của mạch Lôgíc.

- Để giải quyết một nhiệm vụ thực tế ở dạng vấn đề lôgíc thì bảngtrạng thái là tiện nhất Vậy trong quá trình thiết kế mạch việc đầu tiên làphải phân tích yêu cầu, lập ra bảng trạng thái

1.7.2 Biểu thức hàm số.

1.7.2.1 Dạng chuẩn tắc tuyển (Tổng các tích).

Chỉ chú ý tới những tổ hợp các biến làm cho hàm số bằng 1 trongbảng trạng thái thì viết ra

Ví d : Vi t bi u th c hàm s t b ng tr ng thái sau.ụ: Viết biểu thức hàm số từ bảng trạng thái sau ết biểu thức hàm số từ bảng trạng thái sau ểu thức hàm số từ bảng trạng thái sau ức hàm số từ bảng trạng thái sau ố từ bảng trạng thái sau ừ bảng trạng thái sau ảng trạng thái sau ạng thái sau

F = ABC + ABC + ABC + ABC

Kết quả này ta có thê kiểm tra bằng cách thay giá trị các biến vào

Bảng trạng thái toàn bộ số hạng nhỏ nhất của 3 biến số A, B, C

- Đều bao gồm tất cả các biến của hàm.

- Mỗi biến chỉ xuất hiện 1 lần

Các thừa số trên được gọi là thừa số lớn nhất

1.7.3.1 Bảng Karnaugh của biến lôgíc

a) Bảng Karnaugh 3 biến và 4 biến

b) Quy tắc vẽ bảng Karnaugh như sau:

D

AABDDBm

0DCCC

1.8 Các phương pháp tối thiểu hoá hàm lôgíc.

Việc thiết kế mạch trực tiếp từ sơ đồ mạch lôgic hàm số có được

từ bảng trạng thái thường là rất phức tạp Mục tiêu cuối cùng của chúng

ta là: Mạch điện đơn giản hơn, ít linh kiện hơn, tăng độ tin cậy, giảm giáthành

1.8.1 Phương pháp tối thiểu hoá bằng công thức

Dựa vào các công thức và địn lý trong đại số lôgíc để thực hiệnviệc tối thiểu hoá

Các ví dụ về tối thiểu hoá:

Hãy tối thiểu hoá hàm

a) F = ABC + ABC

b) F = A(BC + BC) + A(BC + BC)

c) F = AB + ABC(D + E)

1.8.2 Phương pháp tối thiểu hoá bằng bìa Karnaugh

1.8.2.1 Quy luật gộp (dán) các số hạng nhỏ nhất trên bìa Karnaugh.

Tất cả các số hạng nhỏ nhất kề nhau đều có thể gộp lại với nhau.Khi gộp thì có thể khử bỏ biến liên quan Cứ 2 số hạng nhỏ nhất gộp lạithì khử được 1 biến, cứ 4 số hạng nhỏ nhất gộp lại thì khử được 2 biến,

8 số hạng thì khử được 3 biến

- Có 2n số hạng gộp lại thì khử được n biến

- Các biến bị loại là các biến bị đảo trị giữa các ô gộp lại

Các ví dụ minh hoạ:

GV: Ths.Nguyễn Xuân Công 13

1.8.2.2 Sự tối thiểu hoá hàm lôgic ràng buộc

a) Khái niệm ràng buộc:

Ràng buộc là khái niệm quan trọng nói về mối quan hệ quy địnhlẫn nhau giữa các dạng trong 1 hàm lôgic Để hiểu được khái niệm thếnào là ràng buộc ta xét ví dụ sau

Ngày lễ Quốc tế Phụ nữ 8-3, một đơn vị tổ chức chiêu đãi phim,

vé đã chỉ phát cho Phụ nữ của đơn vị Hãy xét vấn đề lôgic đó

Giải: Căn cứ vào đó ta có thể liệt vấn đề lôgic có thể xảy ra

Thuộc đơn vị

hay không Nam hay nữ Có vé không Được vào rạpkhông Thuyết minh

Qua bảng trạng thái ta thấy rằng: Các biến A, B, C chỉ có thể nhận cácgiá trị là: và không thể lấy các giá trị còn lại.

Vì

Vậy giữa các biến A, B, C có một quan hệ ràng buộc nhất định,hay ta gọi chúng là một nhóm biến ràng buộc Hàm lôgic ràng buộc làhàm có các biến ràng buộc

Biểu thức thức lôgic được cấu trúc bằng tổng các số hạng ràng buộc được gọi là điều kiện ràng buộc

Vì số hạng ràng buộc luôn bằng 0 nên tổng các số hạng ràng buộccũng bằng 0, vậy điều kiện ràng buộc bằng 0

Trong bảng trạng thái người ta dùng dấu "x" để biểu thị

Trong biểu thức lôgic người ta dùng ký hiệu ể(1,3,5) = 0

b) Tối thiểu hoá hàm lôgic với điều kiện ràng buộc

Phương pháp dùng bìa Cácnô

PHẦN 2

CỔNG LÔGÍC - MẠCH ĐIỆN CỔNG CƠ BẢN 2.1 Cổng AND.

Ví dụ: Để an toàn trong cho người điều khiển khi mà cả 2 nút ấn A

và B được ấn đồng thời như trên hình vẽ Và đây được gọi là vấn đềlôgíc AND

AND 2 đầu vào

2.1.2 Chức năng mạch điện(Định nghĩa cổng AND)

Cổng AND là cổng lôgíc có n đầu vào biến và 1 đầu ra thực hiệnphép nhân lôgíc f(x1, xn) =

Ví dụ với cổng AND 2 đầu vào ta có

1 0

1 0

B

2.2.2 Chức năng mạch điện(Định nghĩa cổng OR)

Cổng OR là cổng lôgíc có n đầu vào biến và 1 đầu ra thực hiệnphép cộng lôgíc f(x1, xn) =

Ví dụ với cổng OR 2 đầu vào ta có

1 0

F N

2.3 Cổng NOT

Là mạch điện ở trạng thái bình thường thì đóng mạch khi ta tácdụng tín hiệu điều khiển thì ngắt mạch, khi không có tín hiệu tác dụngmạch lại đóng trở lại

2.3.1 Bảng trạng thái.

2.3.2 Chức năng mạch điện(Định nghĩa cổng NOT)

Cổng NOT là cổng lôgíc có 1 đầu vào biến và 1 đầu ra thực hiệnphép đảo lôgíc f(x) =

1 0

t

t

L A

F N

NAND 2 đầu vào

2.4.3 Chức năng mạch điện (Định nghĩa cổng NAND)

Cổng AND là cổng lôgíc có n đầu vào biến và 1 đầu ra thực hiệnphép nhân phủ định lôgíc f(x1, xn) =

Ví dụ với cổng AND 2 đầu vào ta có

A B

K 1

B

F

1 0

1 0

1 0

NOR 2 đầu vào

2.5.3 Chức năng mạch điện (Định nghĩa cổng NOR)

Cổng OR là cổng lôgíc có n đầu vào biến và 1 đầu ra thực hiệnphép cộng đảo lôgíc f(x1, xn) =

Ví dụ với cổng OR 2 đầu vào ta có

K 1 N

F

K 1

2.5.5 Giản đồ thời gian

A

B

F

1 0

1 0

1 0

t

t

t

B ng tính ch t ho t ảng trạng thái sau ất hoạt động của các cổng lôgíc ạng thái sau động của các cổng lôgíc.ng c a các c ng lôgíc.ủa các cổng lôgíc ổng lôgíc

1 0

1 0

t

t

t

Bài tập: Thiết kế mạch so sánh 2 số nhị phân 1 bit

F

N

A B

K

K L

H

1 0

1 0

- Thiết lập mạch điện chỉ dùng cổng NAND

- Thiết lập mạch điện chỉ dùng cổng NOR

F

N

A B

K

K L

H

2.8.1 Flip - Flop RS cơ bản

a) C u trúc m ch và ký hi u.ất hoạt động của các cổng lôgíc ạng thái sau ệu là M

L H

H H

L L

e)

&

Q S

L

H

H

L H

L

H

L

f)

2.8.3 Flip - Flop D

Được cấu tạo trên cơ sở FF RS đồng bộ

a) C u trúc m ch và ký hi u.ất hoạt động của các cổng lôgíc ạng thái sau ệu là M

b) Nguyên lý hoạt động

Khi C = 0 thì cổng C và E ngắt FF duy trì trạng thái

Nếu C = 1 D = 0 thì đầu ra C ở mức cao, đầu ra E ở mức thấp FF ở trạng thái 0 Nếu D = 1 thì đầu ra C ở mức thấp, đầu ra E ở mức cao FF

ở trạng thái 1 Vậy nếu có xung C và D ở mức nào thì FF ở mức đó

- Ưu điểm: Điều khiển được trạng thái tiếp nhận tín hiệu đầu vào Khi có xung Clock thì tiếp nhận tín hiệu Khi không có xung thì FF ở trạng thái lưu giữ

- Nhược điểm: Trong thời gian C = 1 thì tín hiệu vào điều khiển trực tiếp trạng thái đầu ra của FF

2.8.3 Flip - Flop RS Master Slave.

Mạch này giải quyết vấn đề trực tiếp điều khiển ở FF trên

a) C u trúc m ch và ký hi u.ất hoạt động của các cổng lôgíc ạng thái sau ệu là M

b) Nguyên lý làm việc.

* Khi C = 0

* Sau đột biến sườn dương C

* Khi sườn âm xung đồng hồ C

c) Đặc điểm

2.8.4 Flip Flop JK Master Slave a) C u trúc và ký hi uất hoạt động của các cổng lôgíc ệu là M Q Q A & & & & & & 1 B C D E F H G I J K C M a s t e r S l a v e & & a) Cấu trúc b) Ký hiệu Loại FF RS trước đây vẫn còn có sự ràng buộc giữa R và S, nguyên nhân chính là khi R = S = 1 đầu ra các cổng G, H đều ở mức thấp dẫn đến tình huống không mong muốn là cả Q m và Q m đều ở mức cao = 1 Để loại bỏ trường hợp này người ta lấy tín hiệu ở đầu ra đưa trở lại đến các đầu vào của G và H vì Q và Q luôn có trạng thái ngược nhau. b) Nguyên lý hoạt động

số nhị phân hoặc thập phân.

Đếm là một thao tác rất quan trọng, được sử dụng rất rộng rãitrong thực tế, từ các thiết bị đo chỉ thị số đến các máy tính điện tử số.Bất kỳ hệ thống số hiện đại nào cũng có bộ đếm

+ Căn cứ vào hệ số đếm người ta phân chia thành các loại:

- Bộ đếm nhị phân

- Bộ đếm thập phân

- Bộ đếm N phân

Nếu gọi n là số ký số trong mã nhị phân (tương ứng với số FF có

thập phân thì N = 10 là trường hợp đặc biệt của bộ đếm N phân

N là dung lượng của bộ đếm hoặc có thể nói là độ dài đếm của bộđếm, hoặc hệ số đếm

+ Căn cứ vào số đếm tăng hay giảm dưới tác dụng của xung đầu vàongười ta chia ra làm 3 loại:

- Bộ đếm thuận (Up Counter)

C u trúc m ch:ất hoạt động của các cổng lôgíc ạng thái sau

F 2

Q J

F 3

Q J

F 4

Q J

K Q

F 1

Q J

K

&

Q

3

C lo c k

Đây là bộ đếm nhị phân đồng bộ 4 chữ số Bộ đếm cấu trúc bằng 4 Flip Flop JK nối thành loại T và 2 cổng AND, Clock là xung đếm đầu vào các đầu ra là Q0 Q1 Q2 Q3

b) Nguyên lý làm việc

Ở trạng thái ban đầu tất cả các FF ở trạng thái 0 Q0 = 0, Q1 = 0, Q2 = 0,

Q3 = 0Xung thứ nhất khi C = 1 0 thì Q0 = 1, Q1 = 0, Q2 = 0, Q3 = 0 dẫn tới đầu vào của F2 J=K=1 F2 sẽ lật trạng thái khi xung tiếp theo chuyển từ 1 0

Xung thứ 2 khi C = 1 0 thì Q0 =0, Q1 =1, Q2 = 0, Q3 = 0 dẫn tới đầu vào của F2 J= K=0 F2 sẽ duy trì trạng thái ở xung tiếp theo

Xung thứ 3 khi C = 1 0 thì Q0 =1, Q1 =1, Q2 = 0, Q3 = 0 dẫn tới đầu vào của F2 J=K=1 và F3 J=K=1, F2 và F3 sẽ lật trạng thái khi xung tiếp theo chuyển từ 1 0

Xung thứ 4

Bảng trạng thái

Qn

0 0 0 1 2

3 4 5 6

9 10 11 12 13 14 15 16 17

Nhận xét:

b) Bộ đếm nghịch nhị phân đồng bộ

C u trúc m ch:ất hoạt động của các cổng lôgíc ạng thái sau

F 2

Q J

F 3

Q J

F 4

Q J

K Q

F 1

Q J

91011121314151617PHẦN 3:

3.1 Các bộ ghi dịch

3.1.1 Khái niệm

Có chức năng lưu giữ thông tin và dịch từng bit theo nhịp của xungđồng hồ Dữ liệu lưu giữ trong bộ ghi dịch dưới tác dụng của xung dịchcoá thể tuần tự dịch trái hay dịch phải

3.1.2 Phân loại

+ Căn cứ vào hướng dịch dữ liệu:

- Bộ ghi dịch phải

- Bộ ghi dịch trái+ Căn cứ vào cách thức đưa dữ liệu vào và lấy dữ liệu ra:

3.1.3 Bộ ghi dịch đa năng

S J

S J

S J

S J

R 1

Vào song song

3.2.2 Phân loại

Có 2 loại chính:

+ Bộ nhớ ROM (Read Only Memory)

3.2.3 Cấu trúc

a) B nh ROM i tộng của các cổng lôgíc ớ ROM Điốt Điốt ố từ bảng trạng thái sau

1 1 1

3.3.1 Phương pháp thiết kế mạch lôgíc tổ hợp

Phương pháp thiết kế mạch lôgíc tổ hợp là các bước cơ bản tìm ra

sơ đồ mạch lôgíc từ yêu cầu nhiệm vụ lôgíc đã cho Các bước thiết kếnhư sau:

a) Khái niệm mã hoá

Nói một cách khái quát, mã hoá là dùng văn tự, ký hiệu hay mã đểbiểu thị một đối tượng xác định Ví dụ như tên đặt cho trẻ sơ sinh, cácthí sinh tham gia các môn thi có một số báo danh để thay thế Văn tự và

hệ đếm thập phân không tiện dùng cho mạch số Mã hoá nhị phân làquá trình dùng mã nhị phân để biểu thị đối tượng xét đến (đối tượng này

là tín hiệu) Biểu thị số lượng nhiều thì tăng số bit( Binary digiT) Mã nhị

phân có n bit thì có 2n trạng thái, có thể biểu thị được 2n tín hiệu Vậy để

mã hoá N tín hiệu cần sử dụng n bit, theo công thức 2n >= N

Bộ mã hoá là mạch điện thực hiện thao tác mã hoá Căn cứ vàoyêu cầu đặc điểm khác nhau của tín hiệu được mã hoá, chúng ta có các

bộ mã hoá khác nhau: Bộ mã hoá nhị phân, bộ mã hoá nhị - thập phân,

bộ mã hoá ưu tiên v.v

b) Bộ mã hoá nhị phân

hiệu Ví dụ: Thiết kế bộ mã hoá thực hiện mã hoá 8 tín hiệu Y0 Y1 Y2

Y7 thành mã nhị phân

Bài giải:

Bước 1: Phân tích yêu cầu

Đối tượng được mã hoá là 8 tín hiệu

đầu vào, tức là Y Y Y Y Căn cứ vào