thiết kế mạch đếm đồng bộ với Kđ = 16.

Thiết kế mạch đếm đồng bộ với Kđ = 16 có nghĩa là thiết kế một mạch đếm thay đổi trạng thái đếm khi có một xung đồng hồ đưa đến, mạch này có thể đếm từ 0 => 15

BÁO CÁO MÔN HỌC THIẾT KẾ MẠCH SỐ

Đề tài: thiết kế mạch đếm đồng bộ với Kđ = 16.

I PH Â N TÍ C H YÊU C Ầ U T H I ẾT KẾ:

Thiết kế mạch đếm đồng bộ với Kđ = 16 có nghĩa là thiết kế một mạch đếm thay đổi trạng thái đếm khi có một xung đồng hồ đưa đến, mạch này có thể đếm từ 0 => 15 rồi lại đếm ngược trở lại, nó có chu trình đếm là 16

II SƠ ĐỒ K HỐ I CỦ A M ẠC H :

bộ

Bộ giải mã địa chỉ

Bộ hiển thị

Chức năng cơ bản của các khối:

Bộ tạo xung: tạo xung đồng bộ điều khiển có chu kỳ không đổi hoạt động của mạch

Bộ đếm đồng bộ: tạo ra các xung đếm chuyển từ 0 tới 15 sau khi nhận được một xung

đồng bộ dưới dạng mã N-BCD 8421

Bộ giải mã: chuyển mã nhận được từ mạch đếm là mã BCD sang thành một dạng mã có

thể biễu diễn được

Bộ hiển thị: nhận xung giải mã và hiển thị kết quả.

Công nghệ chế tạo: TTL - transistor-transistor logic

Lí do: IC555 phổ biến và đơn giản Chức năng : tạo

xung vuông để cấp cho mạch đếm Sơ đồ chân:

Chân 1: (GND) - chân

nối mass. cho nối GND để lấy dòng cấp cho IC hay chân còn gọi là chân chung

Chân 2 : (Trigger) đầu vào kích khởi dùng để đặt xung kích thích bên ngoài khi

mạch làm việc ở chế độ đa hài đơn ổn

Đây là chân đầu vào thấp hơn điện áp so sánh và được dùng như 1 chân chốt hay ngõ vào của 1 tần so áp.Mạch so sánh ở đây dùng các transitor PNP với mức điện áp chuẩn là 2/3Vcc

Chân 3: (Output) - Ngõ

ra Chân này là chân dùng để lấy tín hiệu ra logic Trạng thái của tín hiệu ra được xác định theo mức 0 và 1 1 ở đây là mức cao

nó tương ứng với gần bằng Vcc nếu (PWM=100%) và mức 0 tương đương với 0V nhưng mà trong thực tế mức 0 này ko được 0V mà nó trong khoảng từ (0.35 ->0.75V)

Chân 4: (Reset) - Chân

xóa , nó có thể điều khiển xóa điện áp đầu ra khi điện áp đặt vào chân này từ 0.7 V trở xuống (mức thấp)

Dùng lập định mức trạng thái ra Khi chân số 4 nối masse thì ngõ ra ở mức thấp Còn khi chân 4 nối vào mức áp cao thì trạng thái ngõ ra tùy theo mức áp trên chân 2 và 6.Nhưng mà trong mạch để tạo được dao động thường hay nối chân này lên VCC

Chân 6: (Threshold) –

Điện áp ng ƣỡng là một trong những chân đầu vào so sánh điện áp khác vàcũng được dùng như 1 chân chốt

Chân 7: (Discharge) –

Chân phóng điện có thể xem chân này như 1 khóa điện tử và chịu điều khiển bỡi tầng logic của chân 3 Khi chân 3 ở mức áp thấp thì khóa

này đóng lại.ngược lại thì nó mở ra Chân 7 tự nạp xả điện cho 1 mạch R-C lúc IC 555 dùng như 1 tầng dao động

Chân 8: (Vcc) Cấp nguồn nuôi cho IC Nguồn nuôi cấp cho IC khoản từ

+5V > +15V , tối đa là = +18V

Đóng vỏ ICNE555

Cấu tạo bên trong & Nguyên lý hoạt động :

Nguyên tác họat động: Chân ngương (threshold) số 6 được nối với chân nảy (trigger) số

2 ,nên hai chân này có cùng điện áp là điện áp trên tụ C1, để so sánh với điện áp chuẩn 2/3 Vcc và 1/3 Vcc bởi OP-AMP(1) và OP-AMP (2) Chân 5 có tụ nhỏ 0.01 µF nối mass để lọc nhiểu tần số cao có thể làm ảnh hưởng điện áp chuẩn 2/3 Vcc

Khi cấp điện cho mạch:

-Giai đọan 1 : điên áp trên tu nhỏ hon 1/3 Vcc nên OP-AMP (1) ngõ ra mức 0, OP-AMP(2) ngõ ra ở mức 1 Mạch Flipflop được kích , ngõ ra mức 0 ở chân Q- qua cổng "not" chân OUTPUT (3) ra ở mức 1 Transistor T1 không được kích nên ngưng dẩn, điên áp trên tụ C1 được tiếp tực nap

-Giai đọan 2 : sau khoang thời gian tụ C1 được nạp qua điện trở R1 và R2, điện áp trên tang lên lớn hơn 1/3 Vcc OP-AMP (2) có ngõ ra mức 0 ,OP-AMP (1) ngõ ra tiếp tục giử mức 0 Mach Flipflop giử trang thái mức 1 như ban đầu, chân OUTPUT(3) mức 1

Transistor T1 không được kích nên ngưng dẩn Tự C1 tiếp tục dược nap

-Giai đọan 3 : tụ C1 được nạp điện áp lớn hơn 2/3 Vcc , lúc nay OP-AMP(1) có ngõ ra ở mức 1.Chận reset của mạch Flipflop được kích ,nên Q- ở mức 1, chân OUTPUT lức này trở về mức 0.Trasistor T1 được Q- kích nên dẩn, tụ C1 bắt đầu xả qua điện trở R2 vào chân 7 của IC 555 rồi xuống mass.

Bảng chân trị FlipflopReset Set Q Q-

-Giai đọan 5 : tụ C1 xả điện áp đến lức nhỏ hon 1/3Vcc, lúc này OP-AMP(2) có ngõ ra mức 1, OP-AMP (1) có ngõ ra bằng 0, nên mạch Flipflop được set lên mức 1.Chân Q- ra mức 0 ,OUTPUT ra mức 1.Transistor ngưng dẫn, tụ C1 bắt đầu nạp và quai lai giai đọan1

Tần số dãy xung đầu ra:

Thời gian tồn tại xung T1 (độ rộng xung) phụ thuộc vào tốc độ nạp của tụ C từ nguồncung câp, nghĩa là tỷ lệ với hằng số thời gian nạp τn = (R1 + R2).C1 ta có:

STT Tên Chân – Kí hiệu Chức năng

1 CP1 (input B) Chân đầu vào đưa xung đồng hồ vào các flip flop

4 NC No Connection – Không sử dụng chân này

5 Vcc Nguồn cung cấp : Nguồn một chiều +5V

6 MS1 (R91) Một trong hai chân Set, thiết lập chế độ làm việc

9 Q1 (QB) Một trong bốn chân đầu ra của IC

11 Q3 (QD) Một trong bốn chân đầu ra của IC

12 Q0 (QA) Một trong bốn chân đầu ra của IC

13 NC No Connection – Không sử dụng chân này

14 CP0 (input A) Chân đầu vào đưa xung đồng hồ vào flip flop A

(flip flop đầu tiên)

Nhận xét: IC74LS90 có thể chia làm 2 phần:

• Các chân thực hiện nhiệm vụ đếm :

 Đầu vào: các chân CLK gồm CP1 (input B); CP0 (input A); Vcc

 Đầu ra: Q0 (QA); Q1 (QB); Q2 (QC); Q3 (QD)

• Các chân thiết lập chế độ làm việc của IC74LS90:

 Đầu vào: MR1 (R01); MR2 (R02); MS1 (R91); MS1 (R92)

 Đầu ra: Q0 (QA); Q1 (QB); Q2 (QC); Q3 (QD)

• Các chân th ự c hiện nhiệm v ụ đế m : Cấu tạo bên trong và nguyên lý hoạt động:

Trạng thái hiện tại Trạng thái tiếp theo Đầu vào kích thích FF

KD = A; JD = ABC

Kết quả này phù hợp với mô hình cấu tạo bên trong của IC74LS90

Chu kỳ hoạt động của một IC7490 thông qua sơ đồ xung nh ƣ sau:

• Các chân thiết lập chế độ làm v iệc của I C74LS90

Để thiết lập trạng thái Reset cho IC74LS90 (trở về 0) cho bộ đếm thuận thì hai chân MR1

Để thiết kế một mạch đếm động bộ (thuận) có thể đếm được từ 0 => 15 ta dùng 2 IC74LS

và các chân reset được nối với nhau để tạo trạng thái reset cho cả bộ đếm: Mạch có thiết kế như sau:

Nguyên lý:

Cách đếm của mạch thực hiện như sau:

1 Khi ta cấp một xung đồng hồ có tần số 1Hz vào IC1 nó sẽ đếm từ 0 => 9

2 Khi IC1 đếm tới 9 (1001) rồi tự động quay về 0 (0000) sẽ tạo ra một xung đồng hồ đưa vào chân 14 của IC2 khiến cho IC2 đếm từ 0 => 1

3 Khi IC1 đếm lần hai từ 0 => 5, nó sẽ dừng lại ở giá trị 6 (0110) vì sơ đồ thiết kếchân QB (= 1) và QC (= 1) của IC1 đi qua cống AND (74LS08) đưa tới đầu MR2(cả hai IC) thiết lập giá trị 1 Đồng thời, IC2 đếm tới 1 (0001) cũng dừng lại vì chân QA (= 1) của IC2 được đến chân MR1 (của cả hai IC) thiết lập giá trị 1

Theo bảng trạng thái khi hai chân MR1, MR2 cùng = 1 thì bốn đầu ra của IC74LS90 sẽbằng 0 Mạch sẽ quay lại đếm từ đầu Vây, Mạch chỉ có thể đếm từ 0 tới 15 Khi đếm tới

16, mạch sẽ tự quay lại đếm từ đầu

Trong bộ phận đếm có dùng IC7408 hoạt động nh ƣ một cổng AND:

Vcc = +5V

C Bộ phận giải mã.

Sử dụng IC74LS47 dùng để giải mã BCD sang mã LED 7 thanh Sau khi 74LS90 mã hóa

ra BCD sau đó 74LS47 sẽ mã hóa các mã BCD này chuyển sang LED 7 thanh hiện thị các giá trị đếm Con này chắc là cũng không cần phải giải thích nhiều vì con này không như 74LS90 Sau đây là bảng chân lý các mức hiện thị sau khi giải mã BCD

chân này = 1 để mạch hiển thị kết quả bình thường.

Cấu tạo bên trong và nguyên lý hoạt động:

Kết quả hiện thị cho ra ở LED 7 đoaạn Anode

Đóng vỏ IC7447

D LED 7 ĐOẠN

Cấu tạo:

LED bảy đoạn sáng (thực tế là 8 đoạn sáng do thêm một đoạn biểu diễn dấu chấm): Đây

là một tổ hợp gồm có 7 LED được đấu nối với nhau theo hình số 8 dùng để hiện thị các số thập phân từ 0 đến 9

Bảng mã hiện thị của kiểu Anode chung

Và mã hiển thị của kiểu mắc Cathode chung

Trong mạch này ta dùng Led 7 đoạn mắc theo kiểu anode chung để phù hợp với kết quảcủa mạch giải mã 74LS47

Cách cấp nguồn cho mạch :

Chân 3 và chân 8 nối với nguồn

Do đèn LED chỉ có điện áp 3V nên phải mắc điện trở phân áp

IV SƠ ĐỒ NGUYÊN LÝ TOÀN MẠCH

Sử dụng phần mềm Proteus ta vẽ được mạch sau: