bộ nhớ trong của máy tính

u trúc phân c p b nhRegisters Cache Main Memory Secondary Storage Disk Tertiary Storage Tape Speed Cost per Bandwidth Capacity megabytes... ROM Read only Memory PROM Programmable ROM EPR

GV : ThS Hà ình D ng Email : dunghd@cdit.com.vn

Mobile: 0944.8888.27

KI N TRÚC MÁY TÍNH

Khoa Công ngh thông tin

Phân lo i b nh trong

Kh n ng duy trì d li u

nh

n nh

nh Không n nh Công ngh ch t o

nh bán d n nh t tính nh quang h c

u trúc phân c p b nh

Registers

Cache

Main Memory

Secondary Storage (Disk)

Tertiary Storage (Tape)

Speed Cost per

Bandwidth

Capacity (megabytes)

mô un ph n m m ph c v vi c vào ra c

(BIOS - Basic Input Output System)ROM thu c lo i b nh bán d n và là b

ROM Read only Memory

PROM Programmable

ROM

EPROM Erasable Programmable

ROM

EEPROM Electrically Erasable Programmable

ROM

USB???

ROM

RAM là b nh không n nh, cho phép truy c p

ng u nhiên, dung l ng l n h n ROM

RAM

Random Access Memory

SRAM Static RAM

DRAM/SDRAM Dynamic RAM/Synchronous DRAM

SRD SDRAM Single Data Rate SDRAM

DDR SDRAM Double Data Rate SDRAM

DDR1

DDR2

DDR 3

RAM

Cache hay còn g i là b nh m, óng vai trò trung gian, trung chuy n d li u t b nh chính CPU và ng c l i.

Dung l ng: nh so v i dung l ng c a b nh chính 16K,32,…128k; 256k,512k,1M,2M,….16M

Vai trò: t ng hi u n ng h th ng và gi mgiá thành s n xu t, cache có kh n ng

lân c n không gian, lân c n th i gian

Nguyên lý lân c n không gian:“ u m t ô nh ang c truy nh p thì xác xu t các ô nh

li n k v i nó c truy nh p trong t ng lai

n là r t cao”.

Nguyên lý lân c n th i gian: “ u m t ô nh ang c truy nh p thì xác xu t nó c truy nh p l i trong t ng lai g n là r t cao”.

ng cho nhóm l nh ho c d li u có tính

li u và nhóm các l nh trong vòng l p

Individual data items:

Byte,word

Block of Data 16,32,64 bytes

Khái ni m h s hit và miss:

s hit: là xác su t s ki n CPU truy nh p

t thông tin mà thông tin có trong cache (H).

H [0,1]

s miss: là xác su t s ki n CPU truy

nh p m t thông tin mà thông tin không có trong cache 1-H

Main Memory

Các d ng t ch c ánh x cache

Kích th c c a cache th ng r t nh so v i kích th c b nh chính -> ph i xây d ng mô hình t ch c / ánh x trao i d li u gi a các

ph n t nh b nh chính và các ph n t nh

a cache nh th nào ?

Có 3 ph ng pháp:

Ánh x tr c ti p (Direct mapping) Ánh x k t h p y (Fully associative mapping) Ánh x t p k t h p (Set associative mapping)

Các d ng t ch c ánh x cache

tr c ti p g m 3 ph n : Tag, Line, Word

Tag (bit) là a ch trang trong b nh ch a

Các d ng t ch c ánh x cache

Cách xác nh Tag(bit), Line (bit), Word(bit)

= 5 Tag = 32 bit – Line(bit) – Word(bit)=32 - 5 – 5 = 22bit

dòng cache quá t i do b nhi u dòng b nh cùng

nh tranh->hi u qu t n d ng không gian cache không cao và h s hit th p

Line 0 Line 1

Line n-7

ng nh

Các d ng t ch c ánh x cache

Ánh x t p k t h p là s k t h p c a 2 ph ng pháp trên

Cache c chia thành k ng (way) ánh s

0 n k-1 M i ng cache l i c chia thành n dòng (line) ánh s t 0 n n-1 B

nh chính c chia thành m trang (page), ánh s t 0 n m-1 M i trang l i c chia thành n dòng (line) ánh s t 0 n n-1 Kích

th c 1 way = kích th c 1 page.

Các d ng t ch c ánh x cache

ng a ch ô nh g m 3 thành ph n:

Tag, Set và Word

Tag (bit) là a ch trang trong b nh ch a

dòng c n p vào cache

Set (bit) là a ch dòng trong ng cache

Word (bit) là a ch c a t trong dòng

Các d ng t ch c ánh x cache

Cách xác nh Tag(bit),Set(bit), Word(bit)

Vd: Cho dung l ng b nh là 4G, dung l ng cache là 1Mb (2-way), kích th c dòng (line) cache là 32 byte Xác nh Tag?

Kích th c dòng: 32=2 5 => Word = 5 bit Dung l ng cache: 1Mb = 210 => 210/21way/25

=2 4 V y Set là 4 Dung l ng b nh là 4G = 2 32 =>32 bit Tag = 32 bit – Set(bit)-Word(bit)=32-4-5 = 23bit

Các d ng t ch c ánh x cache

ánh giá: Ph ng pháp ánh x t p k t h p t n

ng c u m c a c hai ph ng pháp ánh x tr c ti p và ánh x k t h p y :

nhanh do ánh x tr c ti p c s d ng cho ánh x dòng - chi m s l n ánh x và m m d o,

ít xung t do ánh x t các trang b nh n các ng – way cache là không c nh Nh

y, phân b s d ng không gian cache ng

u h n và t h s hit cao h n Nh c m

n nh t c a ph ng pháp này là có ph c

p thi t k và u khi n cao

Các ph ng pháp c/ghi cache

c t cache:

CPU và b nh chính không tham gia

c chuy n t b nh chính vào cache,

Các ph ng pháp c/ghi cache

Ghi vào cache:

Ghi th ng (write through): là ph ng pháp thông tin

n ghi c l u ng th i ra cache và b nh chính

Ghi tr (write back): là ph ng pháp thông tin tr c

t c ghi ra cache và dòng cache ch a m u tin

c ghi ra b nh chính khi nó b thay th

i tr ng h p ghi thông ti mà là tr ng h p miss s

có 2 ph ng pháp: ghi có c l i(write allocate/fetch

on write) và ghi không c l i (write non allocate)

d ng.

th ng cache hi n nay.

tr ng h p miss)

Vi c thay th thông tin trong cache nh

Thay th ng u nhiên (Random Replacement),

First Out)

(LRU – Least Recently Used).

256KB cache d li u có h s miss nh h n 3%

=> t ng kích th c cache d li u lên 32 l n, h s miss gi m 25%.

Các y u t nh h ng cache

c tách thành cache l nh (I-Cache) vàcache d li u (D-Cache) do:

có kh n ng bao ph các m c tin lân c n t t

n Tuy nhiên t ng miss xung t

Ph ng pháp t ng m c liên k t hay t ng way cache giúp gi m miss xung t, do t ng s

ng cache làm t ng tính m m d o c a ánh x trang b nh n ng cache Tuy nhiên, t ng không gian tìm ki m