1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Các thiết bị Logic lập trình được

21 801 5
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Các thiết bị logic lập trình được
Thể loại bài viết
Định dạng
Số trang 21
Dung lượng 440 KB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

Các thiết bị Logic lập trình được

Trang 1

Các thiết bị Logic lập trình được

Trang 2

Bộ nhớ bán dẫn

Trang 4

Programmable Logic device

 PLD: tên gọi tổng quát của một IC số có thể lập trình được để thực hiện các hàm logic khác nhau

 Các thiết kế dùng PLD có các ưu điểm sau:

Trang 5

Dn-2

Dn-1

Trang 6

Tổ chức bộ nhớ

Trang 7

Illustration of the write operation

Trang 8

Illustration of the read operation.

Trang 9

Dùng ROM thực hiện hàm Logic

 Có thể dùng ROM như bất cứ phần tử logic tổ hợp nào

 ROM là bộ nhớ không bốc hơi (nonvolatile memory) vì nội dung của nó vẫn giữ được ngay cả khi không cấp điện

 Ví dụ:

Trang 10

Dùng ROM thực hiện hàm Logic (tt)

Ví dụ 2: Dùng ROM đề thực hiện hàm nhân nhị phân không

dấu cho 2 số nhị phân 4 bit

 Sử dụng ROM 28 x 8 (256 x 8) với kết nối như hình sau:

Trang 11

Dùng ROM thực hiện hàm Logic (tt)

 Nội dung ghi ROM của ví dụ 2

Trang 12

Cấu trúc nội của ROM

 ROM 8x4 giải mã một chiều

Đường từ (word line)

Đường bit (bit line)

0001

Các MOS ROM thường dùng

transistor thay cho diode

Trang 13

Cấu trúc ROM với giải mã hai chiều

 xây dựng một ROM 128x1

Ưu điểm:

- Giảm tính phức tạp việc giải mã

- ROM có một kích thước vật lý gần vuông

Trang 14

ROM 32Kx8

Trang 15

Các kiểu ROM thương mại

Ghi 1 lần, công suất cao, mật độ thấp

Trang 16

Các ngõ vào điều khiển và định thì ROM

Trang 17

PLD tổ hợp (Combinational PLD)

 Dãy Logic lập trình được (PLA)

 Có hai loại PLA

– PLA lập trình mặt nạ (Mask programmable): được lập trình lúc chế tạo (tương tự PROM)

– PLA lập trình trường (field programmable) có các nối kết cầu chì (fusible link) có thể làm đứt để lưu trữ các mẫu trong các dãy AND và OR.

Trang 18

Dãy Logic lập trình được (PLA)

 Ví dụ PLA 4x3 với 6 số hạng tích

Trang 19

PLD tổ hợp (Combinational PLD)

Logic dãy lập trình được PAL (Programmable Array Logic)

– Dãy AND lập trình được, OR không

– Thiết kế nội của PAL chỉ ra ở ký hiệu VD:

– Trong đó cầu trúc ra: H-High, L-Low, C- Complement

– Tốc độ: A-cao, B- rất cao, D- cực cao

– Tiêu tán công suất: trống-đầy đủ, -2=1/2, -4=1/4

Trang 20

Dãy cổng lập trình được theo miền FPGA

(Field Programable Gate Array)

 Là một dạng của PLD nhưng phức tạp

 Chứa các logic cell

Trang 21

BÀI TẬP

Ngày đăng: 13/09/2012, 10:52

HÌNH ẢNH LIÊN QUAN

Bảng ROM có N=3 bit địa chỉ, m=2 bit dữ liệu - Các thiết bị Logic lập trình được
ng ROM có N=3 bit địa chỉ, m=2 bit dữ liệu (Trang 3)

TỪ KHÓA LIÊN QUAN

w