Giáo trình kỹ thuật số

do hầu hết các đại lượng vật lý đều có bản chất là tương tự, nên muốn tận dụng được hệ thống kỹ thuật số thì chúng ta phải thực hiện các bước sau: - Biến đổi đầu vào dạng tương tự thành

GIÁO TRÌNH

KỸ THUẬT SỐ NGHỀ: ĐIỆN CÔNG NGHIỆP

TRÌNH ĐỘ: CAO ĐẲNG

(Ban hành kèm theo quyết định số 546 ngày 11 tháng 8 năm 2020)

NĂM 2020

lành mạnh sẽ bị nghiêm cấm

phê duyệt Nội dung biên soạn ngắn gọn, dễ hiểu, tích hợp kiến thức và kỹ năng chặt chẽ với nhau, logíc

Kỹ thuật số

Bài MĐ30-01: Đại cương

Bài MĐ30-02: FLIP – FLOP

Bài MĐ30-03: Mạch logic MSI

Bài MĐ30-04: Mạch đếm và thanh ghi

Bài MĐ30-05: Họ vi mạch TTL – CMOS

Bài MĐ30-06: Bộ nhớ

Bài MĐ30-07: Kỹ thuật ADC – DAC

Trong quá trình sử dụng giáo trình, tuỳ theo yêu cầu cũng như khoa học và công nghệ phát triển có thể điều chỉnh thời gian, bổ sung những kiến thức mới và trang thiết bị phù hợp với điều kiện giảng dạy

Tuy nhiên, tùy theo điều kiện cơ sở vật chất và trang thiết bị, các trường có thề sử dụng cho phù hợp Mặc dù đã cố gắng tổ chức biên soạn để đáp ứng được mục tiêu đào tạo nhưng không tránh được những khiếm khuyết Rất mong nhận được đóng góp ý kiến của các thầy, cô giáo, bạn đọc để nhóm biên soạn sẽ hiệu chỉnh hoàn thiện hơn

BÀI 1: ĐẠI CƯƠNG 7

1.1 TỔNG VỀ MẠCH TƯƠNG TỤ VÀ SỐ: 7

1.1.1 Định nghĩa: 7

1.1.2: Ưu nhược điểmcủa kỹ thuật số so với kỹ thuật tương tự: 7

1.2.HỆ THỐNG SỐ VÀ MÃ SỐ: 8

1.2.1 Hệ thống số thập phân: 8

1.2.2 Hệ thống số nhị nhân: 8

1.2.3 Hệ thống số bát phân: 8

1.2.4 Hệ thống số thập lục phân: 8

1.2.5 Mã BCD: 9

1.2.6 Mã ASC II: 9

1.3.CÁC CỔNG LOGIC CƠ BẢN: 11

1.3.1 Cổng AND 11

1.3.2 Cổng OR: 12

1.3.3 Cổng NOT: 12

1.3.4 Cổng NAND: 13

1.3.5 Cổng NOR: 14

1.3.6.Cổng EX-OR: 15

1.3.7 Cổng EX – NOR: 16

1.3.8 Cổng BUFFER 17

1.4 BIỂU THỨC LOGIC VÀ MẠCH ĐIỆN: 17

1.4.1 Mạch điện biểu diễn biểu thức Logic: 17

1.4.2 Xây dựng biểu thức logic theo mạch điện cho trước: 18

1.5 ĐẠI SỐ BOOL VÀ ĐỊNH LÝ DEMORGAN: 19

1.5.2 Hàm Bool nhiều biến 20

1.5.3 Định lý Demorgan 20

1.6 ĐƠN GIẢN BIỂU THỨC LOGIC: 20

1.6.1.Đơn giản biểu thức logic bằng phương pháp đại số 21

1.6.2 Rút gọn biểu thức logic bằng bìa Karnaugh: 21

1.7 THIẾT KẾ MẠCH LOGIC: 24

1.8 GIỚI THIỆU IC: 25

BÀI TẬP CHƯƠNG 1: 27

BÀI 2: FLIP – FLOP 29

2.1 FLIP - FLOP S –R: 29

2.1.1 FF sử dụng cổng NAND 29

2.1.2 FF S- R dùng cổng NOR: 30

2.1.3 FF S-R tác động xung lệnh: 31

2.2 FLIP-FLOP J-K: 32

2.3 FLIP –FLOP T: 34

2.4 FLIP - FLOP D: 35

3.1.3 Mạch mã hóa từ 8 sang 3 40

3.1.4 Mạch mã hóa ưu tiên 42

3.2 MẠCH GIẢI MÃ: 43

3.2.1 Đặc điểm chung: 43

3.2.2 Mạch giải 2 sang 4: 43

3.2.3 Giải mã 3 đường sang 8 đường 45

3.2.4 Giải mã BCD sang thập phân: 47

3.2.5 Mạch giải mã BCD sang led 7 đoạn 48

3.2.6 Mạch giải mã BCD sang chỉ thị tinh thể lỏng: 50

3.3 MẠCH GHÉP KÊNH: 51

3.3.1 Tổng quát: 51

3.3.2 Mạch ghép 2 kênh sang 1 (mux 2 : 1) 52

3.3.3 Mạch ghép 4 kênh sang 1(mux 4 : 1) 53

3.4 MẠCH TÁCH KÊNH: 54

3.4.1 Tổng quát: 54

3.4.2 Mạch tách kênh 1 sang 2: 55

3.4.3 Mạch tách kênh 1 sang 8 (Dmux 1 : 8) 56

3.5 MỞ RỘNG NGÕ VÀO VÀ RA CHO MẠCH TỔ HỢP: 55

3.6 TẠO KIỂM PARITY 59

3.7 PHÉP TOÁN LOGIC: 59

3.7.1 Phép so sánh (comparator) 59

3.7.2 Phép cộng: 62

3.7.3 Mạch trừ : 64

3.7.4 Phép nhân: 65

BÀI TẬP : 67

BÀI 4: MẠCH ĐẾM VÀ THANH GHI 69

4.1 MẠCH ĐẾM: 69

4.1.1 Mạch đếm lên không đồng bộ: 69

4.1.2 Mạch đếm xuống không đồng bộ: 71

4.1.3 Mạch đếm lên, đếm xuống không đồng bộ: 72

4.1.4 Mach đếm không đồng bộ chia N tần số (Vd N=10) 74

4.1.5 Mạch đếm đồng bộ: 75

4.1.6 Mạch đếm vòng: 78

4.1.7 Mạch đếm vòng xoắn (jonhson): 81

4.1.8 Mạch đếm với số đặt trước: 81

4.2 THANH GHI: 82

4.2.1 Thanh ghi vào nối tiếp ra song dịch phải: 83

4.2.2 Thanh ghi vào nối tiếp ra song dịch trái: 84

4.2.3 Thanh ghi vào song song ra song dịch trái: 84

5.1.3 Nhận dạng, đặc điểm và các thông số cơ bản: 88

5.1.4 TTL Schottky: 89

5.1.5 TTL có cực thu hở: 90

5.1.6 TTL có ngõ ra ba trạng thái: 91

5.2.CẤU TRÚC VÀ THÔNG SỐ CƠ BẢN CỦA CMOS: 92

5.2.1 Đặc trưng của các vi mạch số họ CMOS: 92

5.2.2 Cấu trúc COMS của các cổng logic cơ bản: 92

5.2.3 Các thông số cơ bản của các vi mạch số họ CMOS: 93

5.3 GIAO TIẾP GIỮA CÁC HỌ IC SỐ 94

5.3.1 TTL kích thích CMOS: 95

5.3.2 CMOS thích TTL: 95

5.4 GIAO TIẾP GIỮA MẠCH LOGIC VÀ TẢI CÔNG SUẤT……… 90

5.3.1 Giao tiếp với tải DC 96

5.3.2.Giao tiếp sử dụng nối quang 100

5.3.4 Giao tiếp sử dụng rơ le 100

BÀI 6: BỘ NHỚ 103

6.1 ROM (Read Only Memory) 104

6.1.1 Cấu trúc ROM 104

6.1.2 Cấu trúc ma trận nhớ 107

6.1.3 Cấu trúc tế bào ROM 109

6.1.4 Cấu trúc tế bào PROM 111

6.1.5 EPROM 112

6.2 RAM 113

6.2.1 Cấu trúc RAM 113

6.2.2 Cấu trúc tế bào RAM 115

6.3 MỞ RỘNG DUNG LƯỢNG BỘ NHỚ 116

6.3.1 Phương pháp mở rộng số đường địa chỉ 116

6.3.2 Phương pháp mở rộng số đường dữ liệu 117

6.3.4 Giới thiệu IC 119

BÀI TẬP 121

BÀI 7: KỸ THUẬT ADC - DAC 123

7.1 MẠCH CHUYỂN ĐỔI SỐ - TƯƠNG TỰ (DAC) 123

7.1.1 Tổng quát về chuyển đổi DAC: 123

7.1.2 Thông số kỹ thuật của bộ chuyển đổi DAC: 123

7.1.3 Mạch DAC dùng điện trở có trị số khác nhau 124

7.1.4 Mạch DAC sử dụng nguồn dòng 124

7.1.5 Mạch DAC dùng mạng điện trở R – 2R 126

7.2 MẠCH CHUYỂN ĐỔI TƯƠNG TỰ - SỐ (ADC) 127

7.2.1 Tổng quát về chuyển đổi ADC 127

VD: Hệ thống âm-ly, ghi băng từ…

1.1.2: Ưu nhược điểmcủa kỹ thuật số so với kỹ thuật tương tự:

a Ưu điểm của kỹ thuật số so với kỹ thuật tương tự:

- Do sử dụng chuyển mạch nên nhìn chung thiết bị số dễ thiết kế hơn

- Thông tin được lưu trữ dễ dàng

- Tính chính xác và độ tin cậy cao hơn

- Có thể lập trình để điều khiển hệ thống số

- Ít ảnh hưởng bởi nhiễu

- Nhiều mạch số có thể được tích hợp trên một chíp ic

b Giới hạn của kỹ thuật số:

Mặc dù hệ thống số có rất nhiều ưu điểm, nhưng bên cạnh đó vẫn có một số hạn chế

do hầu hết các đại lượng vật lý đều có bản chất là tương tự, nên muốn tận dụng được hệ thống kỹ thuật số thì chúng ta phải thực hiện các bước sau:

- Biến đổi đầu vào dạng tương tự thành dạng số (a/d)

- Xử lý tín hiệu số

- Biến đổi đầu ra dạng số thành dạng tương tự (d/a)

- Tuy nhiên, quá trình trên được coi là quá trình tất yếu đối với hệ thống số Ở một số hệ thống, để tận dụng cả ưu điểm của kỹ thuật số và kỹ thuật tương tự người ta dùng cả hai hệ thống trong các hệ thống lai ghép này thì việc quan trọng là phải xác định được phần nào của

hệ thống nê sử dụng kỹ thuật số và phần nào nên sử dụng kỹ thuật tương tự

N = (anan-1an-2 .ai a0 , a-1a-2 a-m)2 (với ai S2) Có giá trị là:

N = an 2n + an-1.2n-1 + + ai.2i + + a 0 2 0 + a -1 2-1 + a -2 2 -2 + + a -m 2 -m

an là bit có trọng số lớn nhất, được gọi là bit MSB (Most significant bit) và a-m là bit có trọng số nhỏ nhất, gọi là bit LSB (Least significant bit)

Hệ thập lục phân được dùng rất thuận tiện để con người giao tiếp với máy tính,

hệ này gồm mười sáu số trong tập hợp S16 ={0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F } (A tương đương với 1010 , B

Người ta thường dùng chữ H (hay h) sau con số để chỉ số thập lục phân

Thí dụ: N = (20EA,8)H = (20EA,8)16 = 2x16 3 + 0x162 + 14x161 + 10x160

1.2.5 Mã BCD:

Thông tin được xử lí trên mạch số điều là các số nhị phân nên mọi thông tin dữ liệu

dù là số lượng, các chữ, các dấu, các mệnh lệnh sau cùng phải ở dạng nhị phân thì mạch

số mới hiểu và xử lí được Do đó phải qui định cách thức mà các số nhị phân dùng để biểu diễn các dữ liệu khác nhau từ đó xuất hiện các mã số Trước tiên mã thập phân thông dụng nhất là mã BCD (Binary code decimal: mã của số thập phân được mã hóa theo số nhị phân)

Vì ký số thập phân lớn nhất là 9 nên ta cần 4 bit để mã hóa mỗi kí số thập phân

Ví du: Để minh họa mã BCD ta tiến hành mã hóa số thập phân 2352sang mã BCD Trong đó mỗi kí số của hệ thập phân được biểu diễn bởi một tổ hợp mã BCD như sau:

Mỗi số thập phân được đổi sang số nhị phân tương đương và luôn luôn dùng 4 bít cho từng số thập phân

Mã BCD biểu diễn mỗi số thập phân bằng một số nhị phân 4 bit và ta nhận thấy rằng chỉ có các số từ 0000 đến 1001 được sử dụng, ngoài các nhóm số nhị phân 4 bit này không được dùng làm mã BCD

1.2.6 Mã ASC II:

Ngoài dữ liệu dạng số máy tính còn có khả năng thao tác thông tin khác số như mã biểu thị mẫu tự abc, dấu chấm câu, những ký tự đặc biệt cũng như ký tự số Những mã này được gọi chung là mã chữ số Bộ mã chữ số hoàn chỉnh bao gồm 26 chữ thường, 26 chữ hoa, 10 ký tự số, 7 dấu chấm câu và chừng độ 20 đến 40 ký tự khác Ta có thể nói rằng mã chữ số biểu diễn mọi ký tự và chữ số có trên bàn phím máy tính

Mã chữ số được sử dụng rộng rãi hiện nay là mã ASCII( American Standard Code Information Interchange)

Mã ASCII là bộ mã có 7 bit nên có 2 7 = 128 nhóm mã đủ để biểu thị tất cả các ký tự trên bàn phím máy tính

Bảng danh sách bảng mã ASCII

b Ký hiệu:

c Bảngtrạng thái:

d Biểu thức và dạng tín hiệu

+ Biểu thức: F = A B + Dạng tín hiệu:

1.3.2 Cổng OR:

a Chức năng:

Thực hiện phép toán logic HOẶC (OR) Đầu ra chỉ bằng 0 khi tất cả các đầu vào bằng 0 Cổng HOẶC 2 đầu vào:

b Ký hiệu:

c Bảngtrạng thái:

d Biểu thức và dạng sóng:

+ Biểu thức: F = A + B + Dạng sóng

d Biểu thức và dạng tín hiệu:

+ Biểu thức: F = A  B

+ Dạng tín hiệu vào ra

Bảng 5

1.3.6.Cổng EX-OR:

a Chức năng:

Exclusive-OR Thực hiện biểu thức logic HOẶC CÓ LOẠI TRỪ (phép toán XOR - hay còn là phép cộng module 2) Đầu ra chỉ bằng 0 khi tất cả các đầu vào giống nhau Cổng XOR 2 đầu vào:

1.3.7 Cổng EX – NOR:

a Chức năng:

Exclusive-NOR Thực hiện phép ĐẢO của phép toán XOR Đầu ra chỉ bằng 1 khi tất cả các đầu vào giống nhau Cổng XNOR 2 đầu vào:

1.3.8 Cổng BUFFER

Còn gọi là cổng đệm Tín hiệu số qua cổng BUFFER không đổi trạng thái logic Cổng BUFFER được dùng với các mục đích sau:

- Sửa dạng tín hiệu

- Đưa điện thế của tín hiệu về đúng chuẩn của các mức logic

- Nâng khả năng cấp dòng cho mạch

- Ký hiệu của cổng BUFFER

Hình 1.15: Ký hiệu cổng đệm

Tuy cổng đệm không làm thay đổi trạng thái logic của tín hiệu vào cổng nhưng nó giữ vai trò rất quan trọng trong các mạch số

1.4 BIỂU THỨC LOGIC VÀ MẠCH ĐIỆN:

1.4.1 Mạch điện biểu diễn biểu thức Logic:

Ta dùng ký hiệu logic của mạch điện tử thay thế phép tính logic có trong biểu thức hàm logic thì được sơ đồ logic của hàm

Ví dụ: Cho hàm F = AB + BC + AC Hãy vẽ sơ đồ logic của hàm

Giải:

Từ biểu thức ta thay phép toán OR bằng ký hiệu OR và phép toán AND bằng ký hiệu ABD Như vậy ta được sơ đò logic như hình 1.1.6

1.4.2 Xây dựng biểu thức logic theo mạch điện cho trước:

trên sơ đồ logic, từ đầu vào đến đầu ra, viết biểu thức hàm đầu ra của từng cấp, cuối cùng được biểu thức hàm logic toàn sơ đồ

Ví dụ: cho sơ đồ logic như hình 2.6a, hãy viết biểu thức hàm logic của sơ đồ

Gải::

2 1 2 1 2 1 2 1

2 1 1 1 2 1 1

1 2 1 1 3 2

1 2 3

1 1 2

2 1 2 1 1

x x ) x )(x x x (

) ( x

x

x x

) (

x x

x x y y y

y y y

y y

y x y

y x y

x x x x y

1.5 ĐẠI SỐ BOOL VÀ ĐỊNH LÝ DEMORGAN:

Đại số logic còn được gọi là đại số boole lý thuyết này do george boole nhà toán học người anh đưa ra năm 1847

Ta đã biết mạch số hoạt động ở chế độ nhị phân, nơi mỗi điện thế vào và ra sẽ có giá trị

0 hoặc 1; việc chỉ định giá trị 0 và 1 biểu thị khoảng điện thế định sẵn đặc điểm này của mạch logic cho phép sử dụng đại số logic làm công cụ phân tích và thiết kế các hệ thống kỹ thuật số

Đại số logic dùng để phân tích hay thiết kế những mạch điện có quan hệ giữa biến và hàm trong đó biến và hàm chỉ nhận một trong hai giá trị là 0 và 1, hai giá trị này không biểu thị số lượng to nhỏ cụ thể mà chủ yếu là để biểu thị hai trạng thái logic khác nhau (đúng và sai, cao và thấp, mở và đóng,…)

Đại số logic là phương tiện biểu diễn mối quan hệ giữa đầu ra và đầu vào của mạch logic dưới dạng phương trình đại số đầu vào sẽ được xem là các biến logic có mức logic quyết định mức logic của đầu ra (hàm logic) tại thời điểm bất kỳ biến logic và hàm logic thường được ký hiệu bằng chữ cái

Tóm lại ta có: x i là biến logic khi x i chỉ lấy một trong hai giá trị là 0 và 1 (x i   0,1  ) Tập hợp n biến logic có n

2 tổ hợp giá trị khác nhau giá trị thập phân tương ứng biểu diễn các

tổ hợp này là: 0  2 n  1

f(x 1 , x 2 ,…,x n ) là hàm logic khi các biến của hàm là biến logic và f chỉ lấy một trong hai giá trị

Biểu thức:

1 0

1 1

0

0 0

.

1

A A

A

A A

A

A A A

A A

A A

1

2 1 2

1

x x x x

x x x x

1

n n

x x x x x

x

x x

x x x x

.

.

2 1 2

1

2 1 2

Chú ý: trong các định luật trên x i có thể là biến đơn hoặc biểu thức

1.6 ĐƠN GIẢN BIỂU THỨC LOGIC:

Trong việc thiết kế các khối chức năng logic, tìm ra được một sơ đồ logic đơn giản đáp ứng đầy đủ các yêu cầu của khối chức năng cần thiết kế, thì yêu cầu hàng đầu của công tác

thiết kế các mạch điện tử là tính kinh tế và mạch phải có tính ổn định độ tin cậy cao để đảm bảo các yêu cầu này thì sơ đồ logic phải bao gồm số các phần tử logic cơ bản ít nhất, các sơ

đồ càng đơn giản càng có độ tin cậy và ổn định cao để xây dựng được một sơ đồ như vậy chúng ta phải tìm ra được một phương trình logic tối giản mô tả đúng chức năng logic của mạch điện tử cần thiết kế các hàm logic mà ta thường gặp thường không phải là dạng tối giản, nếu ta xây dựng mạch dựa trên phương trình này thì sẽ tốn kém vì phải dùng nhiều phần

tử linh kiện logic, sơ đồ càng phức tạp độ ổn định, độ tin cậy càng kém xác suất hư hỏng càng tăng vì thế trước khi xây dựng mạch bao giờ cũng phải tìm cách rút gọn hàm đưa phương trình biểu diễn về dạng tối giản phương trình ở dạng tối giản khi các số hạng phải là

ít nhất và số biến trong mỗi số hạng cũng phải là ít nhất

1.6.1.Đơn giản biểu thức logic bằng phương pháp đại số

Áp dụng các định luật của đại số logic để đơn giản hàm logic sao cho hàm cuối cùng là tối giản, thực hiện hàm cần ít phần tử logic cơ bản nhất vì trong thực tế các biểu thức logic rất đa dạng, từ một hàm logic cũng có thể biểu diễn theo nhiều cách khác nhau nên khó có thể tìm ra một quy trình tồi ưu để tìm ra được một biểu thức logic tối giản một cách nhanh nhất tuy nhiên, nếu nắm chắc các định luật của đại số boole và có kinh nghiệm chúng ta có thể thu được kết qủa tốt

+ Một số công thức thường dùng:

C A AB BC C A AB 4)

B A

B

B

A AB A A

A AB

) 3

) 2 )

AB )C B A (

AB F : HoÆc

C

AB ) B

B A C(

AB C B BC C A

AB C B C A

B A C B C A C

B B A

B A C B C

B B A

1.6.2 Rút gọn biểu thức logic bằng bìa Karnaugh:

a Cho hàm dạng chuẩn tắc tuyển:

Phương pháp này được tiến hành theo các bước sau:

1 Biểu diễn hàm đã cho trên bảng karnaugh

2 Kết hợp thành từng nhóm 2 n ô gồm các ô có giá trị bằng “1” hoặc “x” kế cận hoặc đối xứng nhau tạo thành một vòng kín trên bảng karnaugh khi kết hợp các ô cần tuân theo quy tắc sau:

- Các ô kế cận hoặc đối xứng nhau là các ô chỉ khác nhau 1 bit

- Số ô chứa trong 1 nhóm phải là tối đa (2 n ô với n là tối đa)

- Trong mỗi nhóm phải có ít nhất một ô chứa giá trị “1” không nằm trong nhóm khác, nhóm nào bao gồm các ô chứa giá trị “1” đều đã có trong nhóm khác thì nhóm đó là thừa, mặt khác mỗi ô chứa giá trị “1” có thể được sử dụng để kết hợp nhiều lần

- Phải đảm bảo tất cả các ô chứa giá trị “1” đều được kết hợp và số nhóm kết hợp phải

là tối thiểu

3 Nhóm 2 n ô sẽ bỏ đi được n biến đó là những biến vừa xuất hiện ở cả dạng trực tiếp lẫn dạng đảo , số hạng tạo thành là tích các biến còn lại (gọi là tích cực tiểu) kết quả là tổng các số hạng tạo thành từ các nhóm được kết hợp (dạng tổng các tích)

4 Trong một số trường hợp, có thể có nhiều cách kết hợp, nghĩa là có thể có nhiều hàm tối thiểu những hàm tối thiểu này cần được so sánh, kiểm tra để chọn ra hàm tối thiểu thực sự

Ví dụ 1: Cho hàm  

m

C B A

F ( , , ) ( 0 , 1 , 2 , 5 ) Hãy tối thiểu hoá hàm bằng bảng karnaugh Giải:

Kết hợp các ô như bảng bên ta được ít nhất 2 nhóm phủ hết các ô chứa giá trị “1” của hàm, các ô đó ở kề nhau hoặc đối xứng nhau

Giải: Kết hợp các ô như bảng bên ta được ít nhất 3 nhóm phủ hết các ô chứa giá trị “1” của hàm

nhất , D là trọng số nhỏ nhất) Hãy tối thiểu hoá hàm bằng bảng karnaugh

Giải:

Ta được hàm rút gọn sau: F  B  AD

b Cho hàm dạng chuẩn tắc hội:

Phương pháp tương tự như hàm ở dạng chuẩn tắc tuyển, chỉ khác là thay các ô chứa giá trị “1” bằng các ô chứa giá trị “0” và thay tổng các tích bằng tích các tổng khi biểu diễn hàm

Ví dụ 4: Cho hàm F ( A , B , C , D )   ( 4 , 5 , 6 , 7 , 12 , 14 ) víi N  1 Hãy tối thiểu hoá hàm bằng bảng karnaugh

Giải:

Ta được hàm rút gọn sau: F  ( A  B )( B  D )

Tuỳ thuộc vào yêu cầu thiết kế (loại phần tử sử dụng) mà ta lựa chọn phương pháp tối thiểu cho phù hợp chẳng hạn, chỉ dùng cổng nand thì phương trình viết dưới dạng tổng các tích, chỉ dùng cổng nor thì phương trình viết dưới dạng tích các tổng sau đó dùng luật phủ định của phủ định và định lý morgan để biến đổi phương trình

a Phân tích yêu cầu:

Yêu cầu nhiệm vụ thiết kế của vấn đề logic thực có thể là một đoạn văn, cũng có thể là một bài toán logic cụ thể : Nhiệm vụ phân tích là xác định cái nào là biến số đầu vào, cái nào là hàm đầu ravaf mối quan hệ giữa chúng với nhau

Bảng trạng thái

Bảng Karnaugh

ực

Biểu thức logic

Tối thiểu hóa

Tối thiểu hóa

Biểu thức logic

Sơ đồ logic thực

Hình 1.18: Các bước thiết kế mạch logic

Nói chung đầu tiên, chúng ta lietj kê thành bảng về quan hệ tương ứng nhau giữa trnagj thái đầu vào và trạng thái đầu ra Đó là bảng kê yêu cầu chức năng logic, gọi tắt là bảng trạng thái, tức là dùng các con số 0 và số 1 biểu thị các trạng thái tương ứng của đầu vào và đầu ra Kết quả ta có bảng trạng thái các giá trị thực logic gọi tắt là bảng trạng thái Đó chính là hình thức đại số của yêu cầu thiết kế

c Tiến hành tối thiểu hóa:

Nếu biến số tương đối ít thì có thể dùng phương pháp hình vẽ Nếu số biến nhiều khi đó không tiện dùng phương pháp hình vẽ thì dùng phương pháp đại số

a Vẽ sơ đồ logic:

Kết quả của việc tối thiểu hóa là các biểu thức logic Căn cứ vào biểu thức logic ta

có thể lựa chọn loại cổng logic cụ thể để tiện cho việc vẽ sơ đồ logic

1.8 GIỚI THIỆU IC:

Ứng với các cổng logic cơ bản thì ta có thể thấy được hình dạng thực tế của chúng được tíc hợp thành các IC sau:

+ IC cổng AND 2 đầu vào VI MẠCH 7408/74LS08

+ IC cổng NAND đầu vào VI MẠCH 7400/74LS00

+ IC cổng NOR 2 đầu vào VI MẠCH 7402/74LS02

+ IC cổng XOR 2 đầu vào VI MẠCH 7486/74LS86

+ IC cổng XNOR 2 đầu vào VI MẠCH 74726/74LS726

5 Mã hóa số thập phân dưới đây dùng mã BCD :

6.chứng minh các đẳng thức sau:

C A AB BC C A AB 4)

B A

B

B

A AB A A

A AB

) 3

) 2 )

1

7 hãy tìm hàm đảo của các hàm logic dưới đây (dùng định lý de morgan và các định luật):

AB D C CD A

c

D C C B D B B

D C B A.

F /

AB F b./

BD);

)(AC D B A ( F /

8 Chứng minh bằng đại số các biểu thức sau:

a/ A.B A B A B A B b/ A.B A C (A C)(A B) c/ A.C B.C A C B.C d/ (A B)(A C)(B C) (A B)(A C) e/ (A C)(B C) (A C)(B C)

9 Rút gọn các hàm dưới đây bằng phương pháp đại số (A = MSB) a/ f1 = ABC + A B C + AB C D

b/ f2 = (A+BC) + A ( B + C )(AD+C) c/ f3 = (A+B+C)(A+B+C )( A +B+C)( A +B+ C ) d/ f4(A,B,C,D) = (0,3,4,7,8,9,14,15)

e/ f5 = A B + AC + BC f/ f6 = (A+ C )(B+C)(A+B)

10 Dùng bảng Karnaugh rút gọn các hàm sau: (A = MSB) a/ F(A,B,C) = F(1,3,4)

b/ F(A,B,C) = F(1,3,7) c/ FA,B,C) = F(0,3,4,6,7) d/ F(A,B,C) = F(1,3,4) Các tổ hợp biến 6,7 cho hàm không xác định e/ F(A,B,C,D) = F(5,7,13,15)

f/ F(A,B,C,D) = F(0,4,8,12) g/ F(A,B,C,D) = F(0,2,8,10) h/ F(A,B,C,D) = F(0,2,5,6,9,11,13,14) i/ F(A,B,C,D) = F(0,1,5,9,10,15) j/ F(A,B,C,D) = F (0,5,9,10) với các tổ hợp biến (2,3,8,15) cho hàm không xác định

k/ f(A,B,C,D,E) = F(2,7,9,11,12,13,15,18,22,24,25,27,28,29,31)

BÀI 2: FLIP – FLOP

Mạch flip flop (FF) là phần tử có khả năng lưu trữ một trong hai trạng thái 0 hoặc 1 FF thường có nhiều đầu vào và 2 đầu ra có tính liên hợp (đầu này là đảo của đầu kia) ký hiệu Q

và Q Ký hiệu của các đầu vào tùy theo từng loại FF cụ thể

Các đầu vào điều khiển

Ký hiệu về tính tích cực trong mạch FF:

Ký hiệu Tính tích cực

Tích cực ở mức + Tích cực ở mức - Tích cực ở sườn + Tích cực ở sườn -

Khi R = 1, S = 0 khi đó Q =1 và hồi tiếp về cổng 2 nên cổng 2 có hai ngõ vào bằng

1 nên ngõ ra Q = 0

Khi R = 1, S = 0 khi đó Q = 1 và hồi tiếp về cổng 1 nên cổng 1 có hai ngõ vào bằng 1 vậy Q = 0

Khi R = S = 0 Khi đó Q = Q = 1 và đây là trạng thái cấm

Khi R = S = 1 Giả sử trạng thái trước đó có Q = 1, Q = 0 khi đó hồi tiếp về cổng 1 nên cổng 1 có một ngõ vào bằng 0 vậy Q = 1 nên S-RFF giữ nguyên trạng thái cũ Như vậy gọi FF không đồng bộ bởi vì chỉ cần một trong hai ngõ vào S hay R thay đổi thì ngõ ra cúng thay đổi theo

Sơ đồ logic, ký hiệu và bảng chân lý xây dựng từ cửa NOR Nếu R = S = 0 mạch hoạt động như một yếu tố trạng thái cân bằng Do tính chất phản hồi khép kín mà đầu ra Q= 0 hay Q = 1 Giá trị 0 hay 1 là hoàn toàn ngẫu nhiên

Bảng 2.1 Bảng chức năng của FF dùng cổng NOR

Hình 2.2: Flip – Flop S-R dùng cổng NOR

Từ sơ đồ logic ta dễ dàng thấy rằng chỉ cần thay đổi mức logic đầu và S hoặc R thì trigơ sẽ chọn 1 trạng thái cân bằng

- Nếu S=1, R = 0 thì Q = 1

- Nếu S=0, R=1 thì đầu ra Q=0 Giản đồ thời gian của trigơ như hình vẽ dưới đây với đường nét đứt là đường chỉ nguyên nhân của sự thay đổi trạng thái

Nếu R = 1, S = 0 đầu tại cổng 4 ở mức thấp khi đó FF bị xóa về trạng thái 0

thái cũ

Nếu R = 1, S = 1 thì các công 3,4 đưa ra mức thấp dẫn đến đầu ra Q và Q đều là mức cao, đó là trạng thái cấm Vì vậy thấy rằng chức năng của phương trình đặc trưng giữa FF S-R có xung nhịp không có gì khác FF S-R cơ bản

Phương trình:

Như ta đã phân tích nguyên lý trên thì ta thấy phương trình đặc trưng của FF S-R

có xung nhịp không có gì khác FF S-R cơ bản

Q J

K

b Nguyên lý:

J = 0, K = 1 với Ck là sườn âm thì Q n+1 = 0

Bảng 2.3: Bảng trạng thái của FF S-R có xung nhịp

J= 1, K = 0, với Ck là sườn âm thì Q n+1 = 1

J = 1,K = 1, với Ck là sườn âm thì Q n+1 = Qn chuyển đổi trạng thái

J = 0, K = 0, với Ck là sườn âm thì Q n+1 = Q n giữ nguyên trạng thái

D

E

F H

Q J

K

b) ký hiệu

Loại FF S-R trước đây vẫn còn có sự ràng buộc giữa r và s, nguyên nhân chính là khi

R = S = 1 đầu ra các cổng G, H đều ở mức thấp dẫn đến tình huống không mong muốn là

cả Q m và Qm đều ở mức cao = 1 để loại bỏ trường hợp này người ta lấy tín hiệu ở đầu ra đưa trở lại đến các đầu vào của g và H vì Q và Q luôn có trạng thái ngược nhau

b Nguyên lý hoạt động:

Theo như sự trình bày trên đây về sự cải tiến của FF JK ta thấy hoạt động của nó giống như FF S-R master slave, chỉ khác bởi sự tương đương sau của các tín hiệu đầu vào:

Hình 2.4: Cấu trúc và ký hiệu Bảng 2.4: Bảng trạng thái của FF JK

Flip – Flop D là mạch điện có chức năng thiết lập trạng thái 0 theo tín hiệu đầu vào

D = 0 và thiết lập trạng thái 1 theo tín hiệu đầu vào D = 1 trong điều kiện phải có xung định thời

a) cấu trúc

Q C

2.5 FLIP - FLOP VỚI NGÕ VÀO PRESET VÀ CLEAR:

Tính chất của FF là có trạng thái ngõ ra bất kỳ khi mở máy Trong nhiều trường hợp,

có thể cần đặt trước ngõ ra Q=1 hoặc Q=0, muốn thế, người ta thêm vào FF các ngõ vào Preset (đặt trước Q=1) và Clear (Xóa Q=0), là ký hiệu của FF RS có ngã vào Preset và Clear tác động mức thấp

Hình 4.6: FF RS có ngõ vào Set và Clear

3 Cho sơ đồ logic dưới đây hãy vẽ dạng song đầu ra theo dạng song đầu vào Cp và Vi đã cho

4 Xét sơ đồ logic dưới đay hãy vẽ dạng song đầu ra tương ứng voíư dạng sóng đầu vào

Cp và Vi

5 Cho các mạch điện như sơ đồ dưới đây và các dạng sóng A, B, C Hãy viết biểu thức hàm logic và vẽ dạng sóng của các Q1, Q 2 , Q 3

BÀI 3: MẠCH LOGIC MSI 3.1 MẠCH MÃ HÓA:

3.1.1.Sơ đồ khối tổng quát

Mạch mã hóa (ENCODER) là mạch có nhiệm vụ biến đổi những ký hiệu quen thuộc với con người sang những ký hiệu không quen thuộc với con người

Sơ đồ khối tổng quát của một mạch mã hóa như Hình 3.1

Hình 3.1: Sơ đồ khối tổng quát của một mạch mã hóa

………

1………1 1

Khi một ngõ vào được chọn ngõ ra có một tổ hợp nhị phân tương ứng Với ngõ vào đầu tiên là 1 0…0 và ngõ vào cuối cùng là 00…1 Ngõ vào được chọn có mức logic 1 ta nói ngõ vào tác động ở mức cao và ngõ vào được chọn có mức logic 0 ta nói ngõ vào tác động ở mức thấp