Hội thảo thiết kế vi mạch semicon

Hội thảo thiết kế vi mạch semicon

Factory Video in Intel

CMOS Fabrication

Board Design Video

LAYOUT VLSI VIDEO

Reference Video

Nội Dung

 Sơ lược quy trình thiết kế IC

chip (Board Design)

Kiểm tra chip mẫu

Giới Thiệu Về Thiết Kế IC

Thung Lũng Silicon

Các Công Ty Chip tại Việt Nam

ARRIVE Technology

(TCVN)

TMA Solutions Signet Design Solutions

VSMC Splendid JSC

GreyStones Technology

SEMICON PROPRIETARY AND CONFIDENTIAL

SoC: System On Chip

Nhiệm vụ Thiết Kế Vi Mạch

Nhiệm vụ người thiết kế

Evolution of Microelectronics: the SoC Paradigm

Xu hướng nghành thiết kế IC

 Static Timing Analysis

 DFT (Design For Test)

GIỚI THIỆU VỀ CẤU TRÚC IC

Cấu Trúc IC Cơ Bản

Cấu Trúc FPGA

IC Phức Tạp

Cấu Trúc Chip SEMICON

Quy Trình Thiết Kế IC

Quy Trình Thiết Kế IC (Front-end)

Basic Design RTL Coding RTL Check

Synthesis Rule Check DFT

verification Check All dynamic functions

verification Check All static functions verification Check All static functions STA Static Timing Analysis

Quy Trình Thiết Kế IC (Back-end)

Place & Routing verification Check All static functions STA Static Timing Analysis Layout Verification

ATPG Dynamic Functional verification

Thời Gian – Nhân Lực

NGÔN NGỮ PHẦN CỨNG

(HDL) (Hardware Description Language)

Ngôn Ngữ Mô Tả Phần Cứng

 VHSIC: very-high-speed integrated circuit

 Verilog

 Chúng ta sẽ học kỹ ngôn ngữ này

Ứng Dụng Ngôn Ngữ Mô Tả Phần

Cứng

Level Mô tả

■ Behavior level (Mức hành vi)

■ RTL (Register Transfer level)

hardware resource accurate cycle accurate

gate level structure accurate cycle accurate

Ví Dụ Về Mạch Tổ Hợp (Combination Circuit)

module_name

module _ name (x,y,z,a,b,c);

// Output port definitions

Mạch Tuần Tự - Máy Trạng Thái

Mô Tả Mạch Tuần Tự Bằng Verilog

MÔI TRƯỜNG MÔ PHỎNG

Cấu Trúc Môi Trường Mô Phỏng

DUT(design under test) (Thiết kế cần kiểm tra

Phần Minh Họa

chạy như thế nào?

Tools Dùng Để Chạy Mô Phỏng

Dùng ModelSim

Giao Diện ModelSim

Mô Phỏng Dùng ModelSim

Dùng QuestaSim

Giao Diện QuestaSim

Mô Phỏng Dùng QuestaSim

TỔNG HỢP THÀNH MỨC CỔNG

Tổng Hợp – Logic Synthesis

Floor Plan

Layout

Khi Layout, timing Không Tốt

Tạo File SDF from GDSII

Packaging

Packaging

Sản Xuất CHIP

Chương Trình Đào Tạo

 Sơ Cấp

 Học quy trình Thiết Kế chi tiết của Front-End

 Thiết Kế mạch số nhỏ

 Thiết Kế mạch số trung bình (các IPs trong CHIP)

 Học cách thiết kế, kiểm tra thiết kế, xây dựng môi trường test trên Linux

 Trung Cấp

 Học quy trình Thiết Kế chi tiết của SOC

 Thiết Kế các IPs trong real CHIP

 Thiết Kế mạch số lớn (INTC và BSC của CHIP)

 Học cách thiết kế, kiểm tra thiết kế, xây dựng môi trường test

Chương Trình Học – Sơ Cấp

 Phần I: Quy trình sản xuất IC và học Tools mô phỏng (1 tuần)

 Phần II: Ôn lại mạch số và thiết kế mạch số (1 tuần)

 Phần III: Ngôn ngữ mô tả phần cứng Verilog (2 tuần)

 Phần IV: Mô tả Thiết Kế Số bằng Verilog HDL (2 tuần)

 Phần V: Xây dựng môi trường kiểm tra Thiết Kế (3 tuần)

 Phần VI: Nghiên cứu IPs và thuyết trình báo cáo (1 tuần)

 Phần VII: Sử dụng môi trường để kiểm tra thiết kế (2 tuần)

mục bài tập” học viên

 quyết định cấp giấy chứng nhận hay không?

Chương Trình Học – Trung Cấp

Thời gian khóa học: 3 tháng (12 tuần) chia làm

5 phần

 Quy trình thiết kế hệ thống chip (SOC) (1 tuần)

 Thiết kế Bus Platform và Bus Bridge (BSC) (3 tuần)

 Thiết kế khối điều khiển ngắt (INTC) trong VĐK (3 tuần)

 Thiết kế hệ thống SoC: CPU model, INTC, BSC, PWM (khóa cơ

bản), TMR (khóa cơ bản) (3 tuần)

 Xây dựng môi trường kiểm tra hệ thống SoC (2 tuần)

Hoàn thành toàn bộ bài tập, Semicon sẽ kiểm tra “Thư mục bài tập” học viên

 quyết định cấp giấy chứng nhận hay không?

Quang cảnh học lý thuyết

Quang cảnh thực hành tại SEMICON

Quang cảnh thực hành tại SEMICON

Hình ảnh học viên làm bài thuyết trình IPs tại SEMICON

Hỗ trợ sinh viên thực tập tại Trung Tâm

Đó là tóm tắt nội dung qua

Khóa THIẾT KẾ VI MẠCH CƠ BẢN các Anh/Chị sẽ được học

Câu Hỏi & Trả Lời