Kĩ thuật điện tử số

Điện tử số là nhánh quan trọng của kỹ thuật điện tử, xử lý các tín hiệu số trêncơ sở đại số logic, là cơ sơ để tạo ra các sản phẩm điện tử nhỏ gọn, tiêu thụ ít nănglượng, tích hợp nhiều tính năng. Giáo trình kỹ thuật số đề cập tới các nội dung: đại sốlogic, và mã hóa, chuyển đổi tín hiệu tương tựsố, các họ vi mạch số thực hiện cáchàm logic, phương pháp thiết kế, tối ưu mạch điện tử số, xây dựng các mạch tổ hợpthường gặp trong tính toán, mã hóa, và truyền dư liệu, cũng như các mạch điện tử sốdãy có nhớ như thanh ghi dịch, bộ đếm,..Cuốn sách phục vụ cho sinh viên chuyên ngành Kỹ thuật ĐiệnĐiện tử và là tàiliệu tham khảo hữu ích cho các chuyên ngành Kỹ thuật Điện tử, truyền thông và Kỹthuật điều khiển và tự động hóa… cũng như đọc giả quan tâm đến lĩnh vực điện tửsố.Giáo trình Kỹ thuật Điện tử số do TS. Đào Thanh Toản là chủ biên, đồng thờilà tác giả của chương 1,2,4,5,6; chương 3,7 do ThS. Hồ Thành Trung biên soạn.Trong quá trình hoàn thành cuốn giáo trình này, chúng tôi đã nhận được sựgiúp đỡ, thảo luận, và góp ý của nhiều đồng nghiệp tại bộ môn Kỹ thuật Điện tử,Khoa ĐiệnĐiện tử, Đại học Giao thông Vận tải, và các đồng nghiệp tại các TrườngĐại học khác.Mặc dù cố gắng sửa chữa, bổ sung cho tài liệu được hoàn chỉnh, nhưng chắcchắn không tránh khỏi những thiếu sót, hạn chế. Chúng tôi mong nhận được thêmgóp ý của đọc giả để nâng cao hơn nữa chất lượng giáo trình này. Những ý kiến đónggóp cho chúng tôi xin gửi tới: Bộ môn Kỹ thuật Điện tử, Khoa ĐiệnĐiện tử

sGiá trị tp Mã nhì phân Mã dư 3 Mã gray

4bit

3 bit

STT Mã nhị

phân

Mã dư 3 Mã gray

Mã BCD

3 0011 0011 0011

Mã 3-8

Các biến đầu vào Các biến đầu ra

AB

CD

00 1 2 3 4

01 5 6 7 8

11 9 10 11 12

10

13 14 15 16 TỐI THIỂU HÓA

Cặp 4 theo hàng ngang Cặp 4 theo hàng dọc

2 hàng cặp 4 ngang 2 hàng cặp 4 dọc

1-2-3-4-5-6-7-8

C

1-2-5-6-9-10-13-14

A

5-6-7-8-9-10-11-12

D

2-3-6-7-10-11-14-15

B

9-10-11-12-13-14-15-16

C

3-4-7-8-11-12-15-16

A

1-2-3-4-13-14-15-16

D

1-5-9-13-4-8-12-16

B

4 CẶP

Xây dựng bộ cộng đầy đủ sử dụng bộ giải mã 3→8

Bộ giải mã với cổng OR tại đầu ra có thể được sử dụng để xây dựng hàm Boolean Bộ giải mã có số đầu vào bằng số biến trong hàm Boolean

Bảng sự thật bộ cộng nhị phân 1 bit và đầu ra bộ giải mã

Tương ứng đầu ra

của mạch giải mã 3>

8

Đầu vào bộ cộng Đầu ra bộ cộng

Từ bảng trên, ta có:

S = D1+ D2+ D4+ D7

C0 = D3+ D5+ D6+ D7

Vậy bộ cộng nhị phân 1 bit được xây dựng từ bộ giải mã 3→ 8, như hình sau:

Chương 1

Vd

Xây dựng mạch thực hiện hàm: F= A C + A B + B C

sử dụng:

- Các cổng logic cơ bản

- Chỉ sử dụng cổng NAND

- Chỉ sử dụng cổng NOR

- Thực hiện mạch bởi các cổng AND, OR, NOT

9

- Thực hiện chuyển từng cổng sang cổng NAND F= A C + A B + B C = A C+ A B+B C =¿

= BBCC AACC AABB

- Chuyển đổi từng cổng sang cổng NOR

F= A C + A B + B C =(A+C )+(A+ B)+(B+C)= (A+C )+( A+ B)(B +C)

BÀI 2Xây dựng mạch số với hàm: F=(A+B)(A+C)(B+D)

(a) Sử dụng các cổng cơ bản

(b) Chỉ sử dụng cổng NAND

(c) Chỉ sử dụng cổng NOR

Hướng dẫn:

(a) Sử dụng các cổng cơ bản:

(b) Thực hiện hàm chỉ sử dụng cổng NAND

F=(A+B)(A+C)(B+D) =(A+C ) ( A+C)( B+D)

Chương 2

Sử dụng phần tử logic co bản thiết kế mạch chuyển đổi mã,

+biến đỗi mã từ mã nhị phân thành gray ( 3-4 bit )

+ biến đỗi mã từ mã dư 3 thành gray ( 3 -4 bít)

+ biến đỗi mã từ mã gray thành nhị phân ( 3 -4 bít)

+ biến đỗi mã từ mã gray thành nhị phân ( 3 -4 bít)

+biến đỗi mã từ mã nhị phân ( gray, nhị phân )( 3-4 bit ) thành 7 vạch Bài làm

Ta có bảng sự thật chọn mã đầu vào là A , B ,C ,D Đầu ra là X ,Y,Z,H

Mã dư 3 Mã gray

Ta có bảng kác nô

Bảng K cho X Bảng K cho Y Bảng K cho Z Bảng K cho H Tối thiểu hóa và vẽ bảng

Chương 3

Dạng 1 :

RS-FF

1 1 x 0 0 1 1 0

Dạng 1

Thiết kế bộ đếm bộ đếm đồng bộ , sử dụng XX-FF , Kd = 12

Bài làm

Gọi đầu vào đếm là Xđ đầy ra là Y

Gọi các trạng thái ( Kd -1 = số trạng thái) : S0 S1 S2 S3 …… S(kd-1)

Nếu Kd ≥ 8 => sử dụng 3 bit

Nếu Kd ≥16 => sử dụng 4 bit

Gọi mã được sử dụng là XX a – FF, XXb-FF,XXc-FF

Chọn mã nhị phân dể làm mã hóa

S0 : 000 S1: 001 S2:010 S3 :011 S4: 100 S5 :101 S6: 110 S7 : 111

Sơ đồ mô hình trạng thái

Đầu Q Vào Q

Trạng thái cuối Y = ABC Xđ

Viết bảng xd đầu vào đk

Tối thiểu hóa

Vẽ sơ đồ

Dạng 2

Vd thiết kế bộ đếm sử dụng thanh tăng thanh ghi dịch Kd = 6

Vì Kd = 6 – sử dụng 3 bit

Từ đồ hình trạng thái ta chọn chu trình xuất phát từ

Fht = 111000

Tối thiểu hóa fht còn trạng thái 010 và 101 coi là x để tối thiếu hóa

Fht = A ( A ngang)

Bảng trạng thái

Trạng thái cuối Y = AB C Xđ

Vẽ sơ đ