Biểu diễn và hiện thực các hàm luận lý potx

Tối giản hàm chuyển mạchBiểu thức tối giản irreducible: là biểu thức trong đó bất kì term hay literal trong term không thể xóa mà không thay đổi giá trị luận lý của biểu thức x’y + yx ?x

Biểu diễn và hiện thực các hàm luận

lý

f(x,y,z) = (x’ + y’z’)(z + xy’)

Danh sách minterm và s-o-p

Danh sách minterm (minterm list)

Liệt kê các giá trị mà hàm bằng 1

f(x, y, z) = ∑(1, 3, 4)

Biểu thức canonical s-o-p từ danh sách minterm

f(x, y, z) = m1 + m3 + m4

Danh sách maxterm và p-o-s

Danh sách maxterm (maxterm list)

Liệt kê các giá trị mà hàm bằng 0

f(x, y, z) = ∏(0, 2, 5, 6, 7)

Biểu thức canonical p-o-s từ danh sách maxterm

f(x, y, z) = M0M2M5M6M7

Kề luận lý

Kề luận lý (logically adjacent): hai tổ hợp các biến gọi là

kề luận lý nếu chúng chỉ khác nhau một vị trí bit

1011 và 1001ab’cd và ab’c’dabcd a’b’cd ?

Có phương pháp nào biểu diễn việc kề luận lý một cách trực quan?

Bìa luận lý và hàm chuyển mạch

Bìa luận lý và hàm chuyển mạch

Bìa luận lý và danh sách

Ví dụ

Cho f = ∑(2,4,6,9,10,11,12,13,15)

Xác định tất cả các 1-cubeXác định tất cả các 2-cubeCác k-cube nào bị bao phủ (cover) bởi các cube khác?

Tối giản hàm chuyển mạch

Biểu thức tối giản (irreducible): là biểu thức trong đó bất

kì term hay literal trong term không thể xóa mà không

thay đổi giá trị luận lý của biểu thức

x’y + yx ?xyz + x’yz + z ?

Biểu thức tối thiểu (minimal): là biểu thức có ít số term nhất trong tất cả các biểu thức tương đương

Nếu nhiều biểu thức có cùng số term, biểu thức có số literal ít nhất là tối thiểu

Tối giản hàm chuyển mạch (tt)

Bao phủ (cover): hàm f1 bao phủ hàm f2 nếu bất kì khi

Là biểu thức biểu diễn K-cube

Prime implicant: là một implicant của hàm f thỏa tính

chất nếu xóa bất kì literal nào thì tích mới không là

implicant của hàm f

Tối giản hàm chuyển mạch là chọn tập con nhỏ nhất các prime implicant bao phủ tất cả các minterm

Tối giản bằng bìa luận lý ( s-o-p )

Tối giản bằng bìa luận lý ( s-o-p )

Tối giản bằng bìa luận lý ( s-o-p )

(n-1)-được bao phủ cho đến khi bao phủ tất cả các ô 1

Tối giản bằng bìa luận lý ( s-o-p )

(n-1)-được bao phủ cho đến khi bao phủ tất cả các ô 1

Tối giản bằng bìa luận lý ( s-o-p )

(n-1)-được bao phủ cho đến khi bao phủ tất cả các ô 1

Tối giản bằng bìa luận lý ( s-o-p )

(n-1)-được bao phủ cho đến khi bao phủ tất cả các ô 1

Tối giản bằng bìa luận lý ( p-o-s )

Tương tự tìm biểu thức tối giản s-o-p

Thực hiện trên các ô 0

Hàm đặc tả không đầy đủ

Trong thực tế, một vài tổ hợp đầu vào không bao giờ xảy

ra Phải gán giá trị nào cho đầu ra (0 hay 1)?

Câu trả lời là “we don’t care” trạng thái tùy định

(don’t care)

Những hàm như trên được gọi là hàm đặc tả không đầy

đủ (incompletely specified)

f = ∑(tổ hợp 1) + ∑d(tổ hợp tùy định) Dùng kí hiện × để biểu diễn trong bìa luận lýKhi tối giản, có thể gán x là 0 hay 1 theo hướng tối thiểu hóa hàm chuyển mạch

Giải thuật Quine-McCluskey

Tìm các PP

Đưa hàm về dạng dang sách

minterm

f = ∑(2,3,4,5,7,8,10,11,12,13) Phân loại minterm theo thứ tự

Tìm các PP

Đưa hàm về dạng dang sách

minterm

f = ∑(2,3,4,5,7,8,10,11,12,13) Phân loại minterm theo thứ tự

Tìm các PP

Đưa hàm về dạng dang sách

minterm

f = ∑(2,3,4,5,7,8,10,11,12,13) Phân loại minterm theo thứ tự

Tìm tập tối thiểu

P1 P2 P3 P4 P5 P6

Tìm tập tối thiểu

Lập bảng

Tìm các essential PP

Tìm theo cột Cột chỉ có một cover Đánh dấu các cột đã

được cover

2 3 4 5 7 8 10 11 12 13

P1 P2 P3 P4 P5 P6

Tìm tập tối thiểu

Lập bảng

Tìm các essential PP

Tìm theo cột Cột chỉ có một cover Đánh dấu các cột đã

Hàm đặc tả không đầy đủ

Tìm các PP

Xem các giá trị don’t care là 1Tìm các PP như với hàm đặc tả đầy đủTìm tập tối thiểu

Lập bảng không cần các cột có giá trị don’t care

Ví dụ

f = ∑(1,2,5,7,13,15) + ∑d(6,10)

Khoa Khoa học và Kỹ thuật máy tính - Bộ môn kỹ thuật máy tính

Hiện thực theo AND-OR

B A

Hiện thực bằng mạch 2 lớp

Hiện thực theo NAND

Hiện thực theo OR-AND, theo NOR (sv tự đọc)

f

f

D C

B A

Vấn đề khi hiện thực

Có thể biểu diễn 1 hàm chuyển mạch bằng nhiều biểu

thức luận lý khác nhau, có biểu thức đơn giản, có biểu

thức phức tạp

Có nhiều cách khác nhau để thực hiện (mạch số) cùng 1 hàm chuyển mạch

Đánh giá một mạch số bởi nhiều chỉ tiêu khác nhau

Giá thành/công suất tiêu tốn Diện tích dành cho các đường kết nối giữa ngõ vào và ngõ ra của các cổng luận lý

Số lượng kết nối, fan-in, thời gian trễ

Vấn đề khi hiện thực (tt)

f(w,x,y,z) = wx(y+z) + w’x’(y+z)

Vấn đề khi hiện thực (tt)

f(w,x,y,z) = wx(y+z) + w’x’(y+z)

Giản đồ thời gian

Giản đồ thời gian

Các phương pháp biểu diễn đã học chỉ có thể biểu diễn trạng thái tĩnh của mạch số

Vẽ ra dạng tín hiệu như 1 hàm của thời gian  giản đồ thời gian (timing waveform)

Giản đồ thời gian diễn tả các chuyển mức (transition) của tín hiệu đầu vào / đầu ra

Tín hiệu khi đi qua cổng phải chịu 1 thời gian trễ nhất định 

sự không đồng nhất về thời gian trễ của các cổng có thể sinh ra các lỗi thời gian (timing hazard):

các gai (glitch)

Giản đồ thời gian

Các phương pháp biểu diễn đã học chỉ có thể biểu diễn trạng thái tĩnh của mạch số

Vẽ ra dạng tín hiệu như 1 hàm của thời gian  giản đồ thời gian (timing waveform)

Giản đồ thời gian diễn tả các chuyển mức (transition) của tín hiệu đầu vào / đầu ra

Tín hiệu khi đi qua cổng phải chịu 1 thời gian trễ nhất định 

sự không đồng nhất về thời gian trễ của các cổng có thể sinh ra các lỗi thời gian (timing hazard):

các gai (glitch)

Giản đồ thời gian của cổng AND

Giản đồ thời gian

Các phương pháp biểu diễn đã học chỉ có thể biểu diễn trạng thái tĩnh của mạch số

Vẽ ra dạng tín hiệu như 1 hàm của thời gian  giản đồ thời gian (timing waveform)

Giản đồ thời gian diễn tả các chuyển mức (transition) của tín hiệu đầu vào / đầu ra

Tín hiệu khi đi qua cổng phải chịu 1 thời gian trễ nhất định 

sự không đồng nhất về thời gian trễ của các cổng có thể sinh ra các lỗi thời gian (timing hazard):

các gai (glitch)

Giản đồ thời gian của cổng AND

Khi thời gian trễ của tín hiệu không đồng nhất

Thí dụ

Thiết kế mạch với 2 ngõ ra f1 và f2 cho dưới đâyf1(a,b,c) = ∑ (0, 1, 3) và f2(a,b,c) = ∑ (0, 1, 5)

Bài tập

3.1, 3.2, 3.5, 3.6, 3.7, 3.14, 3.16