Bai giang Điện tử số

digital electronics

Tài liệu tham khảo

 Kỹ thuật số

 Kỹ thuật điện tử số

 Foundation of Digital Logic Design,

G.Langholz, A Kandel, J Mott, World

Scientific, 1998

 Introduction to Logic Design, 2nd Ed,, Alan

B, Marcovitz, Mc Graw Hill,2005

 ftp://dce.hut.edu.vn/hungpn

2

Nội dung môn học

 Chương 1 Các hàm logic cơ bản

 Chương 2 Các cổng logic cơ bản và mạch thực hiện

 Chương 3 Hệ tổ hợp

 Chương 4 Hệ dãy

Chương 1

Các hàm logic cơ bản

4

1.1 Đại số Boole ?

 Giới thiệu

- Môn đại số do George Boole sáng lập vào thập kỷ 70.

- Là cơ sở lý thuyết, là công cụ cho phép nghiên cứu,

mô tả, phân tích, thiết kế và xây dựng các hệ thống số,

hệ thống logic, mạch số ngày nay.

1.1 Đại số Boole ?

 Các định nghĩa

• Biến lôgic: đại lượng biểu diễn bằng ký hiệu

nào đó, lấy giá trị 0 hoặc 1

• Hàm lôgic: nhóm các biến lôgic liên hệ với nhau qua các phép toán lôgic, lấy giá trị 0 hoặc 1

• Phép toán lôgic cơ bản: có 3 phép toán logic

• 1 không gian con: biến lấy giá trị đúng (=1)

• Không gian con còn lại: biến lấy giá trị sai (=0)

1.1 Đại số Boole

 Biểu diễn biến và hàm lôgic

• Cách 2: Biểu thức đại số

Ký hiệu phép Và (AND):

Ký hiệu phép Hoặc (OR): +

Ký hiệu phép Đảo (NOT): 

VD: F = A AND B OR C

hay F = A.B + C

1.1 Đại số Boole

 Biểu diễn biến và hàm lôgic

• Cách 5: Biểu đồ thời gian

A 1 0

F(A,B)

0

B 1 0

1

12

 Định lý Đờ Mooc-gan

A B A.B A.B A B

1.2 Biểu diễn các hàm lôgic

1.2 Biểu diễn các hàm lôgic

 Dạng tuyển chính qui

 Định lý Shannon: Tất cả các hàm lôgic có thể triển khai theo một trong các biến dưới dạng tổng của 2 tích lôgic:

F(A,B, ,Z) A.F(0,B, ,Z) A.F(1,B, ,Z)

Ví dụ F(A,B) A.F(0,B) A.F(1,B)  

1.2 Biểu diễn các hàm lôgic

 Dạng tuyển chính qui

Nhận xét

Giá trị hàm = 0  số hạng tương ứng bị loại

Giá trị hàm = 1  số hạng tương ứng bằng tích các biến

Cách áp dụng nhanh định lý Shannon: Từ bảng thật,

ta chỉ quan tâm tới giá trị của hàm bằng 1 Với mỗi giá trị bằng 1, ta thành lập biểu thức tổ hợp tích các biến theo quy tắc giá trị biến bằng 1 thì giữ nguyên, giá trị biến bằng 0 thì đảo Biểu thức cuối cùng là tổng của các tổ hợp biến nói trên

20

1.2 Biểu diễn các hàm lôgic

Cho hàm 3 biến F(A,B,C)

Hãy viết biểu thức hàm

dưới dạng tuyển chính qui

1.2 Biểu diễn các hàm lôgic

 Dạng hội chính qui

Nhận xét

Giá trị hàm = 1 

số hạng tương ứng bị loạiGiá trị hàm = 0 

số hạng tương ứng bằng tổng các biếnCách áp dụng nhanh định lý Shannon: Từ bảng thật, ta chỉ quan tâm tới giá trị của hàm bằng 0 Với mỗi giá trị bằng 0, ta thành lập biểu thức tổ hợp tổng các biến

theo quy tắc giá trị biến bằng 1 thì đảo, giá trị biến bằng

0 thì giữ nguyên Biểu thức cuối cùng là tích của các tổ hợp biến nói trên

1.2 Biểu diễn các hàm lôgic

24

1.2 Biểu diễn các hàm lôgic

Cho hàm 3 biến F(A,B,C)

Hãy viết biểu thức hàm

dưới dạng hội chính qui

1.2 Biểu diễn các hàm lôgic

 Biểu diễn dưới dạng số

 Dạng tuyển chính qui

1.2 Biểu diễn các hàm lôgic

• Dạng tuyển chính quy quan tâm

tới những tổ hợp biến mà tại đó

hàm nhận giá trị bằng 1

• Việc biểu diễn hàm tuyển chính

quy dưới dạng số liệt kê các tổ

hợp biến mà tại đó hàm có giá trị

 Biểu diễn dưới dạng số

 Dạng hội chính qui

- Dạng hội chính quy quan tâm tới

những tổ hợp biến mà tại đó hàm

nhận giá trị bằng 0

- Việc biểu diễn hàm logic hội chính

quy dưới dạng số liệt kê các tổ hợp

biến mà tại đó hàm có giá trị bằng 0

1.2 Biểu diễn các hàm lôgic

 Biểu diễn dưới dạng số

Kết luận: 1 hàm logic bất kỳ đều có thể

chuyển về dạng tuyển chính quy (hoặc hội

chính quy) nhờ áp dụng định lý Shannon.

 Bài toán tối thiểu hóa:

• Tiêu chí:

- Số lượng biến tự là tối thiểu

- Số lượng biến tự trong một biểu thức tổng các tích hoặc tích các tổng là tối thiểu

- Số lượng các số hạng trong biểu thức tổng các tích hoặc tích các tổng là tối thiểu

• Mục đích: Giảm thiểu số lượng linh kiện

• Phương pháp: - Đại số

- Bìa Cac-nô-…

1.3 Tối thiểu hóa các hàm lôgic

30

    

(1) AB AB B (A B)(A B) B (1') (2) A AB A A(A B) A (2') (3) A AB A B A(A B) AB (3')

 Phương pháp đại số

- Dùng các phép biến đổi đại số logic thông thường

- Dựa trên các tính chất, định lý cơ bản

1.3 Tối thiểu hóa các hàm lôgic

• Một số quy tắc tối thiểu hóa:

Có thể tối thiểu hoá một hàm lôgic bằng cách nhóm các số hạng

Có thể thêm số hạng đã có vào một biểu thức lôgic

• Một số quy tắc tối thiểu hóa:

 Có thể loại đi số hạng thừa trong một biểu thức lôgic

Trong 2 dạng chính qui, nên chọn cách biểu diễn

AB BC AC

AB BC AC(B B)

AB BC ABC ABC AB(1 C) BC(1 A) AB BC

1.3 Tối thiểu hóa các hàm lôgic

 Phương pháp bìa Các-nô

(Karnaugh)

- Bìa Karnaugh là phương pháp biểu diễn tương đương của bảng thật cho hàm

Boole

- Bìa Karnaugh có thể sử dụng cho số

lượng biến bất kỳ, nhưng thường nhiều

nhất là 6 biến

34

1.3 Tối thiểu hóa các hàm lôgic

 Phương pháp bìa Các-nô (Karnaugh)

- Nếu số biến là n => 2 n ô.

- 2 n ô được sắp xếp sao cho phù hợp với quá trình tối thiểu hóa

- 2 ô liền kề nhau chỉ sai khác nhau 1 giá trị của 1 biến (tương ứng với tổ hợp biến khác nhau 1 giá trị)

- Bìa Các-nô có tính không gian

BC A

00 01 11 10

1

 Phương pháp bìa Cac-nô

• Phương pháp bìa Cac-nô

1.3 Tối thiểu hóa các hàm lôgic

1.3 Tối thiểu hóa các hàm lôgic

tuyển chính quy Để dùng cho

dạng hội chính quy phải chuyển

tương đương

38

• Qui tắc 1: nhóm các ô sao cho số lượng ô trong nhóm là một

số luỹ thừa của 2 Các ô trong nhóm có giá trị hàm cùng bằng 1.

• Qui tắc 2: Số lượng ô trong nhóm liên quan với sốlượng biến có thể loại đi.

Nhóm 2 ô  loại 1 biến, nhóm 4 ô  loại 2 biến, nhóm

1.3 Tối thiểu hóa các hàm lôgic

 Phương pháp bìa Các-nô (Karnaugh)

Bìa 5 biến được xem như gồm 2 bìa 4 biến ghép với nhau

44

1.3 Tối thiểu hóa các hàm lôgic

 Phương pháp bìa Các-nô (Karnaugh)

1 1

00 01 11 10

ABCD0001

F

0

1

1 Chứng minh các biểu thức sau:

b) F(A,B,C,D) = 1 ứng với tổ hợp biến có ít nhất 2 biến bằng 1 Các trường hợp khác thì hàm bằng 0.

B

A B

AB

A

AB A C  (A C)(A B) 

CBC

AC

B

Bài tập chương 1 (1/3)

46

3 Trong một cuộc thi có 3 giám khảo Thí sinh chỉ đạt

kết quả nếu có đa số giám khảo trở lên đánh giá đạt.Hãy biểu diễn mối quan hệ này bằng các phươngpháp sau đây:

a) Bảng thật

b) Bìa Cac-nô

c) Biểu đồ thời gian

d) Biểu thức dạng tuyển chính quy

e) Biểu thức dạng hội chính qui

f) Các biểu thức ở câu d), e) dưới dạng số

g) Tối thiểu hóa hàm

Bài tập chương 1 (2/3)

4 Tối thiểu hóa các hàm sau bằng phương pháp

A)(

CB

A)(

CB

A)(

CB

A()C,B,A(

Bài tập chương 1 (3/3)

48

AC BC AA AB C(A B) A(A B) (A C)(A B)

1 b)

Giải bài tập chương 1

50

Giải bài tập chương 1

F(A, B, C, D)  (A BC) A(B C)(AD C)   

4. a)

Giải bài tập chương 1

A)(

CB

A)(

CB

A)(

CB

A()C,B,A(

4. b)

Giải bài tập chương 1

54

00 1

01 11 10

Giải bài tập chương 1

56

5 d)

F(A, B,C, D) (B C D)(A B C)(A B C)(B C D)(A B C D)           

Giải bài tập chương 1

Giải bài tập chương 1

58

Chương 2

Các cổng logic cơ bản

và mạch thực hiện

Nội dung chương 2

 2.1 Các phần tử logic cơ bản

 2.2 Các mạch tích hợp số

 2.3 Ký hiệu các phần tử logic cơ bản

62

UE = 0 hoặc E vôn

UEA, UY F(A)0v0, Ev1

NPN PNP

Ie = Ib +Ic, Ie và Ic >> Ib

Tranzixto

 Tranzixto là dụng cụ bán dẫn, có 2 kiểu: NPN và PNP

 Tranzixto thường dùng để khuếch đại Còn trong

mạch lôgic, tranzixto làm việc ở chế độ khóa, tức có

2 trạng thái: Tắt (Ic = 0, Ucemax), Thông (có thể bão hòa): Icmax, Uce = 0

Ic

Ib Ib

Ie

Ic

Ie E B

B

E

68

Mạch tích hợp (IC): Integrated Circuits

• tương tự : làm việc với tín hiệu tương tự

• số: làm việc với tín hiệu chỉ có 2 mức

1 0

2.2 Các mạch tích hợp số

 Phân loại theo số tranzixto chứa trên một IC

SSI Small Scale Integration

(Mạch tích hợp cỡ nhỏ)

n < 10

MSI Medium Scale Integration

(Mạch tích hợp cỡ trung bình)

n = 10 100

LSI Large Scale Integration

(Mạch tích hợp cỡ lớn)

n = 100 1000

VLSI Very Large Scale Integration

(Mạch tích hợp cỡ rất lớn)

n = 10 3 10 6

2.2 Các mạch tích hợp số

70

 Phân loại theo bản chất linh kiện được sử dụng

Sử dụng tranzixto lưỡng cực:

RTL (Resistor Transistor Logic)

DTL (Diode Transistor Logic)

TTL (Transistor Transistor Logic)

ECL (Emiter Coupled Logic)

Sử dụng tranzixto trường

(FET: Field Effect Transistor):

MOS (Metal Oxide Semiconductor) NMOS –

PMOS

CMOS(Complementary Metal Oxide

2.2 Các mạch tích hợp số

Vào TTL

Mức 1

Dải không xác định

Mức 0

3,3

0,5 0

5 v

Ra TTL

Mức 1

Dải không xác định

Mức 0

2.2 Các mạch tích hợp số

72

 Một số đặc tính của các mạch tích hợp số

 Đặc tính điện

• Thời gian truyền: gồm

Thời gian trễ của thông tin ở đầu ra so với đầu vào

Thời gian trễ trung bình được đánh giá:

Vào

Ra

L

H 50%

THL

50%

2.2 Các mạch tích hợp số

 Thời gian cần thiết để tín hiệu chuyển biến từ mức 0 lên

mức 1 (sườn dương), hay từ mức 1 về mức 0 (sườn âm)

t R : thời gian thiết lập sườn dương(sườn lên)

t F : thời gian thiết lập sườn âm(sườn xuống)

2.2 Các mạch tích hợp số

74

Phần tử AND dùng IC

Phần tử AND dùng IC (tt)

80

Phần tử OR dùng IC

Phần tử NAND dùng IC

82

Phần tử NOR dùng IC

Phần tử XOR dùng IC

B A B

A B

84

Phần tử XNOR dùng IC

B A B

A B

A   

& AB

B

AB A

B

AB A

B

 1 A

B

A+B

Đảo

2.3 Ký hiệu các phần tử lôgic cơ bản

86

 1

 1 A

B

A+B

=1 A

Chương 3

Hệ tổ hợp

88

Nội dung chương 3

3.1 Khái niệm

3.2 Một số hệ tổ hợp cơ bản 3.3 Các mạch số học

 Hệ lôgic được chia thành 2 lớp hệ:

 Hệ tổ hợp

 Hệ dãy

Hệ tổ hợp: Tín hiệu ra chỉ phụ thuộc tín hiệu vào

ở hiện tại  Hệ không nhớ Chỉ cần thực hiện bằng những phần tử logic cơ bản.

Hệ dãy: Tín hiệu ra không chỉ phụ thuộc tín hiệu

vào ở hiện tại mà còn phụ thuộc quá khứ của tín hiệu vào  Hệ có nhớ Thực hiện bằng các phần tử nhớ, có thể có thêm các phần tử logic cơ bản.

3.1 Khái niệm

90

Nguyên tắc hệ tổ hợp

logic có thể nối vào một

hoặc nhiều đầu vào của

các phần tử logic cơ bản

khác

tiếp 2 đầu ra của 2

phần tử logic cơ bản lại

với nhau

Hệ tổ hợp được thực hiện bằng cách mắc các phần tử logic cơ bản với nhau theo nguyên tắc:

Dùng để chuyển các giá trị nhị phân của

biến vào sang một mã nào đó.

Ví dụ - Bộ mã hóa dùng cho bàn phím của

máy tính.

Phím Ký tựTừ mã

- Cụ thể trường hợp bàn phím chỉ có 9 phím.

N = 4  ABCD = 0100, N = 6 ABCD = 0110

Nếu 2 hoặc nhiều phím đồng thời được ấn  Mã hóa ưu tiên (nếu có 2 hoặc nhiều phím đồng thời được ấn thì bộ mã hóa chỉ coi như có 1 phím được ấn, phím được ấn ứng với mã

• Xét trường hợp đơn giản, giả thiết tại mỗi thời điểm chỉ

có 1 phím được ấn

A = 1 nếu (N=8) hoặc (N=9)

B = 1 nếu (N=4) hoặc (N=5)

hoặc (N=6) hoặc (N=7)

C = 1 nếu (N=2) hoặc (N=3)

hoặc (N=6) hoặc (N=7)

D = 1 nếu (N=1) hoặc (N=3)

hoặc (N=5) hoặc (N=7)

N=7 N=6 N=5 N=4 N=3 N=2

N=1

A B C D

3.2.1 Bộ mã hóa

96

hoặc N = 6 và (Not N = 8) và (Not N = 9)

hoặc N = 7 và (Not N = 8) và (Not N = 9)

 D = 1 nếu N = 1 và (Not N =2) và (Not N = 4) và (Not N = 6)và (Not N = 8)

hoặc N = 3 và (Not N = 4) và (Not N = 6)và (Not N = 8)

hoặc N = 5 và (Not N = 6)và (Not N = 8)

Mã hóa ưu tiên

Cung cấp 1 hay nhiều thông tin ở đầu ra khi đầu vào xuất hiện tổ

hợp các biến nhị phân ứng với 1 hay nhiều từ mã đã được lựa chọn

từ trước.

Có 2 trường hợp giải mã:

• Trường hợp 1: Giải mã cho 1 cấu hình (hay 1 từ mã) đã được xác định

Ví dụ

Đầu ra của bộ giải mã bằng 1(0) nếu ở đầu vào 4 bit nhị phân

ABCD = 0111, các trường hợp khác đầu ra = 0(1).

&

D C B

N=(0111) 2 = (7) 10

3.2.2 Bộ giải mã

98

• Trường hợp 2: Giải mã cho tất cả các tổ hợp của bộ mã

Ví dụ

Bộ giải mã có 4 bit nhị phân ABCD ở đầu vào, 16 bitđầu ra

Giải mã

A B C D

Ứng với một tổ hợp 4 bit đầu vào, 1 trong 16 đầu

ra bằng 1 (0) , 15 đầu ra còn lại bằng 0 (1)

3.2.2 Bộ giải mã

Ví dụ - Bộ giải mã BCD

 BCD: mã hóa số nguyên thập phân bằng nhị phân

100

Bộ giải mã BCD (tiếp)

 Xác định đầu vào và đầu ra:

 Vào: từ mã nhị phân 4 bit (  có 16 tổ hợp)

 Ra: các tín hiệu tương ứng với các số nhị phân mà từ mã mã hóa

S0

S1

S2

.

Bộ giải mã BCD – Bảng thật

102

Tìm biểu thức của từng đầu ra

Tìm biểu thức của từng đầu ra

(tiếp)

104

Tìm biểu thức của từng đầu ra

(tiếp)

Tìm biểu thức của từng đầu ra

(tiếp)

106

Tìm biểu thức của từng đầu ra

(tiếp)

Vẽ mạch

108

Giả sử có hàm 3 biến : F(A,B,C) = R(3,5,6,7)

2 2

2 1 Giải mã

Chuyển một số N viết theo mã C1 sang vẫn số N nhưngviết theo mã C2.

Ví dụ: Bộ chuyển đổi mã từ mã BCD sang mã chỉ thị 7thanh

a b c d e

f g

Mỗi thanh là 1 điôt phát

quang (LED)

KA

A B C D

1

Bộ chuyển đổi mã

A C

Bài tập: Làm tương tự cho các thanh còn lại

Tổng hợp bộ chuyển đổi mã

112

 MUltipleXer – MUX

 Có nhiều đầu vào tín hiệu và 1 đầu ra

 Chức năng: chọn 1 tín hiệu trong

nhiều tín hiệu đầu vào để đưa ra đầu ra

3.2.3 Bộ chọn kênh - MUX

116

S  

0 1 1

0 1 0

Chọn nguồn tin

Nhận

Ứng dụng của bộ chọn kênh

C 1

C 0

0 1

0 1

A B

Y = f(A,B) Các đầu vào

A B

Y = AB

&

Ứng dụng của bộ chọn kênh

A B

Y = A+B

 DeMultiPlexer – DeMUX

 Có 1 đầu vào tín hiệu và nhiều đầu ra

 Chức năng: đưa tín hiệu từ đầu vào tới

1 trong những đầu ra

3.2.4 Bộ phân kênh (Demultiplexer)

Ví dụ - Thiết kế DeMUX 1-2

 Bảng thật:

 Biểu thức đầu ra:

E C S

E C S

0 1

0 0





130

Bộ so sánh đơn giản (tiếp)

0 0 0 0

0 0

1 1

2 2

3 3

0 0

1 1

2 2

3 3

0 0

1 1

2 2

3 3

b a

b a

b a

b a

b a

b a

b a

b a

b a

b a

b a

b a

B A

0 0

1 1

2 2

3

3 b a b a b a b a

134

a 2

b 2

 1

 1 E



r

(Tổng) (Số nhớ)

3.3.2 Bộ cộng

Cộng đầy đủ

i i

i

b a B

b a

Bộ trừ đầy đủ

hiệu

Bán hiệu

3.3.3 Bộ trừ

 Thực hiện như bộ cộng song song.

 Trừ 2 số n bit cần n bộ trừ đầy đủ (Trong bộ cộng song song thay bộ cộng đầy đủ bằng bộ trừ đầy đủ, đầu ra số nhớ trở thành đầu ra số vay)

Bài tập chương 3

Bài 3 Việc truyền tin từ nguồn số liệu 4 bit d3, d2, d1, d0 đến

nơi nhận được thực hiện theo cách truyền song song Để kiểm tra lỗi truyền, người ta sử dụng tính chẵn, lẻ của số lượng bit bằng 1 trong số 4 bit số liệu đó Ngoài 4 bit số liệu còn truyền đồng thời bit PE để phục vụ cho kiểm tra lỗi truyền Hãy phân tích sơ đồ và cho biết cơ chế phát hiện lỗi truyền trong trường hợp này.

150

Bài tập chương 3

Bài 4.

 Sơ đồ khối của bộ giải mã 3 đầu vào như hình bên:

 Nguyên lý làm việc của bộ giải mã:

 Nếu G1 = 0 hoặc G2 = 1: Các đầu ra của

bộ giải mã từ S0 đến S7 đều bằng 1.

 Nếu G1 = 1 và G2 = 0: Ứng với một tổ hợp ABC ở đầu vào, một trong 8 đầu ra từ S0 đến S7 sẽ bằng 0, 7 đầu ra còn lại bằng 1

 Hãy thiết kế bộ giải mã này chỉ dùng các mạch NAND và mạch NOT

Bài tập chương 3

 Bài 5

Tổng hợp bộ chọn kênh 2-1 dùng chỉ các phần tử NAND có 2 đầu vào.

 Bài 6

Tổng hợp bộ chọn kênh 2-1 có thêm đầu vào CS Nếu đầu CS = 0 thì bộ chọn kênh hoạt động bình thường, nếu CS =1 thì đầu

ra bộ chọn kênh luôn bằng 0 Hãy thực

hiện cách mắc 2 bộ chọn kênh 2-1 như

trên để có một bộ chọn kênh 4-1.

152

Bài tập chương 3

 Bài 7

so sánh có 8 đầu vào là 8 bit của 2 số cần so

sánh Bộ so sánh có 3 đầu ra, mỗi đầu ra bằng 1

sẽ cho biết A > B, A < B hay A = B Hai đầu ra còn lại của bộ so sánh sẽ bằng 0

Biết rằng A > B nếu (a3 > b3) hoặc

(a3=b3) và (a2>b2) hoặc

(a3=b3) và (a2=b2) và (a1>b1) hoặc

((a3=b3) và (a2=b2) và (a1=b1) và (a0>b0)

Bài tập chương 3

 Bài 8

Tổng hợp mạch tổ hợp thực hiện phép toán sau : M = N + 3, biết rằng N là số

4 bit mã BCD còn M là số 4 bit.

154

Giải bài 2

 S = A XOR B

156

Giải bài 4 (tt)

 Xác định biểu thức phụ thuộc hàm các đầu

ra S i của bộ giải mã (áp dụng định lý Shanon dạng hội chính quy)

 Biến đổi biểu thức về dạng chứa các phép

logic NAND và NOT

 Ví dụ:

 S 0 = G 1 G’ 2 A + G 1 G’ 2 B + G 1 G’ 2 C

= G 1 G’ 2 A G 1 G’ 2 B G 1 G’ 2 C (Dùng các phần tử NAND 3 đầu vào)

 Tương tự cho các S khác