C1 CAU TAO VI XU LY 89v51 (20)

Trong 32 chân đó có 24 chân có tác dụng kép nghĩa là 1 chân có 2 chức năng, mỗi một đường có thể hoạt động xuất/ nhập, hoạt động như một đường điều khiển hoặc hoạt động như một đường địa

CHƯƠNG 1:

CẤU TẠO VI XỬ LÝ 89V51RB2 1.1 Tóm tắt phần cứng

MCS-51 là họ IC vi điều khiển do hãng INTEL sản xuất Các IC tiêu biểu cho họ là 8031, 8051, 8951… Những đặc điểm chính và nguyên tắc hoạt động của các bộ vi điều khiển này khác nhau không nhiều Khi đã sử dụng thành thạo một vi điều khiển thì ta có thể nhanh chóng vận dụng kinh nghiệm để làm quen

và làm chủ các ứng dụng của bộ vi điều khiển khác Vì vậy để có những hiểu biết

cụ thể về các bộ vi điều khiển cũng như để phục vụ cho đề tài này ta bắt đầu tìm hiểu một bộ vi điều khiển thông dụng nhất, đó là họ MCS-51

1.2 Sơ đồ khối, sơ đồ chân, chức năng các chân:

1.2.1 Sơ đồ khối:

1.2.2 Sơ đồ chân:

1.2.3.Chức năng các chân:

89V51RB2 có 40 chân trong đó 32 chân có công dụng xuất/ nhập Trong

32 chân đó có 24 chân có tác dụng kép (nghĩa là 1 chân có 2 chức năng), mỗi một đường có thể hoạt động xuất/ nhập, hoạt động như một đường điều khiển hoặc hoạt động như một đường địa chỉ/ dữ liệu của bus địa chỉ/ dữ liệu đa hợp

1.2.4 Các port:

 Port 0:

- Port 0 (P0.0 – P0.7) có số chân từ 32 – 39

- Port 0 có chức năng xuất nhập dữ liệu (P0.0 – P0.7) trong các thiết kế

cỡ nhỏ không sử dụng bộ nhớ ngoài

- Port 0 có chức năng là bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7) trong các thiết kế cỡ lớn có sử dụng bộ nhớ ngoài

 Port 1:

- Port 1 (P1.0 – P1.7) có số chân từ 1 – 8

- Port 1 là port xuất nhập dữ liệu (P1.0 – P1.7) khi sử dụng hoặc không

sử dụng bộ nhớ ngoài

 Port 2:

- Port 2 (P2.0 – P2.7) có số chân từ 21 – 28

- Port 2 có chức năng là port xuất nhập dữ liệu (P2.0 – P2.7) khi không

sử dụng bộ nhớ ngoài

- Port 2 có chức năng là bus địa chỉ byte cao (A8 - A15) khi sử dụng bộ nhớ ngoài

 Port 3:

- Port 3 (P3.0 – P3.7) có số chân từ 10 – 17

- Port 3 có chức năng xuất nhập dữ liệu (P3.0 – P3.7) khi không sử dụng

bộ nhớ ngoài hoặc các chức năng đặc biệt

- Port 3 có chức năng là các tín hiệu điều khiển khi sử dụng bộ nhớ ngoài hoặc các chức năng đặc biệt

- Chức năng của các chân port 3:

P3.0 RxD B0H Chân nhận dữ liệu của port nối tiếp P3.1 TxD B1H Chân phát dữ liệu của port nối tiếp

P3.7 RD B7H Điều khiển đọc từ RAM ngoài

Bảng tóm tắt chức năng các chân của Port 3

1.2.5 Các chân tín hiệu điều khiển.

 Chân PSEN:

- PSEN (Program Store Enable): cho phép bộ nhớ chương trình, chân số 29

- Chân PSEN\ có chức năng là tín hiệu cho phép truy xuất (đọc) bộ nhớ chương trình (ROM) ngoài hoặc là tín hiệu truy xuất, tích cực mức thấp

- PSEN ở mức thấp trong thời gian CPU tìm - nạp lệnh từ ROM ngoài Khi CPU sử dụng ROM trong, PSEN sẽ ở mức cao

- Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được nối với chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từ ROM ngoài

 Chân ALE:

- ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30

- Chân ALE có chức năng là tín hiệu cho phép chốt địa chỉ để thực hiện việc giải đa hợp cho bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7) Ngoài ra chân ALE còn là tín hiệu xuất, tích cực mức cao

- Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chíp

và có thể được dùng làm tín hiệu clock cho các phần khác của hệ thống Chân ALE được dùng làm ngõ vào xung lập trình (PGM\)

 Chân EA\:

- EA ( External Access): truy xuất ngoài, chân số 31

- Tín hiệu vào EA\ thường được mắc lên mức 1 hoặc mức 0 Nếu ở mức

1, 89V51RB2 thi hành chương trình từ ROM nội Nếu ở mức 0, 89V51RB2 thi hành chương trình từ ROM ngoài

- Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vào của điện áp lập trình (Vpp = 12V – 12,5V cho 89V51RB2)

 Chân RST:

- RST (Reset): thiết lập lại, chân số 9

- Khi ngõ vào RST đưa lên cao ít nhất 2 chu kỳ máy, 89V51RB2 thiết lập lại trạng thái ban đầu Khi ngõ vào RST ở mức thấp IC hoạt động bình thuờng

 Chân XTAL1, XTAL2:

- XTAL1: ngõ vào mạch tạo xung clock trong chip.

- XTAL2: ngõ ra mạch tạo xung clock trong chip

- Bộ dao động được tích hợp bên trong 89V51RB2, khi sử dụng 89V51RB2 người thiết kế chỉ cần nối thêm thạch anh (tần số thạch anh thường sử dụng là 12MHZ) và tụ

 Chân Vcc, GND:

- Vcc: chân số 40, cung cấp nguồn điện cho chip hoạt động

Vcc = 4,5 – 5,5V

- GND: chân số 20

GND = 0V

1.3 Tổ chức bộ nhớ.

Hình: Tóm tắt các vùng nhớ của 89V51RB2

SFR

80H

7FH

00H

Bộ nhớ chương trình (mã) FFFH

000H

Bộ nhớ trong chip

PSEN\



WR\ RD\  

Bộ nhớ chương trình (mã) FFFFH

0000H

Bộ nhớ

dữ liệu

Bộ nhớ ngoài chip

Bảng tóm tắt bộ nhớ dữ liệu trên chip 89V51 ( Special Function Register: Thanh ghi chức năng đặc biệt )

1.3.1 Bộ nhớ trong:

Bộ nhớ trong 89V51RB2 bao gồm ROM và RAM RAM trong 89V51RB2 bao gồm nhiều thành phần: RAM đa chức năng, RAM định địa chỉ bit và các dãy thanh ghi

1.3.1.1 Bộ nhớ ROM ( Bộ nhớ chương trình):

Bộ nhớ chương trình dùng để lưu trữ chương trình điều khiển cho chip hoạt động

1.3.1.2 Bộ nhớ RAM (Bộ nhớ dữ liệu):

Bộ nhớ dữ liệu dùng để lưu trữ các dữ liệu và tham số.

1.3.1.3 RAM đa chức năng:

- Trên hình vẽ cho thấy 80 byte RAM đa chức năng chiếm địa chỉ từ 30H đến 7FH

- Mọi địa chỉ trong vùng RAM đa chức năng đều có thể truy xuất tự do dùng kiểu định địa chỉ trực tiếp hoặc gián tiếp

1.3.1.4 RAM định địa chỉ bit:

- RAM định địa chỉ bit gồm 128 bit được định địa chỉ chứa các byte có địa chỉ từ 20H đến 2FH

- RAM định địa chỉ bit có 3 kiểu truy xuất dữ liệu: trực tiếp, gián tiếp hoặc theo từng bit

1.3.1.5 Các dãy thanh ghi:

- 32 vị trí thấp của bộ nhớ nội chứa các dãy thanh ghi Các lệnh của 89V51RB2 hỗ trợ 8 thanh ghi từ R0 – R7 thuộc dãy 0 và theo mặc định sau khi Reset hệ thống các thanh ghi này ở các địa chỉ từ 00H đến 07H

- Các lệnh dùng các thanh ghi R0 đến R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp Các dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này

- Do có 4 dãy thanh ghi nên tại một thời điểm chỉ có một dãy thanh ghi tích cực Dãy thanh ghi tích cực có thể được thay đổi bằng cách thay đổi bit chọn dãy trong từ trạng thái chương trình PSW

1.3.1.6 Các thanh ghi chức năng đặc biệt:

- Các thanh ghi nội của hầu hết các bộ vi xử lý đều được truy xuất rõ ràng bởi một tập lệnh

- Các thanh ghi nội của 89V51RB2 được cấu hình thành một phần của RAM trên chip, vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình và thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp) Cũng như các thanh ghi từ R0 đến R7, ta có 21 thanh ghi chức năng đặc biệt (SFR: Special Function Register) chiếm phần trên của RAM nội từ địa chỉ 80H đến FFH

- Ngoại trừ thanh ghi A có thể được truy xuất rõ ràng còn lại hầu hết các thanh ghi chức năng đặc biệt được truy xuất bằng kiểu định địa chỉ trực tiếp

 Thanh ghi từ PSW ( Program Status Word ):

= dãy 0: địa chỉ từ 00H đến 07H

= dãy 1: địa chỉ từ 08H đến 0FH

= dãy 2: địa chỉ từ 10H đến 17H

= dãy 2: địa chỉ từ 18H đến 1FH

Thanh ghi PSW

 Thanh ghi A:

- Thanh ghi A là thanh ghi tích lũy có công dụng chứa dữ liệu của các phép toán mà vi điều khiển xử lý Ví dụ lệnh MUL AB sẽ nhân những giá trị không dấu 8 bit có trong hai thanh ghi A và B, rồi trả về kết quả 16 bit trong A (byte thấp) và B (byte cao) Lệnh DIV AB sẽ lấy A chia B, kết quả số nguyên đặt vào A, số dư đặt vào B

- Thanh ghi A có địa chỉ byte là E0H và địa chỉ bit từ E0H – E7H

 Thanh ghi B:

- Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép toán nhân chia

- Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích Nó là những bit định vị thông qua những địa chỉ từ F0H – F7H

 Thanh ghi SP:

- Con trỏ ngăn xếp (SP: Stack Pointer) là một thanh ghi 8 bit ở địa chỉ byte là 81H, dùng để lưu trữ tạm thời các dữ liệu Đây là thanh ghi không định địa chỉ bit Thanh ghi này chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh ngăn xếp Các lệnh trên ngăn xếp bao gồm lệnh cất dữ liệu vào ngăn xếp (PUSH) và lệnh lấy dữ liệu ra khỏi ngăn xếp (POP) Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP Đối với chip 8051 thì vùng nhớ được dùng để làm ngăn xếp được lưu giữ trong RAM nội

- Để sử dụng ngăn xếp thì ta phải khởi động thanh ghi SP (nghĩa là nạp giá trị cho thanh ghi SP) => vùng nhớ của ngăn xếp có địa chỉ bắt đầu là (SP) +1

và địa chỉ kết thúc là 7FH

- Sau khi reset IC, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên

sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H Nếu phần mềm ứng dụng không khởi động SP một giá trị mới thì dãy thanh ghi 1, có thể cả 2 và 3 sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET, RETI) để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con

 Thanh ghi DPTR:

- Con trỏ dữ liệu (DPTR: Data Pointer Register) là thanh ghi 16 bit chứa địa chỉ của ô nhớ cần truy xuất thuộc ROM trong hoặc ngoài và RAM ngoài

- Thanh ghi DPTR có địa chỉ byte là 82H (DPL: byte thấp) và 83H (DPH: byte cao) Thanh ghi này không định địa chỉ bit

 Thanh ghi port xuất nhập:

- Các Port của 89V51RB2 bao gồm Port 0 ở địa chỉ 80H, Port 1 ở địa chỉ 90H, Port 2 ở địa chỉ A0H, Port 3 ở địa chỉ B0H Tất cả các Port này đều có thể truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp

 Thanh ghi port nối tiếp:

- 89V51RB2 chứa một port nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính hoặc giao tiếp nối tiếp với các IC khác Một thanh ghi đệm dữ liệu nối tiếp (SBUF: Serial Buffer) ở địa chỉ 99H sẽ giữ cả dữ liệu truyền và dữ liệu nhận Khi truyền dữ liệu thì ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF Ngoài ra còn có thanh ghi điều khiển port nối tiếp (SCON: Serial Control) có địa chỉ byte 98H dùng để báo trạng thái và điều khiển quá trình hoạt động của port nối tiếp

 Thanh ghi định thời:

- 89V51RB2 có chứa hai bộ định thời/ bộ đếm 16 bit được dùng cho việc định thời hoặc đếm sự kiện Timer 0 ở địa chỉ 8AH (TL0: byte thấp) và 8CH (TH0: byte cao) Timer 1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1: byte cao) Việc khởi động Timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H

và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H Chỉ có TCON được địa chỉ hoá từng bit

 Thanh ghi ngắt:

- Thanh ghi IE (Interrupt Enable: cho phép ngắt) có địa chỉ byte A8H và địa chỉ bit A8H – AFH có công dụng cho phép hoặc không cho phép các ngắt hoạt động (có thể từng ngắt riêng rẽ hoặc tất cả các ngắt)

- Thanh ghi IP (Interrup Priority: ưu tiên ngắt) có địa chỉ byte B8H và địa chỉ bit B8H – BCH có công dụng thiết lập mức ưu tiên cho các ngắt (ưu tiên thấp hoặc ưu tiên cao)

 Thanh ghi điều khiển nguồn:

- Thanh ghi PCON (Power Control: điều khiển nguồn) không có bit định

vị Nó ở địa chỉ 87H chứa nhiều bit điều khiển Thanh ghi PCON được tóm tắt như sau:

 Bit 7 (SMOD) => cho phép tăng gấp đôi tốc độ truyền

dữ liệu nối tiếp (tốc độ baud) khi SMOD = 1

 Bit 6, 5, 4 => không có địa chỉ

 Bit 3, 2 (GF1, GF0) => cho phép người lập trình dùng với mục đích riêng

 Bit 1 (PD) => dùng để quy định chế độ nguồn giảm

 Bit 0 (IDL) => dùng để quy định chế độ nghỉ

Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC họ MCS – 51 nhưng chỉ được thi hành trong sự biên dịch của CMOD

1.3.2 Bộ nhớ ngoài:

- 89V51RB2 có khả năng mở rộng không gian bộ nhớ chương trình lên đến 64KB và không gian bộ nhớ dữ liệu lên đến 64KB

- Khi dùng bộ nhớ ngoài, Port 0 không còn chức năng I/O nữa mà đó là bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7) Port 2 là bus địa chỉ byte cao (A8 - A15) Port 3 là các tín hiệu điều khiển (WR\, RD\

. Kết nối và truy xuất bộ nhớ dữ liệu ngoài:

Sơ đồ kết nối và truy xuất bộ nhớ dữ liệu ngoài

Bộ nhớ dữ liệu ngoài là bộ nhớ đọc/ ghi được cho phép bởi các tín hiệu RD\ và WR\ ở các chân P3.7 và P3.6 Lệnh dùng để truy xuất bộ nhớ dữ liệu ngoài là MOVX, sử dụng con trỏ dữ liệu 16 bit DPTR hoặc R0, R1 làm thanh ghi chứa địa chỉ

. Giải mã địa chỉ:

D0 – D7 A0 – A7 CS\

A8– A15

OE\

RAM 64KB

WR\

D Q G

74373

AD0 –

AD7

EA\

AL E A8 –

A15 RD\

8951

WR\

Nếu trường hợp ROM và RAM được kết hợp từ nhiều bộ nhớ có dung lượng nhỏ hoặc cả hai giao tiếp với chip 89V51 thì cần phải giải mã địa chỉ Việc giải mã này cần cho hầu hết các bộ vi xử lý

Ví dụ nếu các ROM và RAM có dung lượng 8KB được sử dụng thì tầm địa chỉ mà chip 89V51 quản lý (0000H – FFFFH) cần phải được giải mã thành từng đoạn 8KB để chip có thể chọn từng IC nhớ trên các giới hạn 8KB tương ứng: IC1: 0000H – 1FFFH, IC2: 2000H – 3FFFH,…

IC chuyên dùng cho việc tạo tín hiệu giải mã là 74HC138, các ngõ ra của IC này lần lượt nối với các ngõ vào chọn chip CS\ tương ứng của các IC nhớ

để cho các IC nhớ hoạt động (tại một thời điểm chỉ có một IC nhớ được phép hoạt động) Cần lưu ý là do các đường cho phép IC nhớ hoạt động riêng lẻ cho từng loại (PSEN\ cho bộ nhớ chương trình, RD\ và WR\ cho bộ nhớ dữ liệu) nên 89V51 có thể quản lý không gian nhớ lên đến 64KB cho ROM và 64KB cho RAM

. Các không gian nhớ chương trình và dữ liệu gối nhau:

Vì bộ nhớ chương trình là bộ nhớ chỉ đọc, một tình huống khó xử được phát sinh trong quá trình phát triển phần mềm cho 8951 Làm thế nào phần mềm được viết cho một hệ thống đích để gỡ rối nếu phần mềm chỉ có thể được thực thi

từ không gian bộ nhớ chương trình chỉ đọc

Giải pháp tổng quát là cho các bộ nhớ chương trình và dữ liệu ngoài gối lên nhau Vì PSEN\ được dùng để đọc chương trình và RD\ được dùng để đọc bộ nhớ dữ liệu, một RAM có thể chiếm không gian nhớ chương trình và dữ liệu bằng cách nối chân OE\ tới ngõ ra cổng AND có các ngõ vào là PSEN\ và RD\

1.3.3 Hoạt động Reset:

89V51RB2 có ngõ vào Reset tác động ở mức cao trong khoảng thời gian

2 chu kỳ xung máy, sau đó xuống mức thấp để 89V51RB2 bắt đầu làm việc RST

có thể kích bằng tay bởi một nút nhấn thường hở hoặc RST khi cấp nguồn, sơ đồ mạch Reset tổng hợp như sau:

Trạng thái của các thanh ghi sau khi Reset hệ thống:

 Bộ đếm chương trình (PC) 0000H

 Thanh ghi A 00H

 Thanh ghi B 00H

 Thanh ghi PSW 00H

 Thanh ghi SP 07H

 Thanh ghi DPTR 0000H

 Port 0 – Port3 FFH

 Thanh ghi IP xxx00000B

 Thanh ghi IE 0xx00000B

 Các thanh ghi định thời 00H

 Thanh ghi SCON 00H

 Thanh ghi SBUF 00H

 Thanh ghi PCON (HMOS) 0xxxxxxxB

 Thanh ghi PCON (CMOS) 0xxx0000B

1.3.4 Các lệnh số học

ADD A, <src,byte>

SUBB A, <src, byte>

INC <byte>

DEC <byte>

MUL AB : (A)  LOW [(A) x (B)]; có ảnh hưởng cờ OV

: (B)  HIGH [(A) x (B)]; cờ Carry được xoá

DIV AB : (A)  Integer result of [(A) / (B)]; cờ OV

: (B)  Remainder of [(A) / (B)]; cờ Carry xoá

1.3.5 Các lệnh logic