BÁO cáo môn học mô PHỎNG CỔNG OR BẰNG CADENCE

Trong tên gọi của vi mạch này, "complementary" bù, để nói về việc thiết kế các hàm lôgíc trong các vi mạchCMOS sử dụng cả hai loại transistor PMOS và NMOS vàtại mỗi thời điểm chỉ có một

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HCM

KHOA CHẤT LƯỢNG CAO

1 Giới thiệu về Cmos

CMOS, viết tắt của "Complementary Semiconductor" là thuật ngữ chỉ một loại công nghệ dùng

Metal-Oxide-để chế tạo mạch tích hợp Công nghệ CMOS được dùng

để chế tạo vi xử lý, vi điều khiển, RAM tĩnh và các cổnglogic khác Công nghệ CMOS cũng được dùng rất nhiềutrong các mạch tương tự như cảm biến ảnh, chuyển đổikiểu dữ liệu, và các vi mạch thu phát có mật độ tích hợpcao trong lĩnh vực thông tin

Trong tên gọi của vi mạch này, "complementary" (bù),

để nói về việc thiết kế các hàm lôgíc trong các vi mạchCMOS sử dụng cả hai loại transistor PMOS và NMOS vàtại mỗi thời điểm chỉ có một loại transistor nằm ở trạngthái đóng (ON)

1.1 NMos

Logic nMOS sử dụng các transistor MOSFET Oxide-Semiconductor Field Effect Transistors) để xâydựng các cổng logic và các mạch số Transistor nMOS có

(Metal-ba chế độ hoạt động: cut-off, triode, saturation

Các transistor MOSFET loại n này được gọi là "mạngpull-down" giữa lối ra và đường điện áp thấp (tiếp đất).Điều này có nghĩa là khi transistor hoạt động thì lối rađược nối trực tiếp với đường điện áp thấp (thông thường

là 0 vôn) và khi đó xuất hiện một dòng điện giữa đườngđiện áp thấp và lối ra Một điện trở được nối giữa lối ra vàđường điện áp cao (thông thường là điện áp nguồn nuôi)

Thường chúng ta sẽ sắp xếp vào mạch nguyên lýtheo hình thức sau khi A và B AND lại với nhau thì cácnMos này sẽ được nối tiếp lại với ngược lại khi OR thì sẽđược nối song song với nhau

1.2 PMos

Logic bán dẫn kim loại-oxit loại p, viết tắt theo tiếngAnh là PMOS hay pMOS, là loại mạch kỹ thuật số đượcxây dựng bằng MOSFET (transistor hiệu ứng trường kim

loại-oxit-bán dẫn) với kênh dẫn loại p, và cống được intrên bán dẫn loại n Khi được kích hoạt, bằng cách giảmđiện áp trên cổng, mạch kết quả cho phép dẫn các lỗtrống điện tử giữa cực nguồn và cực cống, làm cho mạch

"thông" Tương tự như nMos transistor pMOS có ba chế

độ hoạt động: cut-off, triode, saturation

PMos

Ngược lại với cổng nMos thì pMos sẽ được kết nốikhi cho các ngõ vào A và B AND bằng cách song song vàngược lại thì khi OR sẽ được nối nối tiếp lại với nhau

2 Đặc tuyến I-V của NMos và PMos

+ Tiếp đến là triode cũng thể gọi là linear hay tuyếntính chỉ xảy ra khi 0 < Vds < Vgs – Vt

+ Cuối cùng là saturation hay là bão hòa khi Vgd < Vt

2.1.1 Sử dụng Cadence để mô phỏng các đường đặc tuyến I-V

Ở đây chúng ta thiết lập 2 nguồn một là nguồn Vgs vànguồn còn lại là Vds ngoài ra chúng ta sẽ chỉnh điện áp là3.3v

Id vs Vgs

Đây là hình ảnh dạng sóng của Vgs lúc này Vgs đang

ở mức thấp còn Vds là mức cao

Chúng ta sẽ đo được khoảng ước chừng được giá trịcủa Vt threshold hay còn là ngưỡng để biết được khi nàochuyển sang chế độ khác Khoảng 330mV

Id vs Vds

Đặc tuyến I-V

Nói một cách dễ hiểu nhất đó chính là các đường Id

vs Vgs và Id vs Vds là để chúng ta xác định các chế độ

Các vùng nằm bên tay trái của mark A chúng ta sẽbiết được nó chính là vùng triode linear và vùng bên phải

sẽ là saturation hay còn gọi là bão hòa và cuối cùng làvùng tận cùng bên phải xuất hiện do là bị ảnh hưởng nhỏcủa các kênh khác Khi Vgs càng thay đổi giá trị thì Idscũng sẽ thay đổi tỉ lệ thuận theo

2.2 Các chế độ của PMos

2.2.1 Sử dụng Cadence để mô phỏng các đường đặc tuyến I-V

Cách kết nối không khác gì so với NMos vẫn thiết lậpđiện áp ở Vgs và Vds là 3.3v

Id vs Vgs

PMos cho ra được dạng bị ngược lại so với NMos ởtrên và Vgs sẽ ở mức thấp và Vds sẽ là modest

Đây là mức Vt threshold khoảng 2.9v

Id vs Vds

Đặc tuyến I-V

Cổng OR

1 Cổng OR

Cổng OR dùng thực hiện hàm OR của 2 hay nhiềubiến Cổng OR có số ngõ vào tuỳ thuộc vào số biến và cómột ngõ ra Ngõ ra cổng là hàm OR của các biến ngõ vào

Ngõ ra cổng OR chỉ ở mức thấp khi tất cả các ngõvào xuống thấp Khi có một ngõ vào bằng 1, ngõ ra bằng

1 bất chấp các ngõ vào còn lại

Q = A + B

Về sơ đồ nguyên lý để mình kết nối các NMos vàPMos nhằm cho việc mô phỏng ở cadence

Sơ đồ nguyên lý

2 Mô phỏng bằng Cadence OR gate

Sơ đồ nguyên lý

Sau khi đã vẽ xong sơ đồ nguyên lý chúng ta sẽ đónggói cho nó và gắn các nguồn vào các chân

Cấp nguồn

Thiết lập các biến môi trường và các giá trị nguồn Cuối cùng chạy thu về được dạng sóng

Ta thấy được các trường hợp đều đúng với bảngtrạng thái chỉ khi A và B đều bằng ‘0’ thì Y ngõ ra sẽ bằng

‘1’

Sau khi có dạng sóng thì chúng ta sẽ tiếp tụcvoiwstinhs công suất ở đây là công suất tức thời khii ta lấyP= U(đường màu xanh lá)*I(đường màu đỏ) sẽ ra được Ptức thời (đường màu cam)

Và tính ra được công suất trung bình của nó 169nW

Về t delay, sẽ xuất hiện khi nó thay đổi dạng sóng từhigh sang low hay ngược lại là từ low sang high vàthường nằm ở khoảng giữa điện áp khi thay đổi

Tphl có giá trị khoảng -5ns

Tplh

Tplh có giá trị khoảng -44ns

Do có thể em không chỉnh được chính xác ở khoảnggiữa điện áp là 500mV nên sẽ có sai số nhất định về tdelay cũng sẽ nằm trong một khoảng nhất định

Kết luận: Sau khi tìm hiểu và mô phỏng để ta thấy rõ

hơn về các tính chất đặc tính mà cổng OR có được cũngnhư là biết cách tính toán các công suất delay…