IV. NGÀY HỒN THÀNH NHI ỆM VỤ:
2.3.14 Thanh ghi cờngắt chung GIFR (General Interrupt Flag Register)
Bit 7 – INTF1 (External Interrupt Flag1) Cờ ngắt ngoài trên INT1. Khi sự thay đổi của cạnh xung hoặc mức logic trên chân INT1 cĩ động kích (trigger) một ngắt, thì cờ INTF1 sẽ được thiết lậplên 1. Cờ này luơn luơn được xố về 0 khi chân nàyđược cấu hình cho các ngắt ở mức thấp. Trạng thái của một ngắt mức thấp cĩ thể được xác định bằng việc đọc giá trị thanh ghi PIN.
Nếu bit I trong thanh ghi trạng thái SREG bằng 1 và bit INT1 trong thanh ghi GIMSK bằng 1, khi cĩ tác động ngắt thì MCU sẽ nhảy đến địa chỉ ngắt $002. Đối với các ngắt do sự thay đổi mức logic và cạnh, cờ ngắt sẽ được xĩa khi chương trình ngắt được thi hành.Đồng thời, cờ này cũng cĩ thể được xĩa bằng cách viết mức logic “1” lên nĩ. Bit 6 – INTF0 (External Interrupt Flag 0) Cờ ngắt ngoài trên INT0. Khi sự thay đổi của cạnh xung hoặc mức logic trên chân INT0 cĩ tácđộng kích (trigger) một ngắt, thì cờ INTF0 sẽ được thiết lập lên 1. Cờ này luơn luơn được xố về 0 khi chân nàyđược cấu hình cho các ngắt ở mức thấp. Trạng thái của một ngắt mức thấp cĩ thể được xác
định bằng việc đọc giá trị thanh ghi PIN.
Nếu bit I trong thanh ghi trạng thái SREG bằng 1 và bit INT0 trong thanh ghi GIMSK bằng 1, khi cĩ tác động ngắt thì MCU sẽ nhảy đến địa chỉ ngắt $001. Đối với các ngắt do sự thay đổi mức logic và cạnh, cờ ngắt sẽ được xĩa khi chương trình ngắt được thi hành.Đồng thời, cờ này cũng cĩ thể được xĩa bằng cách viết mức logic “1” lên nĩ. Bit 5 .. bit 0 (Reserved bits) các bit này là bit dự trữ trong AT90S8515 và luơn được
đọc là 0.
2.3.15. Thanh ghi che ngắt Timer/counter – TIMSK (Timer/counter Interrupt Mask Register)
Hình 2.12 Cấu trúc thanh ghi cờ ngắt chung - GIFR