Thiết kế và mô phỏng bộ lọc thông thấp và bộ multiplexer

Bộ lọc tần số cao hay gọi cao tần (bộ lọc siêu cao tần) mạng hai cổng dùng để điều khiển đáp ứng tần số theo cấu hình cho trước Trong kỹ thuật, lọc siêu cao tần ứng dụng rộng rãi nhằm tách tín hiệu mong muốn khỏi tín hiệu khơng mong muốn khác (từ kênh khác, từ nhiễu) - Khái quát Multiplexer: Các MUX sử dụng ứng dụng hệ thống truyền thơng, nơi cần tách tín hiệu băng rộng thành số tín hiệu băng hẹp (RF channels) Sự phân kênh dải tần phân bổ cho phép linh hoạt luồng lưu lượng truyền thông môi trường đa người dùng MUX sử dụng để cung cấp chức ngược lại, kết hợp số kênh băng hẹp thành tín hiệu tổng hợp băng rộng để truyền qua ăng ten chung

BÁO CÁO BÀI TẬP LỚN NHẬP MÔN HỆ THỐNG CAO TẦN

Thiết kế và mô phỏng bộ lọc thông thấp và bộ multiplexer

Sinh viên: Phùng Thế Ngọc

Đỗ Văn Thuận

Đỗ Danh Phương Tống Trần Hoàng

TÓM TẮT

Với những kiến thức đã học về môn nhập môn mạch và hệ thống cao tần, nhóm em

quyết định lựa chọn đề tài của bài tập lớn cuối kỳ môn học là thực hiện thiết kế và mô phỏng bộ lọc thông thấp và bộ Multiplexer Bài báo cáo sẽ trình bày so sánh các

phương pháp thiết kế khác nhau như sử dụng mạch linh kiện LC, Microstrip line với Stepped-impedance và Stub (áp dụng biến đổi Richard, Kuroda) Mạch lọc và bộ

Multiplexer sẽ được mô phỏng và phân tích dựa trên sự hỗ trợ của phần mềm chuyên dụng ADS Nội dung chính bao gồm như sau:

• Chương 1: Khái quát về bộ lọc cao tần, cách tổng hợp bộ lọc và trình bày

những cơ sở

lý thuyết cần thiết cho việc phân tích thiết kế bộ lọc và bộ Multiplexer

• Chương 2: Chi tiết phương pháp thiết kế và mô phỏng mạch cho bộ lọc và bộ Multiplexer

MỤC LỤC

CHƯƠNG 1: LÝ THUYẾT THIẾT KẾ BỘ LỌC THÔNG THẤP CAO TẦN

1.1 Khái quát về bộ lọc và bộ Multiplexer cao tần

1.1.1 Khái quát

1.1.2 Phân loại

1.2 Các tham số của bộ lọc cao tần

1.3 Các phương pháp thiết kế bộ lọc

1.3.1 Phương pháp tham số hình ảnh

1.3.2 Phương pháp tổn hao chèn

1.4 Tổng hợp bộ lọc thông thấp

1.4.1 Thiết kế LPF nguyên mẫu

1.5 Thiết kế bộ lọc sử dụng đường dây ghép

1.6 Thiết kế bộ lọc sử dụng Stepped-impedance

CHƯƠNG 2: THIẾT KẾ, MÔ PHỎNG VÀ ĐÁNH GIÁ KẾT QUẢ 2.1 Yêu cầu thiết kế

2.2 Tính toán tham số bộ lọc và bộ Multiplexer

2.2.1 Bộ lọc LPF và BPF dùng phần tử LC

2.2.2 Bộ lọc LPF và BPF dùng đường dây ghép

2.2.3 Bộ lọc LPF sử dụng Stepped-impedance

2.3 Kết quả mô phỏng

2.3.1 Bộ lọc LPF và BPF dùng phần tử LC

2.3.2 Bộ lọc LPF và BPF dùng đường dây ghép

2.3.3 Bộ lọc LPF sử dụng Stepped-impedance

2.3.5 Bộ Manifold Multiplexer (Diplexer) 1:2 – Microstrip circuit

TÀI LIỆU THAM KHẢO

TÀI LIỆU THAM KHẢO

[1]David M Pozar, John Wiley and Sons, Microwave Engineering, Fourth Edition,

2012

[2] ELT3144_Oppenheim-Schafer_Discrete-Time Signal Processing (Prentice Hall, 3rd, 2010)

[3]GS.TSKH Phan Anh, Trần Thị Thúy Quỳnh, Nguyễn Khang Cường, Lý thuyết và

kỹ thuật VIBA, Nhà xuất bản Khoa Học và Kỹ Thuật, 2012

[4]

https://www.intechopen.com/books/microwave-systems-and-applications/manifold-multiplexer

[5] Design & Optimization of Stepped Impedance Low Pass Filter using ADS

Simulation tool at 5 GHz Shilpi Gupta1( M.Tech Student), Pooja Rani2 ( M.Tech

Student), R K Prasad3 (Associate Professor) Department of Electronics &

Communication1,2,3 Madan Mohan Malviya University of Technology, Gorakhpur (Formerly Madan Mohan Malviya Engineering College, Gorakhpur)

[6] Microwave Filters for Communication Systems: Fundamentals, Design, and

Applications (Richard J.Cameron, Chandra M.Kudsia, Raafat R.Mansour)

CHƯƠNG 1 LÝ THUYẾT THIẾT KẾ BỘ LỌC CAO TẦN

1.1 Khái quát về bộ lọc cao tần

- Khái quát về bộ Multiplexer:

Các bộ MUX được sử dụng trong các ứng dụng hệ thống truyền thông, nơi cần tách tín hiệu băng rộng thành một số tín hiệu băng hẹp (RF channels) Sự phân kênh của dải tần được phân bổ cho phép sự linh hoạt của luồng lưu lượng truyền thông trong môi trường đa người dùng

MUX cũng được sử dụng để cung cấp chức năng ngược lại, đó là kết hợp một số kênh băng hẹp thành một tín hiệu tổng hợp băng rộng duy nhất để truyền qua ăng ten

chung Do đó chúng được gọi là bộ phân kênh hoặc bộ kết hợp (channelizers or

combiners) Do tính tương hỗ (reciprocity) của các mạng bộ lọc, MUX cũng có thể

được cấu hình để tách các dải tần số truyền và nhận trong một thiết bị chung, được gọi

là bộ duplexer hoặc diplexer

Ngoài ra, MUX cũng được sử dụng trong các ứng dụng không dây nơi trạm gốc (base station) có thể cần truyền các kênh tần số khác nhau theo các hướng khác nhau bằng các sử dụng các ăng ten chỉ thị (directive antennas) Trong trường hợp này cần có

bộ ghép kênh để tách băng tần tổng thể thành các kênh riêng biệt, được phát ra theo nhiều hướng khác nhau

1.1.2 Phân loại

- Phân loại các bộ lọc:

Theo dạng đáp ứng tần số, bộ lọc được chia thành 4 loại:

• Bộ lọc thông thấp (Low-pass filter - LPF)

• Bộ lọc thông cao (High-pass filter – HPF)

• Bộ lọc thông dải (Band-pass filter – BPF)

• Bộ lọc triệt dải (Band-stop filter – BSF)

Hình 1.1 a, b, c, d lần lượt biểu thị đặc trưng tần số của bốn bộ lọc trên trong trường hợp lý tưởng Các ωc, ω1, ω2 là các tần số giới hạn của dải thông, cụ thể là tần số cắt, tần số thông giới hạn dưới, tần số thông giới hạn trên

Hình 1.1: Bốn bộ lọc (a) Thông thấp, (b) Thông cao, (c) Thông dải, (d) Chặn dải

1 Diplexer

Là một mạng 3 cổng (three-port network) chia tín hiệu đến từ một cổng chung (common port) thành hai đường dẫn (có trường hợp gọi là kênh), phụ thuộc vào tần số Diplexer là dạng đơn giản nhất của MUX, có thể tách tín hiệu từ một cổng chung thành nhiều dường dẫn khác nhau Diplexer có thể sử dụng các bộ lọc thông thấp, thông cao hoặc thông dải để đạt được kết quả mong muốn

Hình 1.2: bộ Diplexer (Manifold Multiplexer) 1:2

- Phân loại các bộ Multiplexer

Manifold multiplexer

Đơn giản để điều chỉnh, không có sự tương tác giữa các bộ lọc kênh

Có thể phù hợp với các khái niệm mô-đun (modular concept)

Yêu cầu một bộ lọc cho mỗi kênh

Đơn giản để điều chỉnh, không có sự tương tác giữa các bộ lọc kênh

Có thể phù hợp với các khái niệm mô- đun (modular concept)

Yêu cầu một bộ lọc cho mỗi kênh

Thiết kế nhỏ gọn nhất

Có khả năng nhận

ra hiệu suất tối ưu

để giảm thiểu lỗi chèn, biên độ là đáp ứng trễ nhóm (insertion loss, amplitude and group delay respone)

Nhược điểm Cần có hai bộ lọc

giống hệt nhau và hai

hybrids cho mỗi kênh

Low-loss, high-power ferrite circulatrs đắt tiền

Bị hạn chế để thực hiên các chức năng tất cả các cực (all- pole function) như Butterworth và Chebyshev

Khó nhận ra băng thông lớn hơn 1%

Thiết kế phức tạp

Chỉnh sửa bộ ghép kênh có thể tốn thời gian và tốn chi phí

Không phù hợp với thiết kế hoạch tần số linh hoạt;

nghĩa là, việc thay đổi tần số kênh sẽ yêu cầu thiết kế bộ ghép kênh mới

1.2 Các tham số của bộ lọc

Các tham số biểu thị đặc trưng của bộ lọc giúp loại bỏ hoàn toàn tín hiệu không mong muốn, đồng thời tín hiệu mong muốn còn lại không bị méo

Các thông số được biểu diễn như sau:

- 𝛿s = gợn dải triệt (stop-band ripple)

- 𝛿p = gợn thông dải (pass-band ripple)

- 𝜔s = tần số cạnh dải triệt (stop-band edge frequency)

- TW = miền chuyển tiếp (transition width) = 𝜔s – 𝜔p

và AS (độ suy giảm dải chặn)

Rp = -10log10

1 1+ 𝜀2 => 𝜀 = √10𝑅𝑝 /10− 1

- Có thể thiết kế bộ lọc theo các cách sau:

+ Chebyshev: có xấp xỉ tốt nhất cho đáp ứng lý tưởng của bất cứ bộ lọc nào với bậc và độ gợn sóng nhất định

+ Butterworth: có đáp ứng biên độ phẳng tối đa

+ Linear phase ~ Bessel: có độ trễ pha phẳng tối đa

Đáp ứng biên độ của một số thiết kế bộ lọc thông thấp

- Đa thức xấp xỉ của các bộ lọc tương tự gồm:

có một số điểm hạn chế như không thể thiết kế mạch cho một tần số bất kỳ, nghĩa là không có một công thức chung để có thể đơn giản thay thế biến số là tần số rồi xác định mạch

Tuy vậy phương pháp tham số hình ảnh rất hữu dụng cho mạch lọc đơn giản cung

cấp một liên kết giữa cấu trúc vô hạn tuần hoàn và thiết kế mạch lọc trong thực tế

Phương pháp tham số hình ảnh cũng có ứng dụng trong thiết kế bộ khuếch đại sóng

chạy chỉ dùng bán dẫn

Phương pháp tham số hình ảnh được mô tả như dưới Bộ lọc được thiết kế với một

chuỗi nối tiếp các bộ lọc thành phần có đầu vào và đầu ra với trở kháng Zo

Phương pháp tham số hình ảnh

Đáp ứng biên độ của bộ lọc thiết kế sẽ có độ dốc cao hơn đáp ứng biên độ của bộ lọc thành phần

1.3.2 Phương pháp tổn hao chèn

Một bộ lọc hoàn hảo sẽ không có tổn hao chèn trong dải thông, suy giảm vô hạn trong dải chặn, độ dốc tối đa và đáp ứng pha tuyến tính (để tránh méo tín hiệu) trong dải thông Tuy nhiên, các bộ lọc như vậy không tồn tại trong thực tế do đáp ứng xung của

hệ thống dài vô hạn và các thiết bị vật lý không thể thực hiện được Vì vậy, người thiết

kế cần phải thỏa hiệp để có bộ lọc hoạt động tốt nhất có thể

Phương pháp tham số hình ảnh được nêu ở phần trên cho kết quả tốt trong một vài

ứng dụng, nhưng không thể áp dụng tính toán tổng quát Trong khi đó, phương pháp

tổn chèn cho phép kiểm soát cao hơn đáp ứng biên độ và pha trong dải thông và dải

chặn một cách có hệ thống để có thể tổng hợp được đáp ứng mong muốn

Và việc đánh đổi giữa các tham số của bộ lọc là không thể tránh khỏi Ví dụ: tổn

hao chèn tối thiểu được thực hiện bởi bộ lọc Butterworth trong khi bộ lọc Chebyshev

cho độ dốc băng chuyển đổi tốt hơn, bộ lọc pha tuyến tính sẽ đạt được pha tuyến

1.4 Tổng hợp bộ lọc thông thấp

1.4.1 Thiết kế bộ lọc LPF nguyên mẫu

Bộ lọc LPF nguyên mẫu có giá trị các phần tử được chuẩn hóa sao cho điện trở

Hình dưới đây biểu hai dạng LPF nguyên mẫu điển hình dưới dạng mạng hình 𝜋

Bộ lọc LPF nguyên mẫu: a, cấu trúc hình 𝜋 – b, cấu trúc hình T

Ta có thể xây dựng với các trường hợp bậc khác nhau của từng bộ lọc:

- Từ đó, ta có thể chỉ ra rằng một cuộn cảm có thể được thay thế bằng một

đoạn ngắn mạch có chiều dài 𝛽 và đặc tính kháng L Trong khi đó, một tụ

có thể được thay thế bằng một mạch hở cuống với chiều dài 𝛽 và đặc tính

trở là 1/C

- Tần số cut-off:

Trong đó: l = 𝜆/8 ( 𝜆: bước sóng tại tần số cắt 𝜔c )

- Phép biến đổi Richard cho phép các cuộn cảm và tụ điện của một bộ lọc

phần tử được thay thế với bộ truyền ngắn mạch và hở mạch

Richard’s transformation: a, ngắn mạch b, hở mạch

1.5 Thiết kế HPF sử dụng đường dây ghép

Đối với bộ lọc hoạt động ở tần số cao hơn, cấu trúc đường dây ghép khá phù hợp

để giải quyết vấn đề tham số ký sinh mắc phải trong thiết kế mạch dùng phần tử

tập trung LC Cấu tạo và sơ đồ mạch điện tương đương của bộ lọc thông dải sử

dụng đường dây ghép được biểu diễn trên hình 1.5.1 , trong đó:

Từ công thức trên ta có thể tính toán được hằng số admittance inverter và

các trở kháng đặc trưng chẵn lẻ

Hình 1.5.1: Bộ lọc dùng đường dây ghép

1.6 Thiết kế bộ lọc sử dụng Stepped-impedance

- Đây là một cách tương đối dễ dàng thực hiện cho các bộ lọc thông thấp

trong “microstrip” hoặc “stripline”

- Sử dụng xen kẽ các đường trở kháng cao và thấp trong bộ lọc Chúng được

gọi là trở kháng bậc (stepped-impedance) hay có thể gọi là bộ lọc hi-Z,

low-Z

- Ưu điểm: vì tính phổ biến do dễ dàng thiết kế và chiếm ít không gian hơn

so với các phương pháp khác

- Nhược điểm: hiệu suất không tốt do việc tính toán dựa trên phép gần đúng

Vì vậy, thường bị giới hạn trong các ứng dụng không có tần số cắt rõ ràng

không bắt buộc

a, mạch tương đương T với đường dây tải điện 𝛽l ≪ 𝜋/2

b, mạch tương đương với 𝛽l nhỏ và Z 0 lớn

c, mạch tương đương cho 𝛽l nhỏ và Z 0 nhỏ

CHƯƠNG 2: THIẾT KẾ, MÔ PHỎNG VÀ ĐÁNH GIÁ KẾT QUẢ

2.1 Yêu cầu thiết kế

✓ Bài toán thực hiện việc thiết kế bộ lọc thông thấp với tần số cắt 2.67GHz,

dụng phương pháp tổn hao chèn với phương phức Equal-Ripple.(1) Bộ lọc

✓ Thiết kế mạch Diplexer (Manifold Multiplexer) 1 lối vào và 2 lối ra với số

liệu tương tự, sử dụng 2 bộ lọc thông dải (BPF) với tần số trung tâm lần lượt

là 2GHz và 3.4Ghz, độ rộng băng thông là 10%, sử dụng equal-ripple (0.5

db) (1) Bộ Diplexer sử dụng phần tử phân phố - đường truyền ghép, (2) Bộ

dưới ta sẽ thấy rằng N = 5 là thỏa mãn Từ bảng các thông số của bậc bộ lọc LPF

nguyên mẫu ở phần trước ta có g1 = 3.4817, g2 = 0.7618, g3 = 4.5381, g4 =

0.7618, g5 = 3.4817

Hình ảnh: Độ suy giảm theo tần số chuẩn hóa cho phương thức bộ lọc equal-ripple

(3 dB ripple)

Bước 2: Thực hiện biến đổi tỉ lệ thành phần trở kháng và thành phần tần số với các

giá trị của các tham số :

Sử dụng công thức trên ta thu được kết quả:

Với bộ lọc chebyshev bậc 5, sử dụng phương thức mạch π (Shunt element) với các

tham số trên ta thu được bộ lọc LPF dùng phần tử mạch LC như sau:

So sánh với cùng bậc với bộ lọc Butterworth, bộ lọc pha tuyến tính

Butterworth

C’1 = 4.1507 pF L’2 = 2.2704 nH C’3 = 5.4101 pF L’4 = 2.2704 nH C’5 = 4.1507 pF

Linear Phase

C’1 = 4.1507 pF L’2 = 2.2704 nH C’3 = 5.4101 pF L’4 = 2.2704 nH C’5 = 4.1507 pF

- Thiết kế bộ lọc thông dải BPF tại tần số trung tâm 2 GHz

Bước 1: Sử dụng công thức trên để tính toán phần tử LC cho mạch bộ lọc thông dải

sử dụng Chebyshev (0.5 ripple) bậc 3 Từ bảng các thông số của bậc bộ lọc LPF

nguyên mẫu ở phần trước ta thu có g1 = 1.5963, g2 = 1.0967, g3 = 1.5963

Bước 2: : Thực hiện biến đổi tỉ lệ thành phần trở kháng và thành phần tần số với

các giá trị của các tham số

Ta thu được mạch phần tử LC cho bộ lọc thông dải có tần số trung tâm 2GHz:

- Thiết kế bộ lọc thông dải BPF tại tần số trung tâm 3.4 GHz

Bước 1: Sử dụng công thức trên để tính toán phần tử LC cho mạch bộ lọc thông dải

sử dụng Chebyshev (0.5 ripple) bậc 5 Từ bảng các thông số của bậc bộ lọc LPF

nguyên mẫu ở phần trước ta thu có g1 = 1.7058, g2 = 1.2296, g3 = 2.5408, g4 =

1.2296, g5 = 1.7058

Bước 2: : Thực hiện biến đổi tỉ lệ thành phần trở kháng và thành phần tần số với

các giá trị của các tham số

Từ công thức được biểu diễn ở phần 1.5, các thông số cần thiết để tính toán chi tết

ở bảng 2.2, 2.3, 2.4 tương ứng với bộ lọc chebyshev gợn sóng 3 dB , chebyshev

gợn sóng 0.5 dB lần lượt cho LPF và BPF (2 GHz, 3.4 GHz)

Bảng 2.2: Giá trị Z0e, Z0o của bộ lọc LPF

Các tham số Z 0o và Z 0e được chuyển sang tham số đường dây ghép (s, w, và l) bởi

công cụ hỗ trợ có trên phần mềm chuyên dụng như trên hình 2.2

Hình 2.2: Tính toán tham số của bộ lọc bằng LineCalc của ADS cho LPF

Hình 2.3: Tính toán các tham số của bộ lọc bằng LineCalc của ADS cho BPF

Bảng 2.5 Các tham số của đường dây ghép

Từ công thức được liệt kê ở phần 1.6 , ta sẽ tính toán được các tham số cần thiết

của mạch thiết kế bộ lọc LPF và BPF sử dụng Stepped-impedance Lựa chọn

Z-low là 20 Ohm và Z-high là 120 Ohm ta thu được bảng sau:

Section Zi = Zl or Zh Bli (deg) Wi (mm) Li (mm)

Tương tự, ta cũng có thể thực hiện mô phỏng các bộ lọc Chebyshev và Bộ lọc

pha tuyến tính như trên hình 3.2

Hình 2.3.2 Mô phỏng bộ lọc Linear Phase sử dụng phần tử LC

Hình 2.3.3: Mô phỏng bộ lọc Butterworth sử dụng phần tử LC

Kết quả thực hiện mô phỏng dùng phần mềm chuyên dùng ADS:

Hình 2.3.4: Kết quả mô phỏng LPF sử dụng bộ lọc Chebyshev- Ripple 3dB phần tử LC

So sánh kết quả mô phỏng bộ lọc Chebyshev -Ripple 3 dB so với Butterworth và

Linear Phase bậc 5 tương ứng

Hình 2.3.5: So sánh kết quả mô phỏng LPF sử dụng 3 bộ lọc

o Mạch Microstrip

Từ mạch LC sử dụng biến dổi Richard để biến đổi L và C sang Series và Shunt

stubs Tiêp theo, sử dụng biên đổi Kuroda và thực hiện thay đổi tỉ lệ của trở kháng

và tần số sẽ thu được bộ lọc chế tạo Microstrip

Hình 2.3.6: Mạch Microstrip cho bộ lọc thông thấp (Chebyshev -Ripple 3dB)