Nghiên cứu ảnh hưởng của điện trở dây và thiết kế cấu trúc khử ảnh hưởng của điện trở dây trong mảng vi điện trở nhớ ứng dụng trong hệ điện toán mô phỏng hệ thần kinh

BỘ GIÁO DỤC VÀ ĐÀO TẠOTRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH CÔNG TRÌNH NGHIÊN CỨU KHOA HỌC CẤP TRƯỜNG NGHIÊN CỨU ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY VÀ THIẾT KẾ CẤU TRÚC KHỬ ẢNH

BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

THÀNH PHỐ HỒ CHÍ MINH

CÔNG TRÌNH NGHIÊN CỨU KHOA HỌC CẤP TRƯỜNG

NGHIÊN CỨU ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY VÀ THIẾT KẾ CẤU TRÚC KHỬ ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY TRONG MẢNG VI ĐIỆN TRỞ NHỚ ỨNG DỤNG TRONG HỆ ĐIỆN TOÁN MÔ PHỎNG HỆ THẦN KINH

SKC 0 0 6 7 7 5

MÃ SỐ: T2019-59TĐ

BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

THÀNH PHỐ HỒ CHÍ MINH

BÁO CÁO TỔNG KẾT

ĐỀ TÀI KH&CN CẤP TRƯỜNG TRỌNG ĐIỂM

Chủ nhiệm đề tài: TS Trương Ngọc Sơn

TP HCM, 04/2020

NGHIÊN CỨU ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY

VÀ THIẾT KẾ CẤU TRÚC KHỬ ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY TRONG MẢNG VI ĐIỆN TRỞ NHỚ ỨNG DỤNG TRONG HỆ ĐIỆN TOÁN

MÔ PHỎNG HỆ THẦN KINH

Mã số: T2019-59TĐ

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

THÀNH PHỐ HỒ CHÍ MINH

ĐƠN VỊ

BÁO CÁO TỔNG KẾT

ĐỀ TÀI KH&CN CẤP TRƯỜNG TRỌNG ĐIỂM

NGHIÊN CỨU ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY

VÀ THIẾT KẾ CẤU TRÚC KHỬ ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY TRONG MẢNG VI ĐIỆN TRỞ NHỚ ỨNG DỤNG TRONG HỆ ĐIỆN TOÁN

MÔ PHỎNG HỆ THẦN KINH

Mã số: T2019-59TĐ

Thành viên đề tài: TS Trương Ngọc Sơn

TP HCM, 04/2020

DANH SÁCH THÀNH VIÊN THAM GIA ĐỀ TÀI

Số TT Họ và Tên Nhiệm vụ

MỤC LỤC

DANH MỤC BẢNG BIỂU 4

DANH MỤC CÁC CHỮ VIẾT TẮT 5

MỞ ĐẦU 1

1 Tổng quan 1

2 Tính cấp thiết của đề tài 2

3 Mục tiêu đề tài 4

4 Đối tượng, phạm vi nghiên cứu 4

5 Phương pháp nghiên cứu 4

6 Nội dung nghiên cứu 4

Chương 1 5

VI ĐIỆN TRỞ NHỚ (MEMRISTOR) 5

1.1 Vi điện trở nhớ (Memristor) 5

1.2 Mô hình hóa vi điện trở nhớ 7

1.3 Phân loại vi điện trở nhớ theo đặc tính 8

1.4 Ứng dụng vi điện trở nhớ mô phỏng khớp nối thần kinh 10

Chương 2 13

ỨNG DỤNG MẢNG VI ĐIỆN TRỞ NHỚ TRONG HỆ ĐIỆN TOÁN MÔ PHỎNG HỆ THẦN KINH 13

2.1 Hệ điện toán mô phỏng hệ thần Kinh (Neuromorphic Computing System) 13

2.2 Mảng vi điện trở nhớ thực thi mạng nơ-ron nhân tạo 14

2.3 Thực thi mạng nơ-ron với 1 mảng vi điện trở nhớ 17

Chương 3 22

PHÂN TÍCH ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY TRONG MẢNG VI ĐIỆN TRỞ NHỚ 22

3.1 Điện trở dây trong mảng vi điện trở nhớ 22

3.2 Phân tích ảnh hưởng của điện trở dây đến điện áp ngõ ra của mảng vi điện trở nhớ 23 3.3 Mô phỏng ảnh hưởng của điện trở dây đến điện áp ngõ ra mảng vi điện trở nhớ 26 3.4 Phương pháp mô hình hóa điện trở dây 28

Chương 4 33

PHƯƠNG PHÁP BÙ ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY TRONG MẢNG VI ĐIỆN TRỞ NHỚ 33

4.1 Ý tưởng thiết kế 33

4.2 Thiết kế bù ảnh hưởng của điện trở dây 34

4.3 Mô phỏng mảng vi điện trở với kiến trúc bù điện trở dây 36

Chương 5 40

KẾT LUẬN VÀ KIẾN NGHỊ 40

5.1 Kết quả nghiên cứu 40

5.2 Kiến nghị và định hướng nghiên cứu 40

TÀI LIỆU THAM KHẢO 41

PHỤ LỤC 1

DANH MỤC BẢNG BIỂU

Bảng 4 1: So sánh thời gian phân tích và mô phỏng mạch giữa phương pháp mô hình hóa thông thường và phương pháp được đề xuất 32

DANH MỤC CÁC CHỮ VIẾT TẮT

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

THÔNG TIN KẾT QUẢ NGHIÊN CỨU

1 Thông tin chung:

- Tên đề tài: Nghiên cứu ảnh hưởng của điện trở dây và thiết kế cấu trúc khử ảnh hưởng của

điện trở dây trong mảng vi điện trở nhớ ứng dụng trong hệ điện toán mô phỏng hệ thần kinh

- Mã số: T2019-59TĐ

- Chủ nhiệm: TS Trương Ngọc Sơn

- Cơ quan chủ trì: Trường Đại học Sư phạm Kỹ thuật TP.HCM

- Thời gian thực hiện: 12 tháng

2 Kết quả nghiên cứu:

Phân tích được ảnh hưởng của điện trở dây trong mảng vi điện trở nhớ dựa trên phân tích mạch và mô phỏng mạch

Để xuất phương pháp bù ảnh hưởng của điện trở dây Tăng 19% tỷ lệ nhận dạng khi điện trở dây là 2.5Ω

3 Thông tin chi tiết sản phẩm:

a Sản phẩm khoa học:

+ Báo cáo khoa học (ghi rõ số lượng, giá trị khoa học): 01 báo cáo khoa học

+ Bài báo khoa học (ghi rõ đầy đủ tên tác giả, tên bài báo, tên tạp chí, số xuất bản, năm xuất bản): 01 bài báo được chấp nhận đăng trên Tạp chí KHGDKT, Trường Đại học Sư phạm Kỹ thuât TP.HCM, năm 2020

b Sản phẩm ứng dụng (bao gồm bản vẽ, mô hình, thiết bị máy móc, phần mềm…, ghi

rõ số lượng, quy cách, công suất….):

4 Hiệu quả, phương thức chuyển giao kết quả nghiên cứu và khả năng áp dụng:

INFORMATION ON RESEARCH RESULTS

1 General information:

Project title: Analysis of the Impact of Wire Resistance on Nano-scale Memristor Crossbar Array and proposed a method to Reduce the Impact of Wire Resistance in a Memristor Crossbar-Based Neuromorphic Computing System

Code number: T2019-59TĐ

Coordinator: Truong Ngoc Son, Ph.D

Implementing institution: HCMC University of Technology and Education

Duration: from 01/2019 to 12/2019

2 Objective(s):

- Analysis of the Impact of Wire Resistance on Nano-scale Memristor Crossbar Array

- Proposed a method to Reduce the Impact of Wire Resistance in a Memristor Based Neuromorphic Computing System

Crossbar-3 Creativeness and innovativeness:

Proposed a novel method to compensate the impact of wire resistance in memristor crossbar array that implement a neuromorphic cimputing system

MỞ ĐẦU

1 Tổng quan

Hệ điện toán mô phỏng hệ thần kinh (neuromorphic computing system) được đưa

ra năm 1990 bởi C Mead [1] Neuromorphic được định nghĩa là một hệ phần cứng thực thi các tác vụ như bộ não người [1] Các chip Neuromorphic sớm được thiết kế dựa trên công nghệ vi mạch CMOS Năm 2008, phòng thí nghiệm HP công bố vi điện trở nhớ (memristor) dựa trên thực nghiệm, một linh kiện điện tử được giáo sư L O Chua đưa ra giả thuyết năm 1971 [2], [3] Vi điện trở nhớ được xem là linh kiện đầy kỳ vọng để thiết

kế các khớp nối thần kinh nhân tạo bởi vì đặc điểm của vi điện trở nhớ giống như đặc tính của khớp thần kinh sinh học [4] Từ sau khi được công bố bằng thực nghiệm, vi điện trở nhớ được chế tạo dưới dạng các mảng 2 chiều và được dùng nhiều trong các ứng dụng nhận dạng [5] Khả năng mở rộng của mảng vi điện trở nhớ tùy thuộc vào nhiều yếu tố, trong đó yếu tố quan trọng là ảnh hưởng của điện trở dây [6] Khi sử dụng mảng vi điện trở nhớ để thực hiện bộ nhớ điện trở, mỗi giao điểm giữa hàng và cột hình thành một mối nối tạo bởi một vi điện trở nhớ có điện trở có thể lập trình được Thông qua việc lập trình điện trở này, tại mỗi vị trí giao của hàng và cột có thể lưu được dữ liệu tương ứng, 0 hoặc

1 Tuy nhiên khi kích thước mảng tăng, điện trở dây làm giảm điện áp đến các phần tử ở

vị trí cuối mảng, điều này làm cho quá trình đọc trở nên khó khăn và sai số đọc về lớn Một số thiết kế đã cố gắng làm giảm ảnh hưởng của điện trở dây bằng các phương pháp như tham chiếu điện áp trong quá trình đọc giá trị điện trở [6] Trong đó, tác giả phân tích ảnh hưởng của điện trở dây bằng phương pháp mô phỏng mạch điện, từ đó đề xuất phương pháp tham chiếu điện áp động cho quá trình đọc dữ liệu [6] Kết quả, mặc dù ảnh hưởng của điện trở dây không bị triệt tiêu, tuy nhiên với phương pháp đề xuất đã có thể tăng 60% kích thước mảng vi điện trở nhớ so với không sử dụng phương pháp Điện áp sai biệt giữa phần tử có điện trở cao và phần tử có điện trở thấp đối với các phần tử ở vị trí cuối mảng trở nên bé và có thể khó phân biệt Nguyên nhân khác là dòng rò trong mảng (sneak-path leakage) [7] Dòng dò này được tạo ra do sự khác biệt về điện trở của các đường dẫn trong mảng Để hạn chế dòng rò và có thể tăng kích thước mảng, một phương pháp khác hữu hiệu là sử dụng 2 điện trở bù nhau tại vị trí giao điểm của hàng và cột, thay vì một điện trở [7] Hai điện trở bù nhau được hiểu là một điện trở có giá trị điện trở cao, nối tiếp với một điện trở có giá trị điện trở thấp Tuy nhiên, thứ tự của điện trở có giá trị cao và thấp

sẽ quyết định giá trị lưu trữ của kết nối [7] Phương pháp này làm cho điện trở tại mỗi giao điểm luôn bằng nhau, làm giảm dòng rò và có khả năng tăng kích thướt của mảng lên đáng kể Kết quả mô phỏng mạch cho thấy, với phương pháp sử dụng cặp điện trở bù, kích thướcmảng có thể lên tới 100,000 ×100,000, tương ứng với một bộ nhớ có khả năng lưu trữ 1010 bits Tuy nhiên, trong thiết kế này tác giả lại giả định là điện trở dây bằng 0, điều này chỉ đúng trong mô phỏng Các thử nghiệm vật lý cho thấy việc tăng kích thước mảng gặp rất nhiều khó khăn do ảnh hưởng của nhiều hiện tượng, đặc tính vật lý, trong

đó có điện trở dây

Hiện tại việc chế tạo các vi điện trở nhớ trong nước vẫn chưa được phát triển và ít công trình được công bố Một số nghiên cứu vi điện trở nhớ cũng chỉ dừng lại ở mức mô phỏng [8] Trong nghiên cứu này, tác giả đề xuất một kiến trúc mảng vi điện trở nhớ cho phép thực thi một mạng nơ-ron nhân tạo, trong đó mỗi vi điện trở nhớ đóng vai trò như một khớp nối thần kinh nhân tạo [8] Mảng vi điện trở nhớ sau đó được huấn luyện để các giá trị trọng số thay đổi theo tập ảnh các ký tự Sau khi huấn luyện, mảng vi điện trở nhớ

có khả năng nhận dạng các ký tự [8] Một ứng dụng của mảng vi điện trở nhớ trong thực thi nhận dạng ký tự cũng được công bố năm 2015 [9] Trong đó, thay vì thực hiện phép nhân dựa vào định luật Ohm như các thiết kế trước, tác giả đề xuất phương pháp sử dụng

bộ nhân nhị phân [9] Phương pháp này có khả năng ứng dụng thực tế cao hơn, do có thể làm giảm sai số trong quá trình thực hiện phép nhân tương tự sử dụng định luật Ohm như thiết kế trước đó [9] Nhìn chung, các công bố cũng chỉ đưa ra kiến trúc chung để thực thi một ứng dụng của mảng vi điện trở nhớ, chưa đánh giá hết các thông số, cũng như ảnh hưởng của các thông số trong mô hình của vi điện trở nhớ [9] Đặc biệt, các công bố này chỉ dừng lại ở mô phỏng dựa vào mô hình của vi điện trở nhớ, chưa liên kết được các mô hình vật lý của mảng vi điện trở nhớ Chính vì thế, các thông số như điện trở dây, dòng

rò đối với mảng có kích thướt lớn chưa được xem xét Tuy nhiên đây cũng là những bước đầu tiếp cận với một linh kiện khá mới ở việt nam, một hướng nghiên cứu đầy tìm năng

2 Tính cấp thiết của đề tài

Các hệ thống máy tính dựa trên kiến trúc Von Neumann xuất hiện từ những năm

1945 và thống trị cho đến nay Tuy phát triển về nhiều mặt như nâng cao tốc độ xử lý, cải thiện dung lượng bộ nhớ, xong về kiến trúc vẫn không mấy thay đổi Một trong những giới hạn lớn nhất của kiến trúc Von Neumann là việc tách biệt các khối chính như bộ xử

lý (CPU) bộ nhớ (Memory) và khối xuất/nhập, điều này làm cho tốc độ xử lý bị giới hạn

bởi việc giới hạn tốc độ truyền dữ liệu từ khối sang khối Khác với kiến trúc máy tính truyền thống, người ta nhận thấy rằng, kiến trúc não người khá đặc biệt Việc tính toán, lưu trữ được thực hiện trên cùng một khối não Mặt khác bộ não có kiến trúc nhỏ, tiêu tán năng lượng thấp hơn nhiều lần nếu so sánh cùng xử lý một tác vụ với máy tính Chính vì thế, nhiều nghiên cứu đã cố gắng tạo ra phần cứng hoạt động giống với hoạt động của não người nhằm hy vọng tạo ra một kiến trúc thay thế kiến trúc máy tính hiện tại Các phần cứng như vậy được gọi là hệ điện toán mô phỏng hệ thần kinh (Neuromorphic computing system) Việc thiết kế các hệ thống có hoạt động như não người hiện nay được biết đến là cái hệ thống trí tuệ nhân tạo (artificial intelligence) Tuy nhiên các hệ thống trí tuệ nhân tạo hiện nay đa phần đều dựa trên các giải thuật phần mềm và được thực thi trên nền máy tính Ngược lại, các hệ điện toán mô phỏng hệ thần kinh có thể hiểu đơn giản là các hệ thống trí tuệ nhân tạo nhưng được thiết kế hoàn toàn bằng phần cứng, chính vì thế nó không lệ thuộc vào kiến trúc của máy tính và phần mềm máy tính Đồng thời phát huy được khả năng xử lý song song, một đặc điểm của bộ não sinh học

Đơn vị cơ bản trong não người là các dây thần kinh (neuron) và các khớp thần kinh (synapse) Các khớp thần kinh đóng vai trò quan trọng trong việc lưu trữ các thông tin học được từ thế giới thực Thiết kế các khớp thần kinh trước đây chủ yếu dựa vào công nghệ vi mạch CMOS (Complementary Metal-Oxide-Semiconductor) Mỗi khớp thần kinh

có nhiệm vụ lưu trữ giá trị trọng số, đồng thời có thể tự thay đổi giá trị trong suốt quá trình được huấn luyện Ngay từ khi vi điện trở nhớ (Memristor) ra đời, nó được áp dụng vào thiết kế các khớp nối thần kinh Vi điện trở nhớ đã mở ra một hướng đi mới trong việc thiết kế các chip điện toán mô phỏng hệ thần kinh bởi nó có kích thướt vô cùng nhỏ

và đặc biệt hơn hoạt động của nó giống với đặc tính của các khớp thần kinh sinh học trong não người

Để thiết kế các hệ điện toán mô phỏng hệ thần kinh, các vi điện trở nhớ được kết nối với nhau dạng mảng (Array) Các mảng vi điện trở nhớ hiệu quả trong việc thực thi các mạng nơ-ron nhân tạo kích thước lớn Tuy nhiên việc kết nối mảng các vi điện trở nhớ cũng gặp lại nhiều thách thức Một trong những thách thức lớn nhất là các điện trở dây (wire resistance), chúng góp phần làm sai lệch giá trị điện áp đọc về đối với các phần

tử nằm ở xa nguồn Chính vì thế, điện trở dây làm hạn chế việc tăng kích thước mảng vi điện trở nhớ Trong nghiên cứu này, tác giả phân tích ảnh hưởng của điện trở dây trong mảng vi điện trở nhớ thực thi mạng mạng nơ-ron nhân tạo Sau đó đề xuất cấu trúc phần

cứng có thể khử ảnh hưởng của điện trở dây trong mảng vi điên trở nhớ ứng dụng trong

hệ điện toán mô phỏng hệ thần kinh

4 Đối tượng, phạm vi nghiên cứu

Đối tượng nghiên cứu:

 Mảng vi điện trở nhớ và ảnh hưởng của điện trở dây trong mảng vi điện trở nhớ

 Cấu trúc khử ảnh hưởng của mảng vi điện trở nhớ

Phạm vi nghiên cứu:

 Ảnh hưởng của điện trở dây trong mảng vi điện trở nhớ

 Phương pháp khử ảnh hưởng của điện trở dây trong mảng vi điện trở nhớ

5 Phương pháp nghiên cứu

Dựa trên đánh giá bằng kết quả phân tích mạch và kết quả mô phỏng để đề xuất phương pháp khử ảnh hưởng của điện trở dây trong mảng vi điện trở nhớ

6 Nội dung nghiên cứu

 Mảng vi điện trở nhớ thực thi hệ điện toán mô phỏng hệ thần kinh, cụ thể là mạng nơ-ron Perceptron

 Đánh giá trên cơ sở phân tích mạch ảnh hưởng của điện trở dây đến điện áp ngõ ra của mạng nơ-ron

 Đánh giá trên cơ sở mô phỏng mạch ảnh hưởng của điện trở dây đến điện áp ngõ ra và tỷ lệ nhận dạng của mạng

 Thiết kế cấu trúc mảng vi điện trở nhớ sử dụng mạch khuếch đại vi sai để bù điện áp biến thiên do ảnh hưởng của mảng vi điện trở nhớ

 Mô phỏng, ghi nhận tỷ lệ nhận dạng của mạch vi điện trở nhớ, khi tăng dần giá trị điện trở dây, đánh giá hiệu quả của cấu trúc được đề xuất

Chương 1

VI ĐIỆN TRỞ NHỚ (MEMRISTOR)

1.1 Vi điện trở nhớ (Memristor)

Vi điện trở nhớ (Memristor) được tìm ra trên cơ sở lý thuyết về mối quan hệ giữa

từ thông và điện tích bởi Giáo sư Leon Chua năm 1971 [2] Vi điện trở nhớ được xem như phần tử thứ 4 bên cạnh 3 phần tử cơ bản cấu thành nên các mạch điện tử là điện trở,

tụ điện và cuộn dây Tuy nhiên, vi điện trở nhớ chỉ tồn tại trên lý thuyết vì chưa tìm ra hợp chất nào phù hợp để chế tạo Năm 2008, phòng nghiên cứu HP đã chế tạo và thử nghiệm được vi điện trở nhớ đầu tiên dựa trên hợp chất ô-xit titan (TiO2) [3] Vi điện trở nhớ bao gồm 2 lớp màng mỏng được đặt giữa 2 đầu tiếp giáp kim loại như hình 1.1

Hình 1.1: Mô hình một vi điện trở nhớ với 2 lớp màng mỏng

Trong hình 1.1, 2 lớp màng mỏng bao gồm một lớp giàu hạt dẫn có điện trở nhỏ

và một lớp nghèo hạt dẫn có điện trở lớn Vị trí tiếp giáp giữa 2 lớp có thể thay đổi và độ

dày lớp giàu hạt dẫn được ký hiệu là w Khi điện tích dương được đặt vào 2 đầu kim loại,

các hạt dẫn bị khuếch tán và di chuyển về bên phía lớp nghèo hạt dẫn Lúc này có thể xem

như giá trị w tiến gần về giá trị D và điện trở của vi điện trở nhớ trở nên rất nhỏ (RON) Ngược lại khi điện áp âm được đặt vào 2 đầu kim loại, các hạt dẫn tập trung về phía lớp giàu hạt dẫn làm cho vi điện trở nhớ trở nên kém dẫn điện (Lúc này vi điện trở nhớ có giá trị ROFF) Như vậy, giá trị điện trở của một vi điện trở nhớ có thể thay đổi dựa vào điện áp đặt vào 2 đầu của nó Tính chất này giúp cho vi điện trở nhớ khác với các linh kiện thụ động khác và trở nên có nhiều ứng dụng Giống như linh kiện điện trở, quan hệ giữa dòng

và áp tại thời điểm t được thể hiện bởi công thức sau [2]:

()

()()

D

t w R

D

t w R t

i t R t

Phương trình (1.1) về cơ bản trình bày mối quan hệ giữa dòng điện và điện áp,

nhưng điện trở trong phương trình (1.1) là một hàm phụ thuộc vào biến trạng thái w Biến trạng thái w là độ dài của lớp giàu hạt dẫn như được mô tả trong hình 1.1 Có thể xem w

là là vị trí tiếp giáp giữa 2 lớp Khi w đạt đến giá trị D có nghĩa là vùng giàu hạt dẫn chiếm toàn bộ không gian trong vi điện trở nhớ Như đã giới thiệu ở trên, giá trị w phụ thuộc vào điện áp đặt vào 2 đầu vi điện trợ nhớ, điều này đồng nghĩa với w phụ thuộc vào dòng điện chạy qua nó Sự thay đổi của w với cường độ dòng điện được minh họa bằng phương trình

sau [2]:

) t ( q D

R μ ) t ( w

) t ( i D

R μ dt

) t ( dw

ON υ

ON υ





(1.2)

Trong đó 𝜇𝜗 là hệ số thể hiện mật độ các phần tử di động của chất được thêm vào

để tạo ra vi điện trở Mức dịch chuyển của biến trạng thái là một hàm theo điện tích Thay phương trình (1.2) vào phương trình (1.1) và giả định rằng RON nhỏ hơn ROFF rất nhiều,

chúng ta có được điện trở R X của vi điện trở nhớ R X biểu diễn cho giá trị trở kháng của vi điện trở nhớ, được gọi là trở kháng nhớ và được đặt tên là M(q) [2]

) q (

1.2 Mô hình hóa vi điện trở nhớ

Mô hình hóa các vi điện trở nhớ đóng một vai trò quan trọng trong thiết kế ứng dụng dựa trên vi điện trở nhớ Mô hình hóa vi điện trở nhớ giúp chúng ta dự đoán được hiệu suất của mạch cũng như các ảnh hưởng của vi điện trở nhớ trên các mạch ứng dụng Vì vậy, sau mô hình đầu tiên được đề xuất bởi phòng thí nghiệm HP thì một số phương pháp

mô hình hóa cho vi điện trở nhớ đã xuất hiện Các mô hình vi điện trở nhớ hiện nay về mặt toán học là được lấy từ mô hình vi điện trở nhớ của phòng thí nghiệm HP nhưng với biến trạng thái thay đổi một cách phi tuyến do sự trôi không tuyến tính của chất dẫn bên

trong linh kiện gây ra [10], [11] Cụ thể hơn, Joglekar đã đề xuất một hàm cửa sổ biểu diễn cho sự thay đổi phi tuyến của biến trạng thái với giả định rằng đường phân chia ở giữa hai vùng sẽ di chuyển chậm hơn khi nó ở gần hai cực Hàm cửa sổ của Joglekar về mặt toán học được mô tả như sau [10]:

p

x p

x

Trong đó x = w / D và x thay đổi trong khoảng từ 0 đến 1 Phương trình (1.4) cho phép ta thay đổi tỉ lệ của cửa sổ bằng cách điều chỉnh tham số p như trong hình 1.3 (a)

Từ hình 1.3 (a) ta thấy sự thay đổi của x trở nên chậm hơn khi x tiến tới gần giá trị 0 hoặc

1 Điều này cho phép các mô hình của vi điện trở nhớ gần giống với thực nghiệm vì các

vi điện trở nhớ thay đổi điện trở chậm hơn khi chúng gần đạt tới điện trở cao nhất hoặc thấp nhất Một phương pháp khác để mô hình hóa sự dịch chuyển phi tuyến của biến trạng thái được đề xuất trong mô hình Biolek [11] Sự dịch chuyển của biến trạng thái theo hai đường khác nhau được biểu diễn bằng phương trình (1.5) [11]:

trends x

x

increase to

trends x

x p

x F

p

p

, )

1 ( 1

, 1

) , (

x sẽ trở nên chậm hơn khi x di chuyển ngược về biên 0

Hình 1.3: (a) Hàm cửa sổ Joglekar với các giá trị p khác nhau [10]

(b) Hàm cửa sổ Biolek với p=2 [11]

1.3 Phân loại vi điện trở nhớ theo đặc tính

0.0 0.2 0.4 0.6 0.8 1.0

x

Increasing trend of x Decreasing trend of x

Sau khi HP Lab công bố vi điện trở đầu tiên dựa trên hợp chất ô-xit titan, các vi điện trở sau đó được chế tạo và thử nghiệm trên nhiều hợp chất khác nhau với các đặc tính cũng khác nhau Các vi điện trở nhớ theo mô hình của HP có điện trở thay đổi lý tưởng từ điện trở cao (ROFF) về điện trở thấp (RON) và có thể được giữ lại ở một mức điện trở nào đó trong khoản (RON, ROFF) Trong các vi điện trở nhớ như vậy, lớp tiếp giáp giữa vùng nghèo và vùng giàu hạt dẫn duy chuyển được điều khiển bởi điện áp đặt vào vi điện trở nhớ Các vi điện trở này được gọi là các vi điện trở chuyển đổi lớp tiếp giáp (interface-switching memristor) và hoạt động như các vi điện trở nhớ tương tự vì có khả năng lưu trữ nhiều mức điện trở [12]-[19] Các vi điện trở nhớ dựa trên chuyển đổi lớp tiếp giáp lý tưởng cho nhiều thiết kế trong đó chủ yếu là bộ nhớ điện trở và mô hình hóa các khớp thần kinh Mô hình của các vi điện trở nhớ dựa trên chuyển đổi lớp tiếp giáp được trình bày trong hình 1.4(a)

Hình 1.4: (a) Vi điện trở nhớ dựa trên chuyển đổi lớp tiếp giáp, (b) vi điện trở nhớ dựa trên chuyển đổi sợi

Thực tế việc chế tạo các vi điện trở dựa trên chuyển đổi lớp tiếp giáp khó hơn và vật liệu sử dụng để chế tạo các vi điện trở này cũng không phổ biến Trong khi đó, nhiều phòng nghiên cứu đã lựa chọn giải pháp là sử dụng cơ chế chuyển đổi sợi để chế tạo các

vi điện trở nhớ do vật liệu chuyển đổi sợi (filamenraty-switching) phổ biến hơn [20]-[31] Hình 1.4 (b) là minh họa một vi điện trở nhớ dựa trên cơ chế chuyển đổi sợi [20]-[31] Khi điện áp tại hai cực của thiết bị tăng đủ để điều khiển các ion bên trong thì các sợi sẽ tạo thành một đường dẫn điện giữa hai tiếp điểm kim loại Do đó, thiết bị sẽ có trở kháng thấp Ngược lại, điện áp âm phá vỡ đường dẫn sợi thì sẽ có trở kháng cao giữa hai cực của vi điện trở nhớ Bằng cách làm này, các vi điện trở nhớ có thể được lập trình để có

Interface between the

undoped and doped region

Filament

trạng thái trở kháng cao (High Resistance State - HRS) hoặc trạng thái trở kháng thấp (Low Resistance State-LRS) như được minh họa trong hình 1.4 (b) Các vi điện trở nhớ hoạt động dựa trên cơ chế chuyển đổi sợi được xem như là các vi điện trở nhớ nhị phân

vì chỉ có khả năng lưu trữ 2 trạng thái; điện trở cao (HRS) và điện trở thấp (LRS)

Vi điện trở nhớ nhị phân được sử dụng phổ biến trong các ứng dụng thực tế so với các vi điện trở nhớ tương tự Trong các mảng vi điện trở nhớ, chúng ta có thể phân biệt được hai mức HRS và LRS khi tăng kích thước của mảng vi điện trở nhớ bằng cách tăng giá trị của ROFF lên Thêm vào đó, sự biến thiên trong quá trình chế tạo và hoạt động của

vi điện trở nhớ ít ảnh hưởng đến hiệu suất của hệ thống vì tỷ lệ ROFF / RON khá cao

1.4 Ứng dụng vi điện trở nhớ mô phỏng khớp nối thần kinh

Một trong những ứng dụng phổ biến của vi điện trở nhớ là thực thi các khớp nối thần kinh (Neural Synapse) [4] Khớp nối thần kinh là trong mạng nơ-ron thần kinh có chức năng truyền dữ liệu giữ 2 tế bào thần kinh Mỗi khớp nối thần kinh được quyết định bởi một trọng số cho phép tín hiệu được truyền qua nhiều hay ít [4] Các phần cứng thực thi mạng nơ-ron nhân tạo, các khớp nối thần kinh được thiết kết sử dụng các bộ nhớ để lưu các giá trị trọng số Tuy nhiên, việc sử dụng bộ nhớ dựa trên công nghệ CMOS sẽ tiêu tốn năng lượng và làm tăng kích thước của hệ thống Ngược lại, vi điện trở nhớ là một mô hình hiệu quả cho việc thực thi các khớp nối thần kinh bởi sự thay đổi của trở kháng của

vi điện trở nhớ giống như sự thay đổi trọng số của các khớp nối thần kinh [4] Mô hình một vi điện trở nhớ được sử dụng để thực thi khớp nối thần kinh trong mạng nơ-ron nhân tạo được mô tả trong hình 1.5 [32]

prne

Hình 1.6: (a) Cấu tạo của vi điện trở nhớ trong mảng, (b) đồ thị dòng-áp của vi điện trở

nhớ, (c) cấu trúc mảng, (d) hình ảnh thực tế của mảng vi điện trở nhớ [37]

Hình 1.6 minh họa một cấu trúc mảng vi điện trở nhớ với kích thước 3×3 Cấu trúc vật liệu để chế tạo các điểm nối được thể hiện trong hình 1.6(a) Hình 1.6(b) là kết quả đo được dòng và áp của vi điện trở nhớ Hình ảnh thực của mảng được minh họa trong hình 1.6 (d)

Chương 2 ỨNG DỤNG MẢNG VI ĐIỆN TRỞ NHỚ TRONG

HỆ ĐIỆN TOÁN MÔ PHỎNG HỆ THẦN KINH

2.1 Hệ điện toán mô phỏng hệ thần Kinh (Neuromorphic Computing System)

Hệ điện toán mô phỏng hệ thần kinh (Neuromorphic Computing System) được giáo sư Carver A Mead thuộc viện Kỹ thuật California đưa ra vào năm 1990 Hệ điện toán mô phỏng hệ thần kinh là một hệ thống phần cứng có khả năng tính toán, xử lý như cách mà bộ não con người thực hiện Khái niệm Neuromorphic Computing System khác với các hệ thống dựa trên trí tuệ nhân tạo thông dụng hiện nay Cụ thể các hệ thống trí tuệ nhân tạo dựa trên các mạng nơ-ron nhân tạo nhiều lớp được triển khai trên các phần cứng máy tính Các hệ thống trí tuệ nhân tạo được xem như các chương trình phần mềm chạy trên một hệ thống máy tính cụ thể nào đó Trong khi đó, các hệ điện toán mô phỏng hệ thần kinh là một mô hình của mạng nơ-ron nhân tạo nhưng được thực thi ở phần cứng,

mà cụ thể là các thiết kế vi mạch VLSI Như vậy về cơ bản có thể xem một vi mạch thực

thi một mạng nơ-ron nhân tạo là một hệ điện toán mô phỏng hệ thần kinh

(Neurormorphic Computing System)

Mô hình toán của nơ-ron sinh học bao gồm các phép nhân của tín hiệu vào và trọng

số, các phép cộng Các tín hiệu vào cần được xử lý đồng thời như cách mà bộ não con người thực hiện Tuy nhiên, máy tính là một đơn vị xử lý tuần tự, nên việc thực hiện các mạng nơ-ron nhân tạo trên các máy tính không phát huy hết hiệu quả của nó Mặc dù ngày nay các công nghệ mới ra đời cho phép máy tính xử lý song song nhiều tác vụ để tăng hiệu năng khi thực thi các mạng nơ-ron nhân tạo, tuy nhiên các hệ thống máy tính vẫn còn khá xa với cách mà bộ não xử lý Ngược lại, hệ điện toán mô phỏng hệ thần kinh hướng đến một phần cứng thực thi hoàn toàn song song các phép toán cho các tín hiệu vào và trọng số bên trong Do đó, các hệ thống này được xem như là những thiết kế mô phỏng hệ thần kinh sinh học So sánh sự khác nhau giữa các hệ thống máy tính truyền thống và các hệ điện toán mô phỏng hệ thần kinh được mô tả trong hình 2.1

Hình 2.1: Hệ thống máy tính Von neumann và Hệ điện toán mô phỏng hệ thần kinh

Các hệ điện toán mô phỏng hệ thần kinh cho phép xử lý các tín hiệu vào và tạo ra các tín hiệu ngõ ra không dựa trên việc thực thi các phép toán như cách mà các máy tính thực hiện các mạng nơ-ron nhân tạo Do đó, các hệ điện toán mô phỏng hệ thần kinh được

kỳ vọng thực thi các mạng nơ-ron nhân tạo với tốc độ cao và tiêu tốn ít năng lượng hơn

so với các máy tính truyền thống

2.2 Mảng vi điện trở nhớ thực thi mạng nơ-ron nhân tạo

Đặc điểm của vi điện trở nhớ là có khả năng lưu lại giá trị điện trở hiện tại của nó

và khả năng thay đổi giá trị điện trở bằng điện áp đặt vào 2 cực của nó Đặc điểm này giúp cho vi điện trở nhớ được ứng dụng hiệu quả trong việc mô hình hóa khớp thần kinh trong mạng nơ-ron nhân tạo Các vi điện trở nhớ thường được chế tạo dưới dạng các mảng trong

đó kích thước các vi điện trở nhớ ở mức nanomet Một trong những ứng dụng phổ biến của mảng vi điện trở nhớ là thực thi các mạng nơ-ron nhân tạo, trong đó các vi điện trở nhớ đóng vai trò như các trọng số Mô hình mạng nơ-ron với các trọng số kết nối được minh họa trong hình 2.1 (a)

Von neumann architecture Neuromorphic computing system

output Input

CMOS Emerging

Device

Hình 2.1: (a) Mạng ron với các kết nối, (b) Mảng vi điện trở nhớ thực thi mạng

nơ-ron với các trọng số âm và dương [18]

Một mạng nơ-ron đơn giản với các ngõ vào, ngõ ra và các kết nối được mô tả trong hình 2.1(a) Một nơ-ron ngõ ra nhận tất cả các tín hiệu từ các ngõ vào thông qua các kết nối Hình 2.1(b) là minh họa của mảng vi điện trở nhớ thực thi mạng nơ-ron trong hình 2.1(a) Thực tế các trọng số trong mạng nơ-ron sau khi huấn luyện bao gồm cả giá trị âm

và giá trị dương Trong khi đó, giá trị điện trở của các vi điện trở nhớ chỉ có khả năng biểu diễn một hướng kiểu giá trị, hoặc là âm, hoạc là dương Để có thể thực hiện được các trọng số âm và dương cần 2 mảng vi điện trở được ghép bù nhau như minh họa trong hình 2.1(b) [18] Trong hình 2.1(b), 2 điện trở được sử dụng để biểu diễn một giá trị trọng số Một mạch trừ được sử dụng cho phép tạo ra các giá trị trọng số âm và dương Sơ đồ mạch điện chi tiết cho hình 2.1 được trình bày trong hình 2.2

I N P U T

O U T P U T

A group of m

neurons

A group of n

neuronsSynapse network

)( ,



k j

g M

)( ,



k j

g M



j

j IN k j k j

)(V IN , j

(a)

(b)

I N P U T

O U T P U T

)(OUT k

Sơ đồ chi tiết của mảng vi điện trở nhớ sử dụng ma trận kết nối cực dương và cực

âm được biểu diễn trong hình [2.2] Ở đây 𝑀+(𝑔𝑗,𝑘+ ) và 𝑀−(𝑔𝑗,𝑘− ) là các mảng vi điện trở nhớ của ma trận kết nối dương (M+) và âm (M–) tương ứng [18] 𝑔1,1+ là giá trị điện dẫn của vi điện trở nhớ tại điểm giao nhau giữa hàng đầu tiên và cột đầu tiên của M+ 𝑔𝑗,𝑘+ là điện dẫn của vi điện trở nhớ hàng thứ j và cột thứ k của mạch M+ Và, 𝑔1,1− và 𝑔𝑗,𝑘− trong mạch M- là các giá trị điện dẫn tại các điểm tương ứng với 𝑔1,1+ và 𝑔𝑗,𝑘+ trong M+

VIN,1 , VIN,2 là điện áp ngõ vào được áp dụng cho hàng đầu tiên và hàng thứ hai tương ứng VIN,j là điện áp áp dụng cho hàng thứ j VC+,1, VC+,2 là điện áp cột của cột đầu tiên và

thứ hai trong mạch M+.Với VC+,k là cột thứ k trong mạch M+ Tương tự, VC-,1, VC-,2 và

VC-,k là điện áp cột đầu tiên, thứ hai và thứ k trong mạch M– tương ứng

Với G1+ và G1 – là bộ khuếch đại đảo trên các cột đầu tiên trong mạch M+ và M– Điện trở R1 và R2 là điện trở hồi tiếp âm của G1+ và G1 – tương ứng VO+,1 và VO-,1 là giá trị điện áp ngõ ra của G1+ và G1- G1 là bộ khếch đại vi sai giữa 𝑉𝑂+,1 và 𝑉𝑂−,1 Điện áp ngõ ra của opamp G1 là VO,1 Trong hình 2.2, 𝑅3 và 𝑅4 là điện trở hồi tiếp âm của opamp

G1 Điện trở R5 và R6 đóng vai trò là cầu phân áp

Điện áp ngõ vào VO,1 qua mạch opamp C1, rồi so sánh VO,1 và VREF để có ngõ ra cuối cùng OUT1

Áp dụng định luật dòng và áp Kirchhoff vào hình 2.2, VO,k có thể được tính toán như sau:

Mỗi 𝑉𝐼𝑁,𝑗 được nhân với hệ số xác định bởi (𝑅4

𝑅3) 𝑅1(𝑔𝑗,𝑘+ − 𝑔𝑗,𝑘− ) theo phương trình (2.2) Từ phương trình (2.2) ta thấy điện áp ra của mỗi cột là tổng của các ngõ vào được nhân với một hệ số tương ứng, hệ số này được xác định bởi các điện trở có giá trị cố định

và 2 giá trị điện dẫn của 2 vi điện trở nhớ trong 2 mảng vi điện trở Giá trị và dấu của các

hệ số này có được quyết định bởi 2 vi điện trở nhớ Như vậy, mỗi một cột làm việc như một nơ-ron Perceptron với các trọng số được quyết định bởi 2 vi điện trở nhớ trong 2 mảng vi điện trở nhớ

2.3 Thực thi mạng nơ-ron với 1 mảng vi điện trở nhớ

Sử dụng 2 mảng bù nhau là phương pháp phổ biến để thực thi các ma trận trong số trong đó các phần tử có thể âm và có thể dương Tuy nhiên việc sử dụng 2 ma trận tiêu tốn năng lương và chiếm diện tích thiết kế Một phương pháp được đề xuất nhằm cải thiện năng lương tiêu tốn và diện tích là chỉ sử dụng một mảng vi điện trở và một cột có giá trị điện trở cố định Sơ đồ mạch chi tiết của mảng vi điện trở tối ưu cho thực thi mạng nơ-ron nhân tọa được trình bày trong hình 2.3

Hình 2.3: Kiến trúc mảng vi điện trở nhớ dùng mảng đơn M-(gj,k) và mạch hằng

1/RB

Hình 2.3 cho thấy một mạch mảng vi điện trở nhớ mới bao gồm một mảng đơn của

M- (gj,k) và một mạch hằng số không đổi là 1/RB Ở đây, gj,k là điện dẫn của vi điện trở nhớ tại điểm giao nhau giữa hàng thứ j và cột thứ k VIN,k là điện áp đầu vào được áp dụng cho hàng thứ j VC,k là điện áp trên cột thứ k Điện áp VC,F được hiển thị trong hộp chấm chấm, được thêm vào trong hình 2.3 Điện áp VC,F được kết nối với tất cả điện áp đầu vào được áp dụng từ VIN,1 đến VIN,m qua điện trở RB Trong hình 2.3, VC,F là điện áp ngõ vào của opamp GF với điện trở hồi tiếp âm RF1 Điện áp đầu ra của GF là VF được kết nối với tất cả các cột từ VC,1 đến VC,n qua điện trở RF,2, như trong hình 2.3 Bằng cách áp dụng luật Kirchhoff cho dòng điện trên cột VC,F, chúng ta có thể tính toán được điện áp ngõ ra

VF với phương trình (2.3) sau:

F

R

R V

1

, 1

(2.3)

Mỗi cột được kết nối với bộ khuếch đại đảo, từ opamp G1 đến opamp Gn Ví dụ, điện áp ngõ vào VC,1 đi qua Opamp G1 sử dụng điện trở hồi tiếp âm là R0 VO,1 là điện áp đầu ra của Opamp G1 Tương tự, VC,k là điện áp ngõ vào của opamp Gk và VO,k là điện áp đầu ra của Gk Điện áp ngõ ra VO,k có thể được tính bằng phương trình (2.4)

R

R V

g R V

2

0

1

, ,

j k

R

R g

R V

1

,

0 ,

R g

,

wj,k, chúng ta có thể viết lại phương trình (2.5) bằng phương trình (2.6)

k j B k

j

m

j

j IN k j k

O

M R

R g

R R w

khi

V w V

, 0

, 0

,

1

, , ,

1 1

1 :

(2.6)

Trong đó Mj,k là giá trị điện trở giữa hàng thứ j và cột thứ k RB là một giá trị hằng

số không đổi Trọng số wj,k có thể được xác định bởi vi điện trở nhớ lập trình được Mj,k

và điện trở hồi tiếp R0 Nối thêm bộ Opamp so sánh Ck vào điện áp đầu ra VO,k , chúng ta

có thể quyết định xem đầu ra của cột thứ k của nơ-ron, ngõ ra k có được kích hoạt hay không

Khi VO,k lớn hơn VREF, ngõ ra k có giá trị là 1 Ngược lại, nếu VO,k nhỏ hơn VREF, ngõ ra k có giá trị là 0

O

REF k

O k

V V

if

V V

if OUT

,

,

, 0

, 1

(2.7)

Có thể thấy mỗi cột trong mảng thực hiện một nơ-ron, cụ thể là một Perceptron nơ-ron với ngõ ra sử dụng hàm ngưỡng được thiết kế bằng một bộ so sánh Giá trị của các trọng số được quyết định bởi các vi điện trở nhớ trên một cột và các vi điện trở nhớ trên cột tham chiếu Lựa chọn giá trị RB trong khoảng từ LRS đến HRS và thay đổi giá trị của

vi điện trở nhớ ta sẽ thu được các giá trị của trọng số âm hoặc dương theo phương trình (2.6) Mảng vi điện trở nhớ được áp dụng nhận dạng các ký tự đơn giản như trong hình 2.4

Hình 2.4: (a) Ký tự sử dụng để huấn luyện mạng, (b) minh họa sử dụng mảng vi điện

trở nhớ nhận dạng ký tự

Các ký tự được sử dụng để huấn luyện và kiểm tra mạng có kích thước 8×8 như

mô tả trong hình 2.4(a) Các điểm ảnh được mã hóa bằng các giá trị 0, 1 tương ứng cho điểm ảnh có giá trị trắng và đen trong ảnh Các ký tự được sử dụng để huấn luyện mảng

vi điện trở nhớ như minh họa trong hình 2.4(b) Trong đó mỗi cột thực hiện một nơ-ron Perceptron được huấn luyện để tích cực đối với một ký tự duy nhất Các nơ-ron Perceptron được huấn luyện trên phần mềm Matlab Các giá trị trọng số thu được sau quá trình huấn luyện được chuyển đổi sang giá trị các vi điện trở nhớ và thiết lập cho các vi điện trở trong mảng

Kết quả mô phỏng cho thấy, sử dụng một mảng vi điện trở nhớ giảm được 50% kích thước so với sử dụng 2 mảng vi điện trở nhớ Hơn nữa, công suất tiêu thụ của một mảng vi điện trở nhớ giảm đi 48% so với sử dụng 2 mảng vi điện trở nhớ

Kiến trúc sử dụng một mảng vi điện trở nhớ được đề xuất cho phép giảm số lượng

vi điện trở nhớ trong mạch đi đáng kể mà vẫn giữ nguyên chức năng của mạch Kiến trúc này được áp dụng, phát triển trong một số nghiên cứu sau đó [38],[39]

CMOS Circuit Memristor

HRS

Inputimage

Output high Output low

LRS

Input high Input low

Chương 3 PHÂN TÍCH ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY

TRONG MẢNG VI ĐIỆN TRỞ NHỚ

3.1 Điện trở dây trong mảng vi điện trở nhớ

Trong các mảng vi điện trở nhớ, điện áp rơi trên dây dẫn kim loại là nguyên nhân làm giảm hiệu năng của các mảng vi điện trở nhớ [40]-[44] Bản chất các dây kim loại trong mảng vi điện trở nhớ luôn tồn tại các điện trở ký sinh, các điện trở ký sinh này có giá trị nhỏ và phụ thuộc vào cấu trúc cũng như vật liệu chế tạo nên các mảng Trong các ứng dụng mà các chuyển mạch tại giao điểm có giá trị điện trở lớn thì các điện trở ký sinh ảnh hưởng ít, xong nếu các chuyển mạch có giá trị điện trở nhỏ và kích thước mạch lớn thì các điện trở ký sinh ảnh hưởng đến điện

áp đọc về của các chuyển mạch Điện trở dây trong mảng vi điện trở nhớ được minh họa trong hình 3.1

Hình 3.1: Minh họa điện trở dây dẫn trong mảng vi điện trở nhớ [45]

có kết nối Ngược lại nếu một vi điện trở nhớ có giá trị điện trở cao thì được xem như giao điểm

hở mạch Trong trường hợp sử dụng các vi điện trở tương tự, giá trị của các giao điểm có thể được lập trình ở các giá trị khác nhau phụ thuộc vào ứng dụng Các dây dẫn theo chiều ngang và theo chiều dọc luôn tồn tại các điện trở Để tiện cho việc tính toán, các điện trở dây được phân

Wire resistance

chia theo các giao điểm như mô tả trong hình 3.1 Giữa 2 giao điểm sẽ tồn tại một điện trở dây

có giá trị nhỏ

Có nhiều nghiên cứu đã được đề xuất để làm giảm ảnh hưởng của điện trở dây trong mảng

vi điện trở nhớ [43], [44] Tuy nhiên, hầu hết các giải pháp đã đề xuất được áp sụng cho mảng vi điện trở nhớ trong đó vi điện trở nhớ chỉ có 2 mức giá trị là điện trở cao và điện trở thấp Trong các mảng vi điện trở nhớ thực thi mạng nơ-ron nhân tạo, điện trở dây làm cho ngõ ra thay đổi và ảnh hưởng trực tiếp đến tỷ lệ nhân dạng nhưng cũng chưa có nghiên cứu cải thiện ảnh hưởng của điện trở dây trong các mạch như vậy

Để phân tích ảnh hưởng của điện trở dây trong mạch điện, các điện trở dây giữa các giao điểm được mô hình hóa bằng các điện trở có giá trị nhỏ như được mô tả trong hình 3.1

Hình 3.2: (a) Mảng vi điện trở nhớ bỏ qua các điện trở dây, (b) mảng vi điện trở nhớ có

sự tồn tại của các điện trở dây Hình 3.2 mô tả một mảng vi điện trở nhớ thực thi một mạng nơ-ron nhân tạo Trong hình 3.2(a), các điện trở dây được bỏ qua Trong hình 3.2(b), các điện trở dây dẫn được xem xét và được mô hình hóa bằng các điện trở có giá trị nhỏ Điện áp rơi trên các điện trở dây làm cho điện

áp thực sự đặt vào ngõ vào các cột bị giảm và kết quả là điện áp ngõ ra tăng do chúng ta sử dụng các bộ khuếch đại đảo Các điện trở dây có giá trị phụ thuộc vào vật liệu và công nghệ chế tạo các mảng vi điện trở Trong các phân tích, giá trị điện trở dây thường được chọn là 2.5Ω tương ứng với cấu trúc 4F2 của các mảng trong thiết kế vi mạch [45], [47]

3.2 Phân tích ảnh hưởng của điện trở dây đến điện áp ngõ ra của mảng vi điện trở nhớ

r

r

r

r r

Việc thêm các điện trở giá trị nhỏ và mạch điện để mô hình hóa cho điện trở dây làm cho mạch điện trở nên phức tạp hơn Khi các điện trở dây được bở qua, việc tính toán giá trị ngõ ra khá đơn giản Tuy nhiên, sự có mặt của các điện trở dây làm cho quá trình tính toán, phân tích mạch trở nên phức tạp Để đánh giá ảnh hưởng của điện trở dây, chúng

ta có thể tách riêng các điện trở dây trên các hàng và trên các cột khi phân tích mạch

Hình 3.3: Điện trở dây theo hàng ngang và theo cột dọc được thể hiện bằng các điện trở

r nối giữa hai điểm giao nhau (a) Các điện trở dây theo cột dọc (b) Các điện trở dây

theo hàng ngang

Trong hình 3.3(a) chúng ta giả sử điện trở dây trên các hàng bằng 0Ω và điện trở dây trên các cột được mô hình hóa bằng các điện trở giá trị nhỏ (r) Tương tự, trong hình 3.2(b) điện trở dây trên các hàng được mô hình hóa bằng các điện trở có giá trị nhỏ trong khi đó điện trở dây trên các cột được giả định là có giá trị 0Ω

Trong hình 3.2(a), giả sử Vb1, Vb2 là điện áp tại nút b1 và b2 ở cột đầu tiên Một cách tổng quát, Vbj là điện áp tại nút bj ở cột đầu tiên Tương tự, Vkj là điện áp tại nút kj

trên cột thứ k

Áp dụng định luật Kirchhoff dòng cho tất cả các nút trong hình 3.2(a), ta có thể tính được VF và VO,k như sau:

j IN F

F

B

b IN B

bj j IN B

bm m IN F

F

R

V R

V R

V

R

V V

R

V V

R

V V

R

V

, 1

1 1 , ,

, 1

j j IN k

O

F

F k k IN

k j kj j IN k

m km m IN k

O

R

V g

V g

V R

V

R

V g

V V

g V V

g V V

R V

, ,

, 0

,

2 ,

1 1 1 ,

, ,

, ,

j kj j

IN B k j k

O

R

V R g

V R V

R

R g

R V

0 ,

0 ,

0 , 0

j

kj

R

V R M

V R V

0 ,

Từ phương trình (3.4) ta có nhận xét sau: điện áp tăng của các cột do điện trở dây trên các cột gây ra có giá trị rất nhỏ do có sự bù trừ của một phần tử mang dấu âm và một phần tử mang dấu dương trong biểu thức (3.4) Trên cơ sở phân tích mạch có thể đánh giá ảnh hưởng của điện trở dây trên các cột đến điện áp ngỏ ra của mảng là rất nhỏ

Trong trường hợp còn lại, điện trở dây trên các cột được bỏ qua trong khi điện trở dây trên các hàng được xem xét như mô tả trong hình 3.3(b) Điện áp ngõ vào tại mỗi cột trên mảng vi điện trở sẽ khác nhau do một lượng điện áp rơi trên các điện trở dây mà chúng đi qua giữa các cột Trong hình 3.2(b), V1(k) là điện áp rơi trên điện trở dây, ở hàng đầu tiên và giữa cột thứ k và (k-1), lượng điện áp đặt vào hàng thứ nhất của cột thứ k bị suy giảm đáng kể và có thể được tính như phương trình sau:

k

V

1 ) ( 1 1

, )

( 1

j IN B k j IN k j k

R

R V

g R V

1

, 0 ) ( , , 0

Từ phương trình (3.6) mô tả điện áp ngõ ra của một thứ k trong trường hợp có sự hiện diện của điện trở dây trên các hàng của mảng vi điện trở So sánh ngõ ra ở phương trình 3.6 và ngõ ra trong trường hợp không có điện trở dây ở phương trình (2.5) ta tính được sự biến thiên điện áp gây ra bởi các điện trở dây trên các hàng nhu sau:

) ( , , 1 0 ,

, 1

m

j j IN k j m

V

) ( ,

V

1 ) , là tổng điện áp rơi trên k điện trở dây

từ cột thứ nhất đến cột thứ k của hàng thứ j Phương trình (3.8) thể hiện lượng điện áp đặt vào cột thứ k bị suy giảm tỷ lệ thuận với khoảng cách từ cột đó đến cột đầu tiên Vì áp đặt vào bị giảm, nên áp đầu ra thu được từ đầu ra của bộ khuếch đại đảo có thể tăng lên Từ phân tích toán học này, chúng ta có thể khẳng định rằng cột gần với cột đầu tiên có ít thay đổi điện áp hơn và cột cách xa cột đầu tiên có điện áp thay đổi nhiều hơn Từ phân tích này chúng ta cũng có thể thấy sự thay đổi điện áp của 2 cột liền kề nhau gần giống nhau

3.3 Mô phỏng ảnh hưởng của điện trở dây đến điện áp ngõ ra mảng vi điện trở nhớ

Sử dụng phần mềm mô phỏng mạch Cadence Spectre để mô phỏng mảng vi điện trở nhớ trong các trường hợp đã phân tích ở trên Mảng vi điện trở nhớ bao gồm 26 cột và một cột có điện trở cố định để thực thi mạng nơ-ron nhân tạo bao gồm 26 nơ-ron Percetron được huấn luyện nhận dạng 26 ký tự 64 điểm ảnh của mỗi ảnh ký tự được đặt vào 64 hàng của mảng vi điện trở nhớ Mỗi cột được huấn luyện để tạo ra mức ngõ ra 1 cho 1 ký

tự và tạo ra mức ngõ ra 0 cho các ký tự còn lại Mô phỏng mảng điện trở dây khi ký tự

‘Z’ được đặt vào ngõ vào trong 2 trường hợp; điện trở dây có có giá trị bằng 0 Ω và điện trở dây có giá trị 2.5Ω

Hình 3.4: (a) Điện áp ngõ ra các cột trong trường hợp điện trở dây trên hàng bằng 0Ω

và điện trở dây trên cột là 2.5Ω (b) Điện áp ngõ ra các cột trong trường hợp điện trở

dây trên hàng bằng 2.5Ω và điện trở dây trên cột là 0Ω

-0.2 0.0 0.2 0.4 0.6 0.8 1.0 1.2

Trong hình 3.4 (a), mảng điện trở được mô phỏng với điện trở dây bằng 0Ω khi ngõ vào là ký tự ‘Z’ Cột thứ 26 có giá trị cao trong khi các cột còn lại có giá trị thấp cho biết ký tự ngõ vào là ký tự ‘Z’ Điện áp ngõ ra được thể hiện bằng đường màu đen Trong trường hợp điện trở dây trên các hàng được giả định là 0Ω và điện trở dậy trên các cột được giả định là 2.5Ω, điện áp ngõ ra được thể hiện bằng đường màu đỏ Từ kết quả trong hình 3.4(a) ta có thể thấy, điện áp ngõ ra thay đổi không đáng kể khi điện trở dây tồn tại trên các cột và điện trở dây trên các hàng có giá trị 0 Ω Điều này phù hợp với phân tích mạch ở phương trình (3.4)

Trong hình 3.4.(b), điện trở dây trên các cột được bỏ qua và điện trở dây trên các hàng được giả định là 2.5Ω Ta có thể thấy điện áp ngõ ra của cột 26 tăng rất lớn trong khi đó các cột khác cũng tăng Nếu như mức ngưỡng được giữ 0.5V, chúng ta có thể thấy nhiều cột tích cực khi ngõ vào là ký tự ‘Z’ dẫn tới việc nhận dạng sai Điện áp các cột tăng có tính chất tỷ lệ với chiều dài của các dây trên các hàng Cụ thể các cột ở gần hàng thứ 1 có sự biến thiên điện áp nhỏ Biến thiên điện áp tăng dần khi các cột càng xa dần cột thứ nhất Kết quả mô phỏng phù hợp với kết quả phân tích trong phương trình (3.8)

3.4 Phương pháp mô hình hóa điện trở dây

Việc sử dụng các phần tử điện trở để mô hình hóa cho điện trở dây làm cho số lượng phần tử mạch tăng lên gấp 3 lần Kết quả là việc tính toán mạch trở nên phức tạp

và mô phỏng mạch mất nhiều thời gian Để hỗ trợ mô hình hóa các điện trở dây, P Y Chen đã đề xuất công cụ NeuroSim, cho phép mô phỏng các mảng vi điện trở nhớ với sự

có mặt của điện trở dây [48] Tuy nhiên, NeuroSim là một công cụ phần mềm được viết trên ngôn ngữ C và không sử dụng được trong các công cụ thiết kế và phân tích mạch Trong phần này, tác giả đề xuất phương pháp mô hình hóa điện trở dây sử dụng điện trở tương tương Việc mô hình hóa điện trở dây bằng điện trở tương tương cho phép các phân tích và mô phỏng mạch nhanh hơn do giảm số lượng phần tử trong mạch

Phân tích mạch cho từng cột với điện trở dây theo chiều ngang và theo chiều dọc như sau: