BÁO CÁO GIỮA KÌ THỰC TẬP ĐIỆN TỬ SỐ

7 đoạn sáng có thể là LED hoặc tỉnh thể lỏng, ứng với mỗi tô hợp xác định các thanh sáng sẽ hiên thị một chữ số ở hệ dém thập phân.. Các bước thiết kế mạch tông toàn phan va sơ đồ mạch t

BAO CÁO GIỮA KÌ THUC TẬP ĐIỆN TỬ SỐ

Hoàng Văn Lộc

17020524 K62 DA CLC

Cau 1:

a Mức thế ngưỡng hoạt động lối vào của TTL và CMOS

+Vpp

z79—t.! °

ee [ B@—_—f2L ~

1¬ TF

(y) B @.— 15 + Bo 2 0 |

| ⁄

Hình 1.1: Mức thế ngưỡng hoạt động lối vào của TTL và CMOS

TTL

CMOS

VDD

Vaul (v) 2.315

CMOS không rút năng lượng như TTL trong trạng thái nghỉ

b Mức thế lối ra của công TTL và CMOS HOTT aad

18 Ae

: D - A : {0K

LED- 15

Hình 1.1: Do mirc thé loi ra cong logic TTL va CMOS

Ta có dữ liệu mức thế lối ra cla TTL va CMOS

TTL

] ] ] 1 187.3 mV 0

CMOS

- _ Từ dữ liệu ta có thể thấy khoảng cách giữa mức hight và low của TLL chi vao khoảng 2.96V trong khi của CMOS là 4.127V, do đó khoảng chống nhiễu của CMOS lớn hon TTL

Vậy CMOS chịu ảnh hưởng của nhiễu tốt hơn TTL

c Đặc trưng trễ của các cong logic TTL va CMOS

DAO DONG KY

DTLAB - 201

DO 4 b 0 N =

Hình 1.3: sơ đồ đo đặc trưng trễ của cac cong logic TTL va CMOS

- _ Thời gian trễ của cả 6 công TTL là 52ns

> Thời gian trễ của l công logic TTL là 8.6 ns

- _ Thời gian trễ của cả 6 công CMOS là 354ns

> Thời gian trễ của l công logie CMOS là 59ns

Do đó, thời gian trễ của TTL nhỏ hơn thời gian trễ cha CMOS

Câu 2:

a Giải thích hoạt động bộ giải mã tir BCD sang ma 7 doan:

- Ma nhi phan BCD duoc chuyên sang thập phân và hiên thị các sô thập phan bằng 7 đoạn sáng 7 đoạn sáng có thể là LED hoặc tỉnh thể lỏng, ứng với mỗi

tô hợp xác định các thanh sáng sẽ hiên thị một chữ số ở hệ dém thập phân

- _ Cấu trúc và loại đèn led 7 đoạn của một số đèn được cẫu tạo bởi 7 đoạn led có

chung anode (AC) hay cathode (KC): được sắp xếp hình số 8 vuông, ngoài ra

con co 1 led con được đặt làm dau phay thap phan cho số hiện thị; nó được

điều khiến riêng biệt không qua mạch giải mã

Hình 2.1: Cấu trúc chỉ thị số 7 đoạn

- _ Đối với LED catot chung, catot được nối với nhau và nỗi xuống đất Đây là LED dùng cho bộ giải mã có đầu ra tác động cao (1)

- _ Đối với LED anot chung, anot được nối với nhau và nối với nguồn 5V, dùng cho bộ giải mã có đầu ra tác động thấp (0)

Vcc

H

Hinh 2.3: a, LED anot chung b, LED catot chung

A B C D E F G Dp |

— G

0

mả vào

0

các

0 `

— ngỏ

ra

1 BI/EBO

Et

1 RBI

Hình 2.4: Cấu trúc bên trong của 74LS47 và dạng số hiến thị

LTES

Hình 2.5: Bảng chân lý của mạch BCD sang 7 đoạn

b Phương pháp tối giản biểu thức logic bằng bảng Karnaugh

- _ Bảng Karnaugh có dạng hình chữ nhật Hàm có n biến có 2" ô, mỗi ô tương ứng với một số hạng nhỏ nhất Giá trị sắp xếp các biến của hàng và cột theo mã Gray

Do đó, các ô kề nhau, các ô đầu, cuối của hàng và cột, các ô đối xứng đều phải có một gia tri đối nhau của một biễn và chỉ một mà thôi

- _ Trên bảng Karnaugh của biến:

e Dién gid tri l vào các ô hàm lẫy giá trị l tương ứng tô hợp giá trị các biễn của

ô đó, điền giá trị 0 vào ô hàm lấy giá tri 0 tương ứng tổ hợp giá trị các biến của ô

e©_ Tất cả các số hạng nhỏ nhất băng 1 kề nhau đều có thể gộp với nhau Nếu có 2" ô gộp lại (thành một số hạng) thì khử bỏ được n biến

- - Các quy tắc khi gộp:

e©_ Vòng gộp phải càng lớn càng tốt, số ô trong vòng phải thỏa mãn 2"ô và loại

bỏ được n biến.

e_ Mỗi vòng gộp bao gồm ít nhất 1 ô không có trong vòng khác Vòng nào bao gôm các ô đã có trong vòng khác thì vòng đó thừa Mặt khác, môi 6 có thê sử dụng nhiêu lân

e©_ Khi gộp các ô, nghĩa là khoanh vòng cần lưu ý: 4 ô ở 4 góc bảng Karnaugh

có thể gộp với nhau Khi khoanh vòng, các vòng lớn khoanh trước, các vòng

bé khoanh sau

®_ Áp dụng tìm biểu thức logic của các lỗi ra bat kỳ trong lối vào ø của mạch giải mã BCD sang mã 7 đoạn

BA

DC 00 01 Ul 10

00 I I I I

01 0 0 I 0

1 X X X X

10 0 0 X X

Cau 3:

=> Hàm logic dau ra cia LED hiển thị g:

g=DC+DC+BA+DB

a giải thích kết quả thu được từ mạch D4-I

Ca X, Y; X, Yị Co Si 3% Coo

Hình 3.1: kết quả thu được từ sơ đồ mạch cộng nhị phan 2 bit

Giải thích:

- Kết quả trên thu được là do sử dụng bộ cộng nhị phân 2 bit Ban chất của bộ cộng

nhị phân 2 bit là sự kết hợp của hai bộ cộng đầy đủ 1 bit (FÍULL ADDER I bít)

XI

Hình 3.2: bộ cộng nhị phân 2 bit

- _ Ta có đầu vào tương ứng với phép tính 1 bit của bộ cộng đây đủ 1 bit, đầu ra là kết quả của phép cộng nhị phân Sỉ và số nhớ Cout

- - Kết quả Cout của bộ cộng đây đủ phía trước sẽ là Cin của bộ cộng đầy đủ phía sau

- - Cout 2 sẽ thu được sau khi đi qua 2 bộ cộng day di

- - VD: XI =0, YI=l, X2=0, Y2=l1, Cinl=0

> S1l = X1+Y1+Cinl = 0+1+0=1 Coutl = 0

S2 = X2+Y2+Coutl = 0+1+0 = 1 Cout 2 = 0

b Các bước thiết kế mạch tông toàn phan va sơ đồ mạch tổng toàn phần từ mạch tông bán phân

- Mach có 3 đầu vào:

e_ Ai là chữ số cột thứ ¡ của số A

e_ Bi là chữ số cột thứ ¡ của số B

e Ci-1 là giá trị nhớ từ cột có trọng số nhỏ hơn liền kề chuyển đến

- Mạch có 2 đầu ra:

e_ Si là kết quả phép cộng ở cột thứ ¡

e_ C¡ (hay Couti¡) là giá trị nhớ sang cột có trọng số lớn hơn liền kê

e Bang chan ly b6 full-adder

0

0

1

1

0

0

1

l

- Tu bang chan ly suy ra ham logic cua full-adder:

Si = A; ® B; ® Ci

C; = A;B¡ + AjC¡¡ + BC¡¡

hay C; — A;B; + C(A: @® Bi)

- Tw Siva Ci, tacé so dé logic mạch Full-adder được xây dựng từ 2 mạch

Half- adder

Half Adder Half Adder

TT) ` 3 "

: f2 œ tứ œ œ @ œ œ œ œ œ @œ œ œ œ œ Cout

Hình 3.3: Sơ dé mach FA duoc xây từ hai mạch HA

Cau 4:

a Giải thích kết quả thực nghiệm

_ OQ

2Y2

2G

1

0

0

0

0

X

Y

I

I

I

0

I

I

- - Từ sơ đồ mạch D5-2b, mạch gồm 2 bộ phân kênh I sang 4, có 2 lỗi vào điều

khiển A, B, 2 lối vào dữ liệu 1C, 2C và 2 đầu vào chọn chip (cho phép bộ

phân kênh làm việc) 1G và 2G

- - Khi các đầu vào chọn chip 6 trang thai 1 thi dau ra tir 1Y0 dén 1Y3, 2Y0 dén

2Y3 luôn ở trạng thái mức logic (1)

- - Bộ phân kênh hoạt động bằng bằng việc biến đổi tín hiệu đầu vào thành nhiều tín hiệu đầu ra Bộ phân kênh làm chức năng chọn, truyền dữ liệu từ một

đường vào dữ liệu đên các đường ra riêng biệt

b Điểm giống và khác nhau giữa bộ hợp kênh và bộ phân kênh

Điêm giông:

e_ Đều có các đường vào điều khiến (n đường)

e Cac đầu vào điều khiến không lấy trực tiếp để điều khiến mà đều lay qua các công NOT Các công này đều có trở kháng lối vào lớn và trở kháng lối ra nhỏ, do đó cách mặc như vậy nhằm mục đích tăng khả năng tải của tín hiệu điêu khiên

Điểm khác:

Có nhiêu đường vào nhưng chỉ có 1

đường ra

Bộ hợp kênh thực hiện dưới dạng

một mạng các cooing NORAND

(hay ORAND)

Chức năng cơ bản của bộ hợp kênh

là dưới sự điều khiến của tín hiệu

chọn (n đâu vào điều khiến) thực

hiện chọn ra kênh nào đó trong 2"

kênh đầu vào để nối thông tín hiệu

đầu vào được chọn đến đầu ra Bộ

hợp kênh hoạt động từ nhiều đến một

Có I đường vào , nhiêu đường ra

Bộ phân kênh về cơ bản đảo ngược

hoạt động của một bộ hợp kênh

Khác với bộ hợp kênh, bộ phân

kênh làm chức năng chọn, truyền

dữ liệu từ một đường vào đữ liệu

đến các đường ra riêng biệt Bộ phân kênh hoạt động từ một đến nhiều nguyên tắc hoạt động