Giáo trình thực hành vi điều khiển hay nhất

1 Giới thiệu bộ thực hành Bộ đào tạo mP.89C81 là thiết bị đào tạo để nghiên cứu, học về hệ thống cấu trúc của bộ điều khiển 8051. Với các bộ phận vào ra (IO) khác nhau, người sử dụng có thể học về 8051 một cách hiệu quả nhất. Với chức năng ISP và IAP của chip điều khiển Philips P89C51RD +P89C51RD2, các đoạn mã của chương trình có thể tải tới bộ nhớ flash thông qua dãy cổng giao diện, chạy và xem kết quả theo thời gian thực (xem ngay khi trương trình đang thực hiện). Chip riêng biệt của bộ đào tạo này có thể thay thế được bởi seri INTEL’s 875152 (không có chức năng ISP) và seri ATMEL’s AT89C5152 (với chức năng ISP). Bộ thí nghiệm được sản xuất theo tiêu chuẩn quản lý chất lượng ISO 90012008 và tiêu chuẩn quản lý môi trường ISO 140012004 phù hợp với tiêu chuẩn dạy nghề năm 2010.

TÀI LIỆU HƯỚNG DẪN SỬ DỤNG

BỘ KIT THỰC HÀNH

VI ĐIỀU KHIỂN 89C51

mP.A002

Hà Nội, tháng 10-2021

nạp chip

Bộ thí nghiệm được sản xuất theo tiêu chuẩn quản lý chất lượng ISO9001-2008 và tiêu chuẩn quản lý môi trường ISO 14001-2004 phù hợp với tiêuchuẩn dạy nghề năm 2010

1.1 Các bộ phận chi tiết của bộ thí nghiệm

1.1.1Kit thí nghiệm MCS8051

40 36 32 28 24 20 16 12

33 27 23

40 36 32 28 24 20 16 12

20 18 16 14 12 10

11 13 15 17 19

28 26 24 22 20 18 16

28 26 24 22 20 18 16

28 26 24 22 20 18 16 11

13 15 17 19

Hình 1.1 – Mặt trước KIT thí nghiệm MCS8051

- Nguồn cung cấp:

+ Nguồn vào AC: 110/220V, 50/60 Hz

+ Nguồn ra DC: 12V/3A, 5V/3A

- 01 Chip riêng biệt P89C51 với chức năng ISP (In System Programming)

- 01 bộ LCM

- 01 màn hình LCD loại 20 kí tự x 2 hàng, có chế độ backlight

- 04 Led hiển thị 7 thanh

- 02 Led dạng dải (bar) loại 10bit (10 đèn xếp cạnh nhau)

- 01 bộ bàn phím loại 4 x 4 phím

- 01 động cơ bước x 1, 200 bước với cuộn kết dây A, B, đảo A, đảo B

- 02 Photochopper PH1 dùng để ngắt tín hiệu yêu cầu và ngắt đồng hồ đếm.PH2 dùng để đếm giờ, đếm mạch xung hoặc điều khiển bộ đếm và ngắt đồng

hồ đếm

- 01 IC555 tạo dao động không bền cho tín hiệu mạch xung ra

- 01 Bộ led ma trận loai 8 x 8 điểm

- 01 cổng RS – 232 tích hợp sẵn, cho chức năng ISP

- 03 Nút 8-bit DIP , dùng cho dòng điều khiển khởi động

- 01 Loa

- 10 x 2 đầu kẹp nâng cấp x 1 cho đầu ra P0 và P2

- 01 cổng truyền thông đa năng

1.1.2Card mở rộng và giải mã địa chỉ

 Card mở rộng

16 14 12 10 8 6 4 2

29 19

31 33 27 25 23 21 15 13 11 9 7 5 3 1

37 35

17

32 34 30 28 26 24 22 20 18

36 39 38 40

15 13 11 9 14 16

10 12

2 1

5 6 7 4 3 2

Hình 1.2 – Mặt trước card mở rộng

 Card giải mã địa chỉ

8 4

16 15 14 13 12 11 10 9 7 3

38 40 39 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3

Hình 1.3 – Mặt trước card giải mã địa chỉ

1 2

8 10 12 14

7 5 3 1 1

1 1 1

2 2

2

2

1

2 1

2 1

25

40 36 32 28 24 20 16 12 9 6 2

29 4

2

2 3

2 3 2 3 1

14

10 9 12

1 2 1 2

1 2

1 2 1

3 8 5 7 2 4

3

2 1

1

2 1

Hình 1.4 – Mặt trước module điều khiển động cơ DC

- Điện áp hoạt động: 12 VDC

- Công suất động cơ: 15W

- Kiểu phản hồi tốc độ: Encoder 120 xung

 Module điều khiển lò nhiệt

1 2 1 2

1 1

2 1

2 1

8 10 12 14

7 5 3 1

6 8 4 1 3

2 1

2 1

1 2

8 6 4 2

14

7 4 6 10 12 2

9

13 1

8 11

2 1 2

2 1 2

2 1

1 2 1 2

16 12 9

6 2

23

40 34 30 26 22 18 14 9 6 2

25

35

8 10

36 29

8 6 4 2

1 2 2

1 2 2 2

1 2

2 1

1 2

15 17 19 21 23 25 27

14 12 10 9 7 5 3 1

1 2

1 2

1 4

1 1 1

2 1

Hình 1.5– Mặt trước module điều khiển lò nhiệt

- Loại cảm biến nhiệt độ: PT 100

- Đầu vào điều khiển: 0 – 5VDC

0

1

40 36 32 28 24 20 16 12 9 6 2

16 12 9

6 2

1

3 4

1

3 4

1

3 4 1

10 9 7 5 3 1

2 1 2 1 1 2

1 1

1 1

1 1

1 1

1 1

1 1

1 1

1 1

1 3 5 7 9

18 16 14 12 10

1 2

Đầu vào analog Nguồnra logic +5VĐầu ra

Đầu vào

PT100

Rơle không tiếp điểm Rơle

Hình 1.6 – Mặt trước module rơle

- Điện áp điều khiển: 0-5VDC

- Số đầu ra rơle loại tiếp xúc: 04 đầu 2A

- Số đầu ra rơle loại không tiếp xúc: 04 đầu 2A

- Cổng kết nối: Jack cắm

 Module điều khiển động cơ bước

2 3

2 3

9

9

11 13 15 17 19

10 9 7 5 3 1

1 2

2 1

2 1

1 2

2 1 1

1 2

2 1

1 2

1

2

2 1 2 1 2 1 2 1 16

12 9

9 10 13 17 21 25 29 33 37 1

2 3 4 5

3 2 1 0

3 2 1 0

3 2 1 0

3 2 1 0

Hình 1.7 – Mặt trước module điều khiển động cơ bước

DMC1610A DMC1606C DMC16117 DMC16128 DMC16129 DMC1616433 DMC20434

DMC16106B DMC16207 DMC16230 DMC20215 DMC32216

1.2 Sơ lược về LCD, LED ma trận và động cơ bước

1.2.1LCD

- LCD được sử dụng là LCD có 14 chân, vị trí của các chân cho nhiều LCD khácnhau được mô tả như hình dưới:

Hình 2.1 – Vị trí chân của cá loại LCD

- Chức năng của các chân được cho trong bảng

2. Chân chọn thanh ghi RS (Register Select).

Có hai thanh ghi rất quan trọng bên trong LCD, chân RS được dùng đểchọn các thanh ghi này như sau:

+ Nếu RS = 0 thì thanh ghi mà lệnh được chọn để cho phép người dùnggửi một lệnh chẳng hạn như xoá màn hình, đưa con trỏ về đầu dòng v.v…

+ Nếu RS = 1 thì thanh ghi dữ liệu được chọn cho phép người dùng gửi

dữ liệu cần hiển thị trên LCD

3. Chân đọc/ ghi (R/W)

Đầu vào đọc/ghi cho phép người dùng ghi thông tin lên LCD khi R/W = 0hoặc đọc thông tin từ nó khi R/W = 1

4. Chân cho phép E (Enable)

Chân cho phép E được sử dụng bởi LCD để chốt thông tin hiện hữu trênchân dữ liệu của nó Khi dữ liệu được cấp đến chân dữ liệu thì một xung mứccao xuống thấp phải được áp đến chân này để LCD chốt dữ liệu trên các chân dữliệu Xung này phải rộng tối thiểu là 450µs

Nếu R/W = 1, RS = 0 khi D7 = 1 (cờ bận 1) thì LCD bận bởi các côngviệc bên trong và sẽ không nhận bất kỳ thông tin mới nào Khi D7 = 0 thì LCDsẵn sàng nhận thông tin mới Lưu ý chúng ta nên kiểm tra cờ bận trước khi ghibất kỳ dữ liệu nào lên LCD

Mã (Hex) Lệnh đến thanh ghi của LCD

1 Xoá màn hình hiển thị

4 Giả con trỏ (dịch con trỏ sang trái)

6 Tăng con trỏ (dịch con trỏ sang phải)

5 Dịch hiển thị sang phải

7 Dịch hiển thị sang trái

8 Tắt con trỏ, tắt hiển thị

A Tắt hiển thị, bật con trỏ

C Bật hiển thị, tắt con trỏ

E Bật hiển thị, nhấp nháy con trỏ

F Tắt con trỏ, nhấp nháy con trỏ

10 Dịch vị trí con trỏ sang trái

14 Dịch vị trí con trỏ sang phải

18 Dịch toàn bộ hiển thị sang trái1C Dịch toàn bộ hiển thị sang phải

80 Ép con trỏ Vũ đầu dòng thứ nhấtC0 Ép con trỏ Vũ đầu dòng thứ hai

có 8 đương dây hàng và sẽ có 8 đương dây cột Tương tự như vậy một led matrận đơn sắc 16x16 sẽ bao gồm 16 hàng và 16 cột.

Dưới đây là cấu tạo và hình ảnh thực tế của led ma trận 8x8 đơn sắc:

15 độ tuỳ theo mục đích sử dụng, thông dụng nhất trên thị trường hiện nay làloại động cơ bước có góc bước là 1,80 (ứng với 200 bước trong vòng quay 3600

Hình 2.3 - Cấu tạo động cơ bước nam chân vĩnh cửu 4 cuộn dây

Động cơ bước có 3 chế độ điều khiển:

- Điều khiển 1 pha

- Điều khiển 2 pha

- Điều khiển nửa bước

 Chế độ điều khiển một pha

Chế độ điều khiển một pha ta lần lượt cấp điện tuần tự cho từng cuộn dâynhư bảng dưới:

1: cấp điện 0: không cấp điệnCuộn 1 Cuộn 2 Cuộn 3 Cuộn 4

Bảng 2.3 – Chế độ điều khiển 1 pha

 Chế độ điều khiển hai pha

Chế độ điều khiển hai pha ta lần lượt cấp điện tuần tự cho từng cặp cuộndây như bảng dưới:

1: cấp điện 0: không cấp điệnCuộn 1 Cuộn 2 Cuộn 3 Cuộn 4

Bảng 2.4 – Chế độ điều khiển 2 pha

 Chế độ điều khiển nửa bước

Chế độ này là chế độ kết hợp của hai chế độ điều khiển một pha và chế độđiều khiển hai pha thứ tự cấp điện như bảng dưới:

1: cấp điện 0: không cấp điện

Bảng 2.5 – Chế độ điều khiển nửa bước

2 Tổng quan về P89C51RD2 TRAINNING KIT

2.1 Phần cứng của P89C51RD2 TRAINNING KIT

2.1.1 Sơ đồ khối của kit

LCD

ISP/RS232

KEYPAD

ADDRESS DECODER CARD

P89C51RD2 TRAINNING KIT

CARD 1

CARD 2 0XE000-0XEFFF

0XF000-0XFFFF

CPU AND MEMORY

Hình 3.1 – Sơ đồ khối của KIT thí nghiệm

• CPU (U101) bộ xử lý trung tâm của kit là chíp AT89C51RD2 là bộ vi xử lý 8bit có tập lệnh và phần cứng điển hình của họ 8051 có 64kbyte bộ nhớ chươngtrình, 1792 byte ram, 2048 byte Eeprom ,4 port vào ra… tích hợp ngay trên chíp

• MEMORY bao gồn một chíp eeprom AT28C256 (U302) có dung lượng 32kbyte làm bộ nhớ chương trình ngoài, hai chíp sdram HY62256 (U303 và U304)

Cuộn 1 Cuộn 2 Cuộn 3 Cuộn 4

mỗi chip có dung lượng 32 kbyte dùng làm bộ nhớ dữ liệu ngoài, riêng chipU303 vừa có thể làm bộ nhớ dữ liệu vừa có thể làm bộ nhớ chương trình

• ISP /RS232 dùng truyền thông với máy tính và dùng để nạp ngay trên hệ thốngkhông cần nhổ chíp ra khỏi mạch

• LCD loại 2x20 là loại hai dòng, mỗi dòng hiển thị tối đa 20 ký tự, tương thíchvới tập lệnh lcd 2x16 của hitachi

• KEYPAD là 4x4 bao gồn 16 phím (4 hàng và 4 cột)

sẽ dùng P0 và P2 làm giải mã địa chỉ cho memory và cad1 và cad2 sẽ dùng theoghép bus, nếu cắm EXTRA MODLE thì cad1 và cad2 sẽ dùng vào ra P0 và P2như các port bình thường

• CARD1 và CARD2 có địa chỉ CARD1: 0XE000-0XEFFF, CARD2: 0XFFFF

0XF000-2.1.2 Phần cứng các card

(Xem phần phụ lục Sơ đồ khối bộ thí nghiệm)

2.2 Địa chỉ của các ngoại vi có trên kit

Địa chỉ của các ngoại vi Chức năng Ghi chú

CARD1:0XE000->0XEFFF CARD1 Địa chỉ CARD1

CARD2:0XF000->0XFFFF CARD2 Địa chỉ CARD1

U302:0X0000->0X7FFF U302:EEPROM IC AT28C256

U303:0X0000->0X7FFF U303:SDRAM IC HY62256

U304:0X8000->0XFFFF U304:SDRAM IC HY62256

WC_LCD:0XC000 WC_LCD địa chỉ ghi lệnh LCD

WD_LCD:0XC001 WD_LCD Địa chỉ ghi dữ liệu LCD

RD_LCD:0XC003 RD_LCD Đia chỉ đọc dữ liệu LCD

READ1_ADC:ADDCARD+1 READ1_ADC Địa chỉ đọc 8 bit cao của ADC

READ2_ADC: ADDCARD+3 READ2_ADC Địa chỉ đọc 4 bit thấp của ADC

CONVER:ADDCARD1+1 CONVER Địa chỉ cho phép biến đổi ADC

LED7S1:ADDCARD+8 LED 7 THANH 1 Địa chỉ led L201

LED7S2:ADDCARD+9 LED 7 THANH 2 Địa chỉ led L202

LED7S3:ADDCARD+A LED 7 THANH 3 Địa chỉ led L203

LED7S4:ADDCARD+B LED 7 THANH 4 Địa chỉ led L204

LEDSINGE:ADDCARD+0 LED ĐƠN Địa chỉ led đơn

hỗ trợ cho kỹ thuật đo lường và điều khiển thường cũng không xuất hiện trêncác bộ vi xử lý, muốn thực hiện các chức năng đo lường hay điều khiển nào đó,

vi xử lý thường phải kết hợp với các vi mạch chức năng bên ngoài, ví dụ như8255A Như vậy để có thể có 1 ứng dụng điều khiển, chúng ta cần phải có 1 hệ

vi xử lý bao gồm bộ vi xử lý trung tâm, bộ nhớ và khối phối hợp vào/ra

Khác với các bộ vi xử lý (Microprocessor), các bộ vi điều khiển(Microcontroller) ngoài chức năng xử lý và tính toán ra, chúng còn có khả năngtrực tiếp thực hiện các chức năng đo lường và điều khiển một đối tượng nào đó

Sở dĩ có khả năng như vậy là vì ngoài đơn vi xử lý trung tâm ra các bộ vi điềukhiển còn có bộ chương trình, bộ nhớ dữ liệu trên chip, các khối chức năng nhưđịnh thời, ngắt , truyền thông nối tiếp và ngay cả các chân (pins) ở các cổng(ports) cũng được thiết kế để phục vụ cho chức năng đo lường và điều khiển chứkhông thiết chỉ để giao tiếp BUS như các bộ vi xử lý

Trên hình 4.1 mô tả sơ đồ khối của 1 bộ vi điều khiển, trong đó, bộ vi xử lý

có thể là khối xử lý trung tâm trong bộ vi điều khiển

Hình 4.1 – Sơ đồ khối của một bộ vi điều khiển 3.2 Khái quát tính năng của AT89C51ED2

Trước tiên, ta lướt qua các tính năng của AT89C51ED2

• AT89C51ED2 là vi điều khiển 80C51 có 64kB Flash và 1024 bytes <1kB> bộnhớ dữ liệu RAM

• Tính năng đặc biệt của AT89C51ED2 là ở chế độ hoạt động mode x2 Người thiết

kế chọn chạy ứng dụng của mình ở chế độ này để nâng đôi tốc độ khi hoạt động ởcùng tần số dao động<một chu kì máy=6 chu kì xung nhịp>

• Bộ nhớ chương trình Flash cho phép lập trình ISP hoặc/và song song Chế độ lậptrình song song được đưa ra để thích ứng với tốc độ cao, giảm thời gian và giáthành

• Phát hiện nguồn yếu <Brownout Detect> ϒ Chế độ Low-power,Power down, Idle Sơ đồ khối của MCU:

Hình 4.2 – Sơ đồ khối MCU

3.3

Sơ đồ chức năng các chân

Hình 4.3 – Sơ đồ chân của 8051

3.3.1 Port 0

Port 0 gồm 8 chân, ngoài chức năng xuất nhập ra, Port 0 còn là Bus đa hợp

dữ liệu và địa chỉ (AD0-AD7), chức năng này sẽ được sử dụng khi chip giao tiếpthiết bị ngoài có kiến trúc Bus

Port 2 gồm 8 chân ngoài chức năng xuất nhập port 2 còn là bus dữ liệu địa

chỉ (AD8-AD15 ) , chức năng này sẽ được sử dụng khi chip giao tiếp thiết bịngoài có kiến trúc Bus

Hình 4.6 - Cấu trúc Port 2

3.3.4 Port 3

Cổng P3 chiếm tổng cộng là 8 chân từ chân 10 đến chân 17 Nó có thểđược sử dụng như đầu vào hoặc đầu ra Cống P3 không cần các điện trở kéocũng như P1 và P2 Mặc dù cống P3 được cấu hình như một cống đầu ra khi táilập, nhưng đây không phải là cách nó được ứng dụng phổ biến nhất Cổng P3

có chức năng bổ sung là cung cấp một số tín hiệu quan trọng đặc biệt chẳng hạnnhư các ngắt

Bộ định thời 0 (TO)

Bộ định thời 1(T1)Ghi (WR)

Đọc (RD)

1011121314151617

Bảng 4.1 – Chức năng các bit cảu P3

Các bit P3.0 và P3.1 được dùng cho các tín hiệu nhận và phát dữ liệutrong truyền thông dữ liệu nối tiếp Các bit P3.2 và P3.3 được dành cho các ngắtngoài Bit P3.4 và P3.5 được dùng cho các bộ định thời 0 và 1 Cuối cùng các bitP3.6 và P3.7 được cấp cho các tín hiệu ghi và đọc các bộ nhớ ngoài được nối tớicác hệ thống dựa trên 8031 Trong các hệ thống dựa trên 8751, 89C51 hoặcD35000 thì các chân P3.6 và P3.7 được dùng cho vào - ra còn các chân khác củaP3 được sử dụng bình thường trong vai trò chức năng thay đổi

C1

30pF

XTAL2 XTAL1 GND

XTAL2 XTAL1 GND

NC

EXTERRNAL OSCILLATAOR SIGNAL

3.3.5 Các chân điều khiển khác 8051

Ta thấy rằng trong 40 chân thì có 32 chân dành cho các cổng P0, P1, P2 vàP3 với mỗi cổng có 8 chân Các chân còn lại được dành cho nguồn VCC, đấtGND, các chân dao động XTAL1 và XTAL2 tái lập RST cho phép chốt địa chỉALE truy cập được địa chỉ ngoài , cho phép cất chương trình Trong 8chân này thì 6 chân VCC , GND, XTAL1, XTAL2, RST và được các họ 8031

và 8051 sử dụng Hay nói cách khác là chúng phải được nối để cho hệ thống làmviệc mà không cần biết bộ vi điều khiển thuộc họ 8051 hay 8031 Còn hai chânkhác là và ALE được sử dụng chủ yếu trong các hệ thống dựa trên 8031

1. Chân VCC: Chân số 40 là VCC cấp điện áp nguồn cho chíp Nguồn điện áp

là +5V

2. Chân GND: Chân GND: Chân số 20 là GND

3. Chân XTAL1 và XTAL2: 8051 có một bộ dao động trên chíp nhưng nóyêu cầu có một xung đồng hồ ngoài để chạy nó Bộ dao động thạch anhthường xuyên nhất được nối tới các chân đầu vào XTAL1 (chân 19) vàXTAL2 (chân 18) Bộ dao động thạch anh được nối tới XTAL1 vàXTAL2 cũng cần hai tụ điện giá trị 30pF Một phía của tụ điện được nốixuống đất như được trình bày trên hình a

Cần phải lưu ý rằng có nhiều tốc độ khác nhau của họ 8051 Tốc độ đượccoi như là tần số cực đại của bộ dao động được nối tới chân XTAL Ví dụ, mộtchíp 12MHz hoặc thấp hơn Tương tự như vậy thì một bộ vi điều khiển cũng yêucầu một tinh thể có tần số không lớn hơn 20MHz Khi 8051 được nối tới một bộdao động tinh thể thạch anh và cấp nguồn thì ta có thể quan sát tần số trên chânXTAL2 bằng máy hiện sóng Nếu ta quyết định sử dụng một nguồn tần số khác

bộ dao động thạch anh chẳng hạn như là bộ dao động TTL thì nó sẽ được nối tớichân XTAL1, còn chân XTAL2 thì để hở không nối như hình b

a) Nối XTAL tới 8051 b) Nối XTAL tới nguồn đồng bộ ngoài

Hình 4.7 – Sơ đồ nối dây XTAL

31 9

EA/Vpp X1

X1

X2RST8.2K

-Hình 4.8– Sơ đồ đấu nối chế độ RESET

Nhằm làm cho đầu vào RESET có hiệu quả thì nó phải có tối thiểu 2 chu

kỳ máy Hay nói cách khác, xung cao phải kéo dài tối thiểu 2 chu kỳ máy trướckhi nó xuống thấp Trong 8051 một chu kỳ máy được định nghĩa bằng 12 chu kỳdao động của thạch anh

• Chân :

Các thành viên họ 8051 như 8751, 98C51 hoặc DS5000 đều có ROM trênchíp lưu cất chương trình Trong các trường hợp như vậy thì chân được nốitới VCC Đối với các thành viên củ họ như 8031 và 8032 mà không có ROM trênchíp thì mã chương trình được lưu cất ở trên bộ nhớ ROM ngoài và chúng đượcnạp cho

8031/32 Do vậy, đối với 8031 thì chân phải được nối đất để báo rằng mãchương trình được cất ở ngoài có nghĩa là truy cập ngoài (External Access)

là chân số 31 trên vỏ kiểu DIP Nó là một chân đầu vào và phải được nối hoặcvới VCC hoặc GND Hay nói cách khác là nó không được để hở

Đây là chân đầu ra cho phép cất chương trình (Program Store Enable)trong hệ thống dựa trên 8031 thì chương trình được cất ở bộ nhớ ROM ngoài thìchân này được nối tới chân OE của ROM

• Chân ALE:

Chân cho phép chốt địa chỉ ALE là chân đầu ra và được tích cực cao Khinối 8031 tới bộ nhớ ngoài thì cổng 0 cũng được cấp địa chỉ và dữ liệu Hay nóicách khác 8031 dồn địa chỉ và dữ liệu qua cổng 0 để tiết kiệm số chân ChânALE được sử dụng để phân kênh địa chỉ và dữ liệu bằng cách nối tới chân G củachíp 74LS373

3.4 Tổ chức bộ nhớ của AT89C51ED2

3.4.1 Bộ nhớ dữ liệu và các thanh ghi đặc biệt

AT89C51ED2 có bộ nhớ theo cấu trúc Harvard – có những vùng nhớriêng biệt cho chương trình và dữ liệu Bộ nhớ dữ liệu bao gồm 1792 byte ram,các thanh ghi đặc biệt có địa chỉ từ 80h đền 0ffh khi truy nhập đến các thanh ghinày quy định chế độ hoạt động của các ngoại vi trên chip Bộ nhớ dữ liệu ngoài

có dung lượng 64 kbyte

Hình 4.9 – Bộ nhớ dữ liệu và thanh ghi

3.4.2 Bộ nhớ chương trình

AT89C51ED2 có 64 kbyte bộ nhớ flash tích hợp ngay trên chip làm bộ nhơ chương trình, ngoài ra nó còn có 64 kbyte bộ nhớ ngoài khi chân EA ở mức tích cực thấp thì chip sẽ chọn bộ nhớ chương trình ngoài Dưới đây là cách ghép nối Ram Rom

Hình 4.10 – Sơ đồ ghép nối Ram Rom 3.5 Tập lệnh của 8051

Các ký hiệu dùng trong tài liệu:

A: thanh ghi chứa.

<rel>: là địa chỉ nằm trong khoảng [PC-128 ; PC+127]

<addr11>: là địa chỉ nằm trong khoảng

[PC-<addr16>: là địa chỉ bất kỳ trong không gian 64K (áp dụng cho cả không gian

nhớ chương trình và không gian nhớ dữ liệu)

<bit>: bit bất kỳ có thể đánh địa chỉ được (không dùng cho các bit không đánh

X: cờ bị thay đổi tùy theo kết quả của việc thực hiện lệnh.

Bảng 4.2 – Các lệnh tác động lên cờ trong thanh ghi trạng thái

Số chu kỳ clock

Mã

lệnh

Toán hạng

14 INC Rn Rn = Rn + 1 1 12

Số chu kỳ clock

Mã

lệnh

Toán hạng

13 XRL A,Rn A = (A)xor(Rn) 1 12

Bảng 4.4 – Các lệnh thực hiện phép toán logic

Các lệnh trao đổi dữ liệu:

18 MOVC A,@A+PC Đọc giá trị bộ nhớ chương

trình tại địa chỉ = A + PC, cất kết quả vào A

19 MOVX A,@Ri Đọc vào A giá trị của bộ nhớ

ngoài tại địa chỉ = Ri 1 24

20 MOVX A,@dptr Đọc vào A giá trị của bộ nhớ

ngoài tại địa chỉ = DPTR 1 24

21 MOVX @Ri,A Ghi giá trị của A vào bộ nhớ

ngoài tại địa chỉ = Ri 1 24

22 MOVX @dptr,A Ghi giá trị của A vào bộ nhớ

ngoài tại địa chỉ = DPTR 1 24

23 PUSH Direct Cất nội dung của biến trong

RAM vào đỉnh ngăn xếp

24 POP Direct Lấy byte ở đỉnh ngăn xếp

cho vào biến trong RAM 2 24

25 XCH A,Rn Hoán đổi giá trị của A và

28 XCHD A,@Ri Hoán đổi 4 bit thấp giữa A

và một ô nhớ trong Ram tại địa chỉ = Ri

Bảng 4.5– Các lệnh trao đổi dữ liệu

Các lệnh thao tác xử lý đại số Bool:

3 SETB C Đặt cờ C = 1 1 12

13 JC <rel> nhảy đến nhãn <rel> nếu C = 1 2 24

14 JNC <rel> nhảy đến nhãn <rel> nếu C = 0 2 24

15 JB Bit, <rel> nhảy đến nhãn <rel> nếu bit= 1 3 24

16 JNB Bit, <rel> nhảy đến nhãn <rel> nếu bit= 0 3 24

17 JBC Bit, <rel> nhảy đến nhãn <rel> nếu bit =

1 và sau đó xóa luôn bit về 0

Mã

lệnh

Toán hạng

L <addr11> gọi chương trình con 3 24

2 LCALL <addr16> gọi chương trình con 3 24

9 JZ <rel> nhảy đến nhãn nếu A = 0 2 24

10 JNZ <rel> nhảy đến nhãn nếu A ≠ 0 2 24

11 CJNE A,direct,<rel> So sánh và nhảy đến nhãn

14 CJNE @Ri,#data,<rel> So sánh và nhảy đến nhãn

nếu byte có địa chỉ = Ri có nội dung khác với data

15 DJNZ Rn,<rel> Giảm Rn đi 1 và nhảy đến

nhãn nếu chưa giảm về 0 2 24

16 DJNZ Direct,<rel> Giảm direct đi 1 và nhảy đến

nhãn nếu chưa giảm về 0

Bảng 4.7– Các rẽ nhánh chương trình 3.6 Hoạt động định thời

3.6.1 Gới thiệu

Các bộ định thời (Timer) có thể hiểu là một chuỗi các flip-flop chia đôi tần

số nối tiếp với nhau, chúng nhận tín hiệu vào làm nguồn xung nhịp, ngõ ra củatần số cuối làm nguồn xung nhịp cho flip-flop báo tràn của Timer (flip-flop cờ).Giá trị nhị phân trong các flip-flop của Timer có thể xem như số đếm số xungnhịp (hoặc các sự kiện) từ khi khởi động Timer Ví dụ Timer 16 bit sẽ đếm lên từ0000H đến FFFFH, cờ báo tràn sẽ lên 1 khi số đếm tràn từ FFFFH đến 0000H.AT89S52 có 3 Timer 16 bit, mỗi Timer có bốn chế độ hoạt động Người ta

sử dụng các Timer để: Định khoảng thời gian, đếm sự kiện hoặc tạo tốc độ baudcho port nối tiếp trong

Trong các ứng dụng định khoảng thời gian, người ta lập trình Timer ở mộtkhoảng đều đặn và đặt cờ tràn Timer Cờ được dùng để đồng bộ hóa chươngtrình để thực hiện một tác động như kiểm tra trạng thái của các cửa ngõ vàohoặc gửi các sự kiện ra các ngõ ra Các ứng dụng khác có thể sử dụng việc tạoxung nhịp đều đặn của Timer để đo thời gian trôi qua giữa hai sự kiện (ví dụ : đo

độ rộng xung)

Đếm sự kiện dùng để xác định số lần xảy ra của một sự kiện Trong ứngdụng này người ta tìm cách quy các sự kiện thành sự chuyển mức trên các chânT0,T1,T2 để dùng các Timer đếm các sự kiện đó

3.6.2 Các thanh ghi bộ định thời

A. Các thanh ghi Timer 0 và timer1

Thanh ghi chế độ Timer (TMOD):

Thanh ghi TMOD chứa hai nhóm 4 bit dùng để đặt chế độ làm việc cho Timer 0 và Timer 1

7 GATE 1 Bit (mở) cổng, khi lên 1 Timer chỉ chạy khi INT1

ở mức cao.

6 C-/T 1 Bit chọn chế độ counter/Timer của Timer 1

1=bộ đếm sự kiện 0=bộ định khoảng thời gian

5 M1 1 Bit 1 chọn chế độ(mode) của Timer 1

4 M0 1 Bit 0 chọn chế độ của Timer 1

00: chế độ 0 : Timer 13 bit 01: chế độ 1 : Timer 16 bit 10: chế độ 2 : tự động nạp lại 8 bit 11: chế độ 3 : tách Timer

2 C-/T 0 Bit chọn counter/Timer của Timer 0

1 M1 0 Bit 1 chọn chế độ của Timer 0

0 M0 0 Bit 0 chọn chế độ của Timer 0

Bảng 4.8– Thanh ghi TMOD

Thanh ghi điều khiển Timer (TCON)

Thanh ghi TCON chứa các bit trạng thái và các bit điều khiển cho Timer 0 và Timer 1

TCON.7 TF1 8FH Cờ báo tràn Timer 1, được đặt bởi phần

cứng khi tràn, được xóa bởi phần mềm hoặc phần cứng khi bộ xử lý chỉ đến chương trình phục vụ ngắt

TCON.6 TR1 8EH Bit điều khiển Timer 1 chạy đặt/xóa bằng

phần mềm cho Timer chạy/dừng

TH0 (8bits) TL0 (8bits) Timer 0

TH1 (8bits) TL1 (8bits) Timer 1

Bảng 4.9– Thanh ghi TCON

Các Timer0 và Timer1 đều là các Timer 16 bit, mỗi Timer có 2 thanh ghi 8bit dùng để chứa giá trị khởi tạo hoặc giá trị hiện thời của các Timer Cụ thểTimer0 có

TH0 và TL0; Timer1 có TH1 và TL1 Lưu ý các thanh ghi này không địnhđịa chỉ bit

B. Các thanh ghi của Timer 2

Thanh ghi T2CON.

T2CON.7 TF2 CFH Cờ báo tràn của Timer 2, cờ này không

được thiết lập (đặt bằng 1) khi TCLK hoặcRCLK được được đặt bằng 1

T2CON.6 EXF2 CEH Cờ ngắt ngoài của Timer 2, TXF2= 1 khi

xảy ra sự nạp lại hoặc thu nhận(xem ở mục2.3.2) EXF2=1 cũng gây ra ngắt do Timer

2 nếu như ngắt này được lập trình cho phép, EXF2 được xóa bởi phần mềm

T2CON.5 RCLK CDH Bít cho phép phát xung clock cho port nối

tiếp RCLK=1 thì Timer 2 sẽ cung cấp tốc

độ baud cho đường nhận của port nối tiếp còn Timer 1sẽ cung cấp tốc độ baud cho đường truyền của port nối tiếp

T2CON.4 TCLK CCH Bít cho phép phát xung clock cho port nối

tiếp RCLK=1 thì Timer 2 sẽ cung cấp tốc

độ baud cho đường truyền của port nối tiếpcòn Timer 1sẽ cung cấp tốc độ baud cho đường nhận của port nối tiếp

T2CON.3 EXEN2 CBH Bit điều khiển hoạt động của Timer 2, khi

EXEN2=1 việc nạp lại hoặc thu nhận (capture) diễn ra khi có sự chuyển trạng thái từ 1 sang 0 ở chân T2EX

T2CON.2 TR2 CAH Bit điều khiển hoạt động của Timer 2

C8H Cờ nạp lại, thu nhận của Timer 2 Khi

CP-/RL2C=1, việc nạp lại hoặc thu nhận được điều khiển bởi bit EXEN2 và mức locgic trên chân T2EX Nếu RCLK hoặc TCLK=1, bit này được bỏ qua

Bảng 4.10– Thanh ghi T2CON

Thanh ghi T2MOD, địa chỉ 0C9H, thanh ghi này không định địa chỉ bit.

T2MOD.1 T2OE Timer 2 output enable

osc / 12

Bảng 4.11– Thanh ghi T2MOD

Thanh ghi TH2 và TL2, RCAP2H và RCAP2L.

Cũng giống như TH0,1 và TL0,1, TH2 và TL2 chứa giá trị đếm của timer

2, tuy nhiên khác nhau là ở chỗ timer 0,1 cĩ thể dùng THx để chứa giá trị nạp lạicịn timer 2 dùng RCAP2H và RCAP2L để chứa giá trị cần nạp lại

3.6.3 Các chế độ hoạt động của các bộ định thời

A. Các chế độ của Timer0 và Timer1

Hình 4.11 - Hoạt động của Timer0 và Timer1 ở chế độ 0

Chế độ 0 là chế dộ định thời 13 bit, chế độ này tương thích với các bộ viđiều khiển trước đĩ, trong các ứng dụng hiện nay chế độ này khơng cịn thíchhợp

Trong chế độ này, bộ định thời dùng 13 bit (8 bit của TH và 5 bit cao củaTL) để chứa giá trị đếm, 3 bit thấp của TL khơng được sử dụng

 Chế độ 1

Hình 4.12 - Hoạt động của Timer0 và Timer1 ở chế độ 1

Trong chế độ 1, bộ Timer dùng cả 2 thanh ghi TH và TL để chứa giá trịđếm vì vậy chế độ này cịn được gọi là chế độ định thời 16 bit Bit MSB sẽ là bitD7 của TH cịn bit LSB là D0 của TL

OSC: Xung từ bộ dao động thạch anh Overflow: Tràn

Timer x Interrupt Request: yêu cầu ngằt

từ bộ Timer x

Hình trên mô tả hoạt động của các Timer ở chế độ 1: Nguồn xung clockđược đưa tới Timer từ một trong cách phụ thuộc vào bit C-/T trong thanh ghiTMOD:

• Nếu C-/T = 1, xung clock sẽ được lấy từ bộ tạo xung bên ngoài quachân Tx(T0,T1 hoặc T2)

• Nếu C-/T = 0, xung clock sẽ được lấy từ bộ chia tần trong chip, tần sốcủa xung ở đây là 1/12 tần số của bộ dao động thạch anh (Fosc)

Nguồn xung clock nói trên sẽ được điều khiển để đưa tới các Timer bằngcác bit: TR, GATE và mức logic trên các chân INTx:

• Nếu TRx=0, các Timer sẽ bị cấm mà không cần quan tâm tới GATE vàmức logic trên các chân INTx (thể hiện bằng “cổng AND”)

• Nếu TRx=1, các Timer sẽ hoạt động với một trong 2 điều kiện sau xảy

ra (thể hiện bằng cổng ‘OR”): Thứ nhất: bit GATE=1; thứ hai: trên chânINTx có mức logic 1

Với chế độ 1, giá trị lớn nhất mà các Timer chứa được là 65535(tương ứngFFFF(H)), khi đếm quá giá trị này sẽ xảy ra tràn, khi cờ tràn TF sẽ được đặtbằng 1 Sau khi xảy ra tràn, nếu muốn Timer tiếp tục đếm, chương trình phải cócâu lệnh nạp lại giá trị khởi tạo sau khi đã dừng Timer bằng cách xoá bit TR

 Chế độ 2

Hình 4.13 - Hoạt động của Timer0 và Timer1 ở chế độ 2

Trong chế độ 2, bộ Timer dùng TL để chứa giá trị đếm và TH để chứa giátrị nạp lại vì vậy chế độ này được gọi là chế độ tự nạp lại 8 bit Sau khi đếm quá

255 sẽ xảy ra tràn, khi đó TF được đặt bằng 1 đồng thời giá trị của Timer tựđộngđược nạp lại bằng nội dung của TH

Nguồn xung clock cách điều khiển Timer ở chế độ 2 hoàn toàn giống chế độ 1

 Chế độ 3

Hình 4.14 - Hoạt động của Timer0 và Timer1

Trong chế độ 3 Timer 0 được tách thành 2 bộ Timer hoạt động độc lập (hìnhtrên), chế độ này sẽ cung cấp cho bộ vi điều khiển thêm một Timer nữa.

Bộ Timer thứ nhất với nguồn xung clock được lấy từ bộ chia tần trên chiphoặc từ bộ tạo xung bên ngoài qua chân T0 tuỳ thuộc vào giá trị của bit C-/T0.Việc điều khiển hoạt động của bộ thứ nhất do bit GATE, bit TR0 và mức logictrên chân INT0 (giống chế độ 0,1,2) Giá trị đếm của Timer được chứa trongTL0, khi xảy ra tràn, cờ TF0 được đặt bằng 1 và gây ra ngắt do Timer 0 (nếuđược đặt)

Bộ Timer thứ hai với nguồn xung clock được lấy từ bộ chia tần trên chip Việc điều khiển hoạt động của bộ thứ hai chỉ là việc đặt giá trị của bit TR0 Giátrị đếm của Timer được chứa trong TH0, khi xảy ra tràn, cờ TF1 được đặt bằng 1

và gây ra ngắt do Timer 1 (nếu được đặt)

Khi Timer 0 được tách thành 2 Timer 8 bit thì Timer 1 vẫn có thể hoạt độngbình thường ở các chế độ 0,1,2, tuy nhiên khi xảy ra tràn cờ TF1 không đựocthiết lập bằng 1 Như vậy trong trường hợp này Timer 1 chỉ có thể sử dụng chocác ứng dụng không cần đến ngắt (TF1=1), chẳng hạn như tạo tốc độ baud choport nối tiếp

B. Các chế độ của Timer2

 Chế độ thu nhận (capture)

Hình 4.15 - Timer2 ở chế độ thu nhận (capture)

Khi CP-/RL2=1, Timer 2 hoạt động ở chế độ thu nhận Xung clock cấp choTimer 2 cũng được lấy từ 2 nguồn và được điều khiển bởi C-/T2 (tương tự Timer0,1) Điều khiển sự hoạt động của Timer 2 cũng là bit TR2 Giá trị dếm củaTimer được chứa trong TH2 và TL2 (Timer 2 hoạt động như một Timer 16 bit).Khi xảy ra tràn cờ tràn TF2 đựoc đặt bằng 1 và gây ra ngắt do Timer 2 (nếu ngắt

đó được đặt)

Giá trị hiện thời của Timer 2 nằm trong TH2 và TL2 sẽ được chuyển tươngứng vào RCAP2H và RCAP2L khi bit EXEN2 được đặt bằng 1 và có sự chuyển

mức từ 1 sang 0 trên chân T2EX Sự chuyển mức này cũng đồng thời đặt bitEXF2 bằng 2 và gây ra ngắt ngoài do Timer 2.

 Chế độ tự nạp lại

Hình 4.16 - Timer2 ở chế độ tự nạp lại (DCEN=0)

Trong chế độ này, khi bit DCEN=0 Timer 2 hoạt động như một Timer 16bit tự nạp lại Giá trị nạp lại được chứa trong RCAP2H và RCAP2L Sự kiệnnạp lại xảy ra khi:

• Xảy ra tràn tức là có sự chuyển số đếm từ FFFFH sang 0

• Có sự chuyển mức từ 1 sang 0 trên chân T2EX khi EXEN2 đã được đặtbằng 1 Sự chuyển mức này cũng đồng thời đặt EXF2=1

Hình 4.17 - Timer2 ở chế độ tự nạp lại (DCEN=1)

Khi bit DCEN=1 Timer 2 vẫn hoạt động như một Timer 16 bit tự nạp lạinhưng có 2 cách tự nạp lại:

Thứ nhất: Khi chân T2EX được đặt ở mức logic 1, Timer 2 sẽ đếm tiến từgiá trị xuất phát cho đến khi có sự chuyển số đếm từ FFFFH sang 0 thì xảy ra

tràn Sự kiện tràn sẽ thiết lập cờ TF2 đồng thời nạp lại giá trị cho Timer, giá trịnạp lại được chứa trong RCAP2H và RCAP2L.

Thứ hai: Khi chân T2EX được đặt ở mức logic 2, Timer 2 sẽ đếm lùi từ giátrị xuất phát cho đến giá trị được đặt trong RCAP2H và RCAP2L thì xảy ra tràn

Sự kiện tràn sẽ thiết lập cờ TF2 đồng thời nạp lại giá trị cho Timer, giá trị nạp lại

sẽ là FFFFH

Hình 4.18 - Timer2 tạo tốc độ baud.

Hình 4.19 - Timer2 trong chế độ clock-out.

3.6.4 Nguồn xung Clock

Nguồn xung clock cấp cho các bộ định thời có thể lấy từ ngoài qua cácchân T0,T1,T2 lần lượt cho các bộ Timer0, Timer1, Timer2 hoặc lấy từ bộ chiatần trên chip với tần số là 1/12 tần số của bộ dao động thạch anh Nhìn chungvới các ứng dụng định thời thì nguồn xung clock thường được lấy ngay trên chipcòn với ứng dụng đếm thì nguồn xung được lấy từ ngoài qua các chân T0,T1,T2.3.6.5 Làm việc với bộ định thời

Trong phần này chúng ta sẽ xem xét một số ví dụ ứng dụng các bộ địnhthời

Ví dụ 1: Tạo xung có tần số 10 Khz trên chân P1.1, thạch anh được dùng có