ĐỀ TÀI THIẾT KẾ MẠCH KHUẾCH đại CÔNG SUẤT CÓ độ LỢI LỚN NHẤT TẠI TẦN SỐ 5 2 GHz

Quy trình thiết kế 1.1 Lựa chọn Transistor phù hợp - Mạch khuếch đại dùng BJT, do đó trong đề tài lần này với mục đích thiết kế đạt độ lợi công suất lớn nhất tại tần số 5.2 GHz... 1.2 T

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN – ĐIỆN TỬ

BỘ MÔN VIỄN THÔNG

-o0o -

BÁO CÁO TIỂU LUẬN

ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT

CÓ ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 5.2 GHz

GVHD: TS Huỳnh Phú Minh Cường SVTH: Từ Văn Hưng MSSV: 1611452

Nhóm: A03

TP HỒ CHÍ MINH, THÁNG 07 NĂM 2021

MỤC LỤC

1 Quy trình thiết kế 4

1.1 Lựa chọn Transistor phù hợp 4

1.2 Thiết kế mô hình mạch khuếch đại 5

1.3 Lý thuyết 7

1.4 Phối hợp trở kháng mạch khuếch đại 9

2 Kết luận: 14

HÌNH ẢNH

Hình 1-1 Mạch phân cực cho BJT 4

Hình 1-2 Đặc tuyến dòng áp ngõ ra 5

Hình 1-3 Mô hình mạch khuếch đại công suất 6

Hình 1-4 Ma trận S và các thông số khác 6

Hình 1-5 Tham số để tính toán 8

Hình 1-6 Đặt tuyến Gamma S và Gamma L 9

Hình 1-7 Mô phỏng ZS và ZL theo Smith_Chart 9

Hình 1-8 Sơ đồ mạch sau khi hiệu chỉnh ZS và ZL 10

Hình 1-9 Ma trận S và các thông số sau khi hiệu chỉnh ZS và ZL 10

Hình 1-10 Mô phỏng ZS và ZL theo Smith_Chart sau khi hiệu chỉnh 11

Hình 1-11 Phối hợp trở kháng ZL 11

Hình 1-12 Phối hợp trở kháng ZS 12

Hình 1-13 Sơ đồ mạch phối hợp trở kháng có độ lợi cao nhất 12

Hình 1-14 Kết quả tại ngõ vào và ngõ ra mạch khuếch đại 13

Hình 1-15 Ma trận S và các thông số khác sau khi PHTK 13

ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT CÓ ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 5.2 GHz

1 Quy trình thiết kế

1.1 Lựa chọn Transistor phù hợp

- Mạch khuếch đại dùng BJT, do đó trong đề tài lần này với mục đích thiết kế đạt độ lợi công suất lớn nhất tại tần số 5.2 GHz Sau khi xem xét thư viện Infineon RF Components, em thấy BJT BFP620 có một số thông số như: tần số lên đến 12GHz, VCE0max = 2.3V, ICmax = 80mA, Gmax = 21.5dB

- Ta tìm điểm phân cực tĩnh cho BJT là IBB và VCE:

Hình 1-1: Mạch phân cực cho BJT

- Tiến hành mô phỏng theo biên độ VCE : 0 => 2.3V step 0.5, IBB : 100 µA => 350µA, step 10µA

Hình 1-2 Đặc tuyến dòng áp ngõ ra

- Ta chọn điểm m1 là điểm làm việc của BJT BFP620 trong vùng tuyến tính là VCE = 2.3V, IBB = 170µA và IC = 38mA

1.2 Thiết kế mô hình mạch khuếch đại

- Ta tiến hành mô phỏng mạch khuếch đại với những thông số đã được thiết lập như trong mạch sau:

Hình 1-3 Mô hình mạch khuếch đại công suất

- Kết quả mô phỏng tìm ma trận S và độ lợi cực đại mà mạch mang lại:

Hình 1-4 Ma trận S và các thông số khác

- Kết quả mô phỏng ma trận S, S max và tính ổn định của mạch khi hoạt động ở tần

số 5.2GHz:

 Ma trận S(dB): S11 = -6.822, S12 = -17.212, S21 = 12.614, S22 = -13.161 Độ lợi cực đại max_gain(S) = 13.909

 S21 là tỉ số công suất giữa 2 cổng 2 và 1 bằng 12.614, chưa đạt giá trị tối đa 13.909 Nên ta sẽ hiệu chỉnh 1 số linh kiện để mạch đạt được độ lợi lớn nhất 1.3 Lý thuyết

- Để thiết kế mạch phối hợp trở kháng để được công suất lớn nhất thì độ lợi tổng cộng của mạch khuếch đại sẽ được tính như sau: GT = GSG0GL trong đó GS, G0, GL được định nghĩa như hình bên dưới và G0 = |𝑆21|2

- GT được tính như sau:

- Để G max thì ta cần phối hợp trở kháng như sau

- Trong đó

- Ta thiết lập công thức để mô phỏng như sau

Hình 1-5 Thiết lập tham số để tính toán

- Ta thu được 2 đặt tuyến Gamma S và Gamma L:

Hình 1-6 Đặt tuyến Gamma S và Gamma L

- Tiếp tục mô phỏng theo Gamma Sn và Gamma Pn vì chúng < 1

Hình 1-7 Mô phỏng ZS và ZL theo Smith_Chart 1.4 Phối hợp trở kháng mạch khuếch đại

- Dựa vào ZL và ZS tìm được từ mô phỏng Smith_Chart ta căn chỉnh lại thông số mạch:

Hình 1-8 Sơ đồ mạch sau khi hiệu chỉnh ZS và ZL

- Ta thu được kết quả mô phỏng sau

Hình 1-9 Ma trận S và các thông số sau khi hiệu chỉnh ZS và ZL

Hình 1-10 Mô phỏng ZS và ZL theo Smith_Chart sau khi hiệu chỉnh

- Theo như kết quả nhận được thì S21 là 13.909= S max và S11 và S22 rất bé nên thiết kế này đang rất tốt

- Việc ta cần làm là thiết kế mạch phối hợp trở kháng để đưa ZL về 50 Ohm mà độ lợi không đổi bằng cách dùng tool Smith_Chart trong ADS

Hình 1-11 Phối hợp trở kháng ZL

Hình 1-12 Phối hợp trở kháng ZS

- Sau khi có được thông số mạch phối hợp trở kháng ta thêm các phẩn tử cần thiết vào mạch

Hình 1-13 Sơ đồ mạch phối hợp trở kháng có độ lợi cao nhất

- Kết quả mô phỏng

Hình 1-14 Kết quả tại ngõ vào và ngõ ra mạch khuếch đại

- Ta thấy Z có lệch 1 lượng nhỏ nên có thể bỏ qua

Hình 1-15 Ma trận S và các thông số khác sau khi PHTK

- Nhận thấy giá trị S21 đã đạt cực đại và S11 S22 có giá trị rất nhỏ

- Độ ổn định mạch tại tần số 5.2 GHz cũng thỏa mãn (1.26 > 1)

 Ta đã đạt yêu cầu đề bài đặt ra

2 Kết luận:

- Sau khi trình thiết kế mạch phối hợp trở kháng tại tần số 5.2 GHz, ta biết được độ lợi tối đa của 1 mạch khuếch đại đạt được phụ thuộc rất nhiều vào thông số L và C

kể cả giá trị và vị trí

- Thông qua bài tiểu luận này giúp em nắm rõ được từng bước cũng như cách phối hợp trở kháng tại ngõ vào và ngõ ra, cách sử dụng đồ thị Smith_Chart để thiết kế mạch phối hợp trở kháng Giúp em nắm được kiến thức một cách vững vàng hơn