Tài liệu Thiết bị ngoại vi và ghép nối . chương 6 doc

analog signal interface overview: • Trong thực tế: Rời rạc hóa • Trong Máy tính số, thông tin thu về : • Rời rạc về thời gian • Rời rạc về giá trị • => để máy tính thu thập, cần phải 'r

Ch6 Analog 1

ch 6 analog interfacing

In this Chapter:

• Analog Signal Interface Overview

• Analog Electronics - Conditioner

• Digital to Analog Converters

• Analog to Digital Converters

thời gian: nh− tiếng

nói, nhiệt độ theo

thời gian: A=f(t,h)

• Xuất hiện liên tục

trong khoảng thời

gian t 0 - t 1

• Giá trị biến thiên liên

tục trong khoảng biên

độ từ A 0 đến A 1 , có

thể đa trị.

Ch6 Analog 3

6.1 analog signal interface overview:

• Trong thực tế: Rời rạc hóa

• Trong Máy tính số, thông tin thu về :

• Rời rạc về thời gian

• Rời rạc về giá trị

• => để máy tính thu thập, cần phải 'rời rạc hóa' các

tín hiệu về thời gian và giá trị, dùng thiết bị chuyển

đổi ADC tạo ra các tín hiệu số, để:

• Xử lý, cất vào kho số liệu

• Truyền gửi đi xa

• Tái tạo lại hay tổng hợp tín hiệu: dùng thiết bị

DAC tạo lại các tín hiệu analog.

Hình 6.02a Mô hình ghép nối tín hiệu analog

Ch6 Analog 5

H×nh 6.02-b M« h×nh HÖ §o l−êng - §iÒu khiÓn sè

• Process:

– Là các quá trình công nghệ như: dây chuyền xeo giấy;

phối-trộn-nghiền-nung clinker => sản xuất cement; dây

chuyền luyện-nung-cán thép, sản xuất-trộn phân bón

NPK, các nhà máy phát điện

• Sensors:

– Là vật liệu/thiết bị dùng để chuyển đổi các đại lượng

vật lý không điện từ thế giới thực (T, RH, p, L, v, a, F,

pH, ) thành tín hiệu điện (u, i, R, f)

– Vật liệu: do đặc tính tự nhiên của vật chất – ví dụ RTD

Pt100, cặp nhiệt điện, piazo (titanate-bary), tenzometric

– Thiết bị: có sự gia công/chế tác – ví dụ LM135

precision temperature sensor, bán dẫn

• Conditioners:

– Vì tín hiệu từ sensors thường rất nhỏ, có thể có nhiễu và

phi tuyến => có mạch điện tử analog để xử lý tín hiệu:

khuếch đại, lọc nhiễu, bù phi tuyến cho phù hợp

Ch6 Analog 7

• MUX: analog multiplexer – bộ dồn kênh

– Inputs: n bit chọn kênh, có 2nkênh số đo analog, đánh số từ

0 2n-1;

– Output: 1 kênh chung thông với 1 trong số 2ninputs và duy

nhất;

– Như vậy chỉ cần 01 hệ VXL/MT và 01 ADC vẫn thu thập

được nhiều điểm đo công nghệ

• Trích mẫu và giữ - Sample & Hold:

– Dùng để trích mẫu của t/h khi có xung sample (100s ns vài

us) và giữ nguyên giá trị của t/h trong khoảng thời gian lâu

hơn để ADC chuyển đổi được ổn định;

– Chỉ dùng trong các trường hợp tín hiệu biến thiên nhanh

tương đối so với thời gian c/đ của ADC;

– Nâng cao độ chính xác và tần số của th

• ADC: analog to digital convertor:

– Rời rạc hóa t/h về thời gian và số hóa t/h – lượng tử hóa

– Có nhiều phương pháp/tốc độ/địa chỉ ứng dụng của

chuyển đổi

• Central system: hệ nhúng/MT:

– CPU, mem, bus, IO port, có thể kết nối với CSDL, net;

– thu thập và xử lý số đo

• DAC: digital to analog convertor

– Biến đổi tín hiệu số => liên tục về tg nhưng vẫn rời rạc

về gt;

– Nhiều loại: số bit/1 hay 2 dấu/tốc độ

Ch6 Analog 9

• Mạch điện tử analog:

– Có nhiều kiểu chức năng tùy thuộc ứng dụng:

• Lọc – tái tạo, tổng hợp âm thanh;

• Khuếch đại để đến các cơ cấu chấp hành;

• Cách ly quang học đề ghép nối với các thiết bị công suất lớn

(motor, breaker, )

• Actuators: các cơ cấu chấp hành

– Là 1 lớp các thiết bị để tác đọng động trở lại dây

chuyền công nghệ;

– Cơ học: motor (3 phase Sync/Async, single phase, dc,

step) như robot, printer’s motor, FDC/HDC motors

– Điều khiển dòng năng lượng điện: SCR (thyristor),

Triac, Power MOSFET, IGBT

– Điều khiển dòng chất lỏng/khí/gas: valves (percentage,

Ch6 Analog H 5.02d Mụ hỡnh hệ SCADA 11

6.2 analog electronics: chuẩn hóa tín hiệu

• Operational Amplifiers - OpAmps - Khuếch đại

thuật toán để tạo các bộ conditioners – chuẩn hóa

tín hiệu

• Analog Switches & Analog Multiplexers

• Reference Voltage Sourcers - nguồn áp chuẩn

• Sample & Hold - trích mẫu và giữ

• Converssion Errors - Sai số chuyển đổi

•

Ch6 Analog 13

6.2 analog electronics: 6.2.1 Opamp

• Là vi mạch khuếch đại, nối

galvanic, xử lý th từ 0Hz.

• Tín hiệu gồm:

• 2 chân tín hiệu Inv Inp và

Non Inv Input

6.2.1 opamp: đặc điểm opamp

• Xử lý tín hiệu dc (0 Hz up)

• Hệ số khuếch đại lớn, từ kilo Mega and even more

(GBW - Gain - band width Product, unit @ MHz)

Ch6 Analog 15

6.2.1 opamp: đặc điểm opamp

• Nguồn cấp dải rộng, 1 hoặc 2 dấu: ±3Vdc to ±18Vdc

• Khuếch Vi sai (Differential Amplifier), loại trừ nhiễu tốt

=> CMRR (Common Mode Rejection Ratio - hệ số khử

nhiễu đồng pha lớn) up to 120dB

• Band width/ Slew rate: Băng thông/ Tốc độ tăng điện áp

tối đa phía Output khi cửa vào có bước nhảy đơn vị

• U Offset : Khi cửa vào =0 mà cửa ra khác 0 Điện áp trôi

theo thời gian và nhiệt độ => chỉnh Uoffset/ bias current

• ICs:

• Linear Monolithic: àA741 (Fair Child), LMx24s (NS)

• Linear FET: TL 081/ 082/ 084 (TI), LF356/357/347 (NS)

• Linear Hybrid: LH0024/ 0032 (NS-Hi Slewrate)

Ch6 Analog 17

H×nh 6.05b

H×nh 6.05c

Ch6 Analog 19

H×nh 6.05d

H×nh 6.05e

Ch6 Analog 21

H 6.05f: Differential apmlifier

H×nh 6.05-g Instrumentation Ampl.

Ch6 Analog 23

Hình 6.05-h, dùng trong các ADC tích phân 2 sườn

dốc, có thời gian CĐ chậm, độ phân ly, CX cao, rẻ

Hình 6.05-j, Active filter,

2 nd order, -40dB/dec, biên độ th giảm 100 lần khi

tần số tăng 10 lần

Hình 6.05-l Mạch lặp lại tín hiệu (Follower),

- Biến đổi nguồn t/h có nội trở lớn thành nguồn sđđ có

nội trở nhỏ,

- Loại trừ điện trở (điện áp rơi) trên các mạch trung

Ch6 Analog 27

H×nh 6.05-n i/ U Converter - ghÐp nèi dac out

- Th−êng dïng víi c¸c DAC – Current Output types

Một số lưu ý khi dùng OpAmp

• Hệ số kđ được chọn tùy thuộc các mạch:

– Mạch kđ thông thường (đảo dấu và không đảo dấu: vài

lần đến 10 lần), nếu cần hs kđ tổng lớn thì dùng nhiều

tầng => ổn định và dễ dàng kiểm soát

– Mạch khuếch đại vi sai, H6.05f, từ 10 – dăm chục lần

– Mạch kđ đo lường (instrument) dăm chục- trăm lần,

H6.05g, tầng Vào Vi sai – Ra Vi sai: 30 – 100 lần, tầng

Vào Vi sai – Ra Đơn cực: 10 đến 30

– Lưu ý: chọn HSKĐ càng lớn:

• Băng thông giảm bấy nhiêu lần

• Điện trở vào giảm bấy nhiêu lần

• Độ ổn định của mạch giảm: trôi zero theo thời gian, nhiệt độ…

Ch6 Analog 29

• Dùng mạch cộng để dịch trục Ví dụ: Sensor nhiệt

độ LM335:

– Range: -0oC … +100oC

– Sensitivity: nếu cấp dòng từ 0,5-5mA =>10mV/oK, @

0oC => 2,73V; 100oC => 3,73V Nếu muốn đo theo OC

=> phải dịch trục, trừ đi 2,73V Tùy thuộc vào ADC

Input Voltage sẽ khuếch đại mấy lần

– Nếu ADC Input Voltage = 5V => sẽ dùng mạch KĐ -5

lần Như vậy mới khai thác triệt để được độ phân ly của

Ch6 Analog 31

Case study 2: Loadcell Conditioning Circuit

Case study: Pt100 sensor

• Pt100 là RTD, Resistance Thermo Device,

nhiệt điện trở Platin, có

• R=100Ohm @ 0OC

• ∆R/∆T = 0,39%/OC

• Xây dựng mạch chuẩn hóa tín hiệu –

conditioner, để có Output = 0 5Vdc, nhiệt

độ đo từ 0 500OC

• Gợi ý: Wheaston Bridge, Constant current

sourcer…có bù điểm zero

Ch6 Analog 33

6.2.2 analog switches & multiplexers: a Switches

H×nh 6.06 Symbol of Analog SPDT switch

6.2.2 analog switch & multiplexer: b Multiplexers

H×nh 6.07 Functional Block Diagram Analog MUX

• Có tín hiệu Inhibit - cấm tất cả các kênh

• Biên độ tín hiệu: Vss <U(s) < Vdd , Chú ý hiện

tượng 'xuyên kênh' (Cross-talk)

• Tần số tín hiệu : MHz…GHz

• Dòng điện nhỏ, cỡ àA => thường dùng mạch follower để

loại trừ R on

• ICs: CD 4051, 74HC4051 (TI), DG508A, 509A (Maxim)

6.2.2 analog switch & multiplexer: b.MUX

• Là các vi mạch (super zener) tạo ra các điện áp có độ ổn

định cao theo thời gian và theo nhiệt độ môi trường

• Giá trị điện áp theo thập phân (2,5 / 5/ 10,00Vdc) hay nhị

Ch6 Analog 37

• Trích mẫu của tín hiệu vào thời điểm cuối của xung

Sample và giữ nguyên giá trị đó trong khoảng thời gian

lâu hơn.

• Dùng trong các hệ thu thập số liệu khi tốc độ biến

thiên tín hiệu cao (tương đối) với thời gian ADC chuyển

đổi

• Thu hẹp cửa sổ bất định của ADC - do thời gian

chuyển đổi dài (10s às - ms) thành cửa sổ bất định của

S&H (10s ns às) => nâng cao độ chính xác chuyển đổi

A/D và nâng cao tần số tín hiệu.

• Thời gian trích mẫu: vài chục ns đến vài às

• Tụ giữ (C hold ): dùng tụ có dòng rò rất nhỏ

• Tốc độ sụt áp: mV/s, tuỳ thuộc tụ

• Guard Ring: kỹ thuật chế tạo mạch giảm thiểu dòng rò

6.2.4 Sample & Hold (trích mẫu & giữ)

Hình 6.08 Symbolic Sample & Hold

ICs: LF189s (NS); AD585 (Analog Device Inc.)

Ch6 Analog 39

Hình 6.09 Biểu đồ chuyển đổi tín hiệu w/o [w] S&H

Ch6 Analog 41

• Có tín hiệu u(t) Định: điểm t 1 => mẫu A 1 ; t 2 => mẫu

đường ban đầu, tùy thuộc mật độ của mẫu.

Hình 6.10 Tính tần số hình sin với DAC 574

Case study: u(t)= 5+5*sin(ωt+ψ) (V) ADC 12bit, 35às

converssion time, U(ref) = 10,24V Sai số lượng tử = 1/2

U LSB Hỏi tần số tín hiệu max - không sai trong 2 trường

hợp w - w/o S&H Sample time=100ns

• Do nguyờn lý của sensor,

• Chuẩn thang, xử lý kết quả đo

– Sai số ngẫu nhiờn:

• Do tớn hiệu nhiễu ngẫu nhiờn, ảnh hưởng của mụi trường

6.2.5 Các sai số chuyển đổi

Ch6 Analog 45

• Sai số lượng tử: do việc rời rạc hóa tín hiệu => lấy

trung bình, loại trừ bớt

• Sai số do mạch chuẩn hóa (conditioner) analog:

• Zero Err, offset, cộng => potentiometer/ software,

• Full Scale Err, nhân – gain, => pot./ software

• Nguồn chuẩn U ref

• Nguồn cấp,

• Tín hiệu biến thiên nhanh

• Tần số lấy mẫu thưa/chậm.

• Ref Kỹ thuật Đo lường - Prof Dr Phạm Thượng Hàn

6.2.5 các sai số chuyển đổi

Ch6 Analog 47

Phương pháp 3 sigma (3σ)

• Để loại trừ sai số thô bạo

• Tại 1 giá trị, với n lần đo, thu

được 1 bộ số x, kỳ vọng toán

học của bộ số đo là:

• Phương sai:

• Giá trị đo x* được coi là tin

cậy, nếu lấy:

• Digital to Analog: số => tín hiệu dòng điện/điện áp,

liên tục về thời gian, rời rạc về giá trị.

• Phân loại:

– Công nghệ chế tạo,

– số bit (reslution),

– Thời gian cđ 10s ns 100s ns,

– Cấu trúc: Built-in latched – ghép nối trực tiếp với bus

/unlatched cần có out-port, bus 8 hay 16 bit

– Signed – điện áp ra 2 dấu hoặc unsnigned – điện áp ra 1

dấu

điều khiển analog, tạo ra các SET-POINT

+ Bộ nhân tín hiệu analog - 4 góc: nhân hệ số với

U(in) thay cho UREF

Ch6 Analog 51

6.3 DAC - Digital to Analog Convertors

6.3.3 R-2R Ladder DAC:

• Xem hình 6.16.

• Là phương pháp dùng lưới điện trở R-2R

chia cây nhị phân dòng điện

• Đơn giản, chính xác cao, nhanh

• Rẻ

• Trên thị trường dùng phương pháp này.

Hình 6.16 R-2R ladder DAC with i/u converter

- Khi bi = 0 or 1 => ki R or L, Non Inv Inp of OpAmp grounded =>

Inv Inp = #0V => ki luôn đóng xuống đất bất kể bi = x

- Mạng R-2R nối kiểu cây nhị phân

Ch6 Analog 53

6.3.4 Ghép nối DAC với hệ VXL:

• Xem DAC loại gì: 8/10/12 bit; signed/unsigned,

latched/unlatched, Uref? data bus: 8/16 bit? Tần số tín

hiệu?

• Hình 6.17 Ví dụ về single pole DAC, unltched

– Thiết bị bao gồm: port //, DAC và KĐTT (OpAmp) để biến đổi i

=> u, Nguồn chuẩn,

– DAC0808: 8 bit unlatched input => dùng latch bên ngoài, 100ns,

đơn dấu, 16 pin DIP, rẻ tiền và dễ ghép nối.

– Cổng // có thể là (***)

• LPT, mode 0, nếu ghép nối với PC hoặc

• ISA bus <=> PPI 8255 (h 5.3) hoặc

• bộ chốt 8 bit có giải mã địa chỉ (h.5.2a) hoặc

• Vi điều khiển – đã có latched outport.

• Options: built in latched DAC: DAC0832, là DAC0808 +

latch => ghép trực tiếp với data bus; DAC1210 – 12 bit,

ghép với bus 8/16 bit bus interface directly

• Theo hình 6.17, nếu R1=R2=(R3+RPOT) thì thỏa CT *

• Nếu muốn thay đổi dải giá trị Analog Out (Output

range) thì thay đổi (R3+RPOT).

– Ví dụ: UREF=5,12V, cần UOUT =0 10,20V, thì giá trị Rs =?

• POT: potentiometer – chiết áp

Ch6 Analog Hình 6.17 Interfacing to DAC 55

• Các ví dụ tạo điện áp analog: đ/v H 6.17

n = 8 bit, UREF = 10,24Volt (giả sử)

– b(i) = 0s, all => UOUT= 0V

– b(0) = 1, (!) => UOUT=ULSB= (1/2n)*UREF= 0.04V (TVDN),

độ phân ly của DAC – resolution/threshold, là khả năng tạo

điện áp nhỏ nhất, hoặc hiệu của 2 giá trị liên tiếp nhau

–

– b(n-1) = 1 (!) => UOUT= (2n-1/2n) UREF= 5.12V, (TVDN) Half

Scale, nửa thang đo

–

– b(i) = 1s (all) => UOUT = ((2n-1)/2n) UREF

= (255/256) UREF

(TVDN) = 10.20V, Full Scale– Output Voltage = 0… 10.20 Volt

Ch6 Analog 57

• Ví dụ 1: với UOUT=0 10,20V, tạo đ/áp 9,23V:

– Vì chuyển đổi là tuyến tính, điện áp này bằng bao nhiêu

lần đ/áp ULSB,, với Ampl là biến kiểu byte.

– vì output ports, latches là 8/10/12 bit => khi Out ra, số

liệu phải là số nguyên, mặc dù điện áp là số thực và kết

quả phép chia là số thực => phải dùng phép làm tròn

trước đó

– Dễ lẫn giữa biên độ điện áp số thực và số nguyên t/ư!

• Thủ tục tạo n chu kỳ xung chữ nhật có biên độ điện áp là U0

=2.34V và U1 = 7.45V , thời gian t0 và t1(Hình 6.18-a) A0 và

A1 là 2 biến nguyên kiểu byte, t0 =2ms và t1=1ms (biến nguyên)

A0:= Round(2.34/0.04); {A0 và A1 là biến kiểu byte}

A1:= Round(7.45/0.04);

For i:= 1 to n do

Begin

Port[dac]:= A1; delay (t1);

Port[dac]:= A0; delay (t0);

End;

• Phát xung vuông đa mức, sine (với số mẫu cho trước), răng cưa,

tam giác

• Kết hợp: chữ nhật với sine, răng cưa với tín hiệu với biên độ

thay đổi được (Phát điều chế), tần số thay đổi được, độ rỗng thay

đổi được

• Chú ý:nếu các số liệu lặp lại nhiều lần => làm tròn ngoài vòng

lặp để khỏi ảnh hưởng đến thời gian trễ.

• AA[i] là biến mảng có n+1 phần tử kiểu byte

• Truc_gia là giá trị cộng thêm vào hình sin để tín hiệu ra

không có phần âm, dùng cho các DAC đơn dấu (single

polar), không tạo được điện áp âm Thường gán giá trị bằng

nửa thang TVDN là 128 - ứng với U=5.12V

• Ampl là biên độ của hình sin, theo đầu bài cho, không lớn

hơn 5,08V

– Khi phát: theo yêu cầu: 1 dãy m chu kỳ hoặc phát

liên tục theo 1 điều kiện nào đó hoặc nhiều chu kỳ của

1 phần hình sin

Mạch phát điện áp mẫu, dự án Chuẩn hóa và In mạch đồng hồ đo

dòng, áp xoay chiều: Vi điều khiển ATmega32, EPROM và DAC1210

Ch6 Analog 63

Hình 6.19 Một số dạng sóng điều chế

PHỤ LỤC:

Application Hint How to delay @ us:

PIT 8254 (Programmable Interval Timer) 3 T/Cs TC0

dùng để Sys Timer: 18.2Hz.

Các bộ đếm và timer là 16 bit, count down

Input Clock: 14.31818MHz/3 = 4,77MHz

4.77MHz/4 [2] = 1.19[2.38MHz]

• T/C0: mode0, divisor 65536 => 55ms phát 1 xung =>

IRQ0 – system timer interrupt

• T/C1: Mode0, divisor 18 => để làm tươi DRAM

• T/C2: Mode0, divisor thay đổi để tạo âm thanh cho PC

speaker.

Các máy tính có Clock In 1.19MHz or 2.38… MHz PP

kiểm tra?

surpose that f CLOCK = 2.38636MHz, ( from ((14.31818/3)/2)

=> 1 count # 0.419 µs => 15µs # 36 counts - rounded

Ch6 Analog 67

6.3.5 THAM KHẢO: (y/c bình thường đ/v CQ)

• Tra cứu các vi mạch DAC: (pdf files và AN)

www.national.com/product/interface/ad-da

– DAC0808 - single pole, 8 bit, 100ns

– DAC0800 - signed voltage output, 8 bit, 100ns

– DAC0832 - latched 8 bit dac - bus interface directly,

– DAC1210 - latched 12 bit dac – 8/16 bit bus

interface directly, 200ns

6.3.6 Bài tập: phát hàm với các tạo dac

8bit/12bit/dấu:

• + Squarewave: (A0-t0, A1-t1)

• + Multi-Level Squarewave: (A0-t0, A1-t1,

A2-t2 )

• + SawTeeth / or \ : Samples/Cycle

• + Tri-Angle: Samples/Slope

• + Sine: Spc, a sector of sinous cycle: Spc?

• + Multi wave form

• + Random.

• + Các bài trên có điều chế tín hiệu biên độ, tần số,

độ rộng

Ch6 Analog 69

6.4 ADC: Analog to Digital Convertors

6.4.1 Khái niệm:

• Là thiết bị có 2 chức năng:

– Rời rạc hóa tín hiệu về thời gian

– Số hóa tín hiệu về biên độ =>

Lượng tử hóa

• Phân loại:

– Theo ứng dụng: ADC để xử lý th và đo

– Chuyển đổi gián tiếp: u(t) => time (đại

lượng trung gian) => code

– Chuyển đổi trực tiếp: u(t) => code

– Chuyển đổi phi tuyến: CODEC (TP3057

-Mitel hay AC’97 Intel)

–

• Chuyển đổi gián tiếp: tích phân 2 sườn dốc

– u(t) => Time Interval/f/T => code

– Chậm, rẻ tiền ($s), độ phân ly và chính xác cao

– Dùng cho đo lường, thu thập số liệu trong công

nghiệp không cần nhanh, loại được nhiễu

• Chuyển đổi trực tiếp: u(t) => code

– Nhanh, độ phân ly thấp hơn [đắt tiền], dùng để thu

thập và xử lý tín hiệu biến thiên nhanh

• Chuyển đổi kiểu xấp xỉ liên tiếp:10k 10MSps

• Chuyển đổi song song: 10M 500 MSps