Tài liệu Thiết kế hệ thống đèn trang trí hiển thị dòng chữ “Hòa Bình” pptx

T các yêu c u trên ta có b ng tr ng thái c a các ký t nh sau:ừ các yêu cầu trên ta có bảng trạng thái của các ký tự như sau: ầu trên ta có bảng trạng thái của các ký tự như sau: ảng trạn

THIẾT KẾ HỆ THỐNG ĐÈN TRANG TRÍ HIỂN

THỊ DÒNG CHỮ “HÒA BÌNH”

1 Yêu cầu đối với hệ thống đèn trang trí.

Dòng chữ “HÒA BÌNH” được ghép lại từ 7 ký tự là H, Ò, A, B, Ì, N, H, hệ thống đèn trang trí cho dòng chữ này phải thoả mãn hai điều kiện:

- Thứ nhất: Từng ký tự được sáng và giữ nguyên trạng thái cho tới ký tự cuối cùng được sáng

- Thứ hai: Khi tất cả các ký tự sáng hết, tiếp theo cùng tắt rồi lại cùng sáng và lại tắt hết, sau đó tiếp tục theo yêu cầu thứ nhất

2 Thiết kế sơ đồ khối của hệ thống đèn trang trí.

T các yêu c u trên ta có b ng tr ng thái c a các ký t nh sau:ừ các yêu cầu trên ta có bảng trạng thái của các ký tự như sau: ầu trên ta có bảng trạng thái của các ký tự như sau: ảng trạng thái của các ký tự như sau: ạng thái của các ký tự như sau: ủa các ký tự như sau: ự như sau: ư sau:

Bảng 1: Trạng thái các ký tự của dòng chữ “HOÀ BÌNH” trong một chu kỳ Nhìn vào bảng trên ta thấy có 10 trạng thái khác nhau của dòng chữ “HOÀ BÌNH” trong một chu kỳ, chúng được tạo ra bởi hai trạng thái sáng, tắt của 7 ký tự Trạng thái sáng của một ký tự khi nó nhận mức logic 1, còn trạng thái tắt của ký tự

nó nhận mức logic 0 tương ứng ta có bảng 2

ST

T

1 0 0 0 1 1 0 0 0 0 0 0

Bảng 2: Trạng thái các hàm trong dòng chữ “HÒA BÌNH” theo các biến Q Thông qua các phân tích trên ta đưa ra sơ đồ khối của hệ thống đèn trang trí cho dòng chữ “HÒA BÌNH” như sau:

Hình 1: Sơ đồ khối của hệ thống đèn trang trí

- Khối phát xung chủ đạo PXCĐ có chức năng tạo ra dẫy xung cung cấp cho khối đếm Khối đếm sẽ thực hiện đếm các xung và cho kết quả ở đầu ra Q3, Q2, Q1,

Q0 dưới dạng mã nhị phân gửi đến cho khối giải mã Nhìn trên bảng 2 ta thấy có 10 trạng thái khác nhau của tổ hợp biến Q, do đó muốn có 10 trạng thái này ta phải dùng bộ đếm 4 bit môdun 10 Khối giải mã sẽ nhận các đầu ra của bộ đếm, tiến hành giải mã tạo ra các hàm tương ứng với 7 ký tự của dòng chữ “HÒA BÌNH” để đưa đến khối hiển thị Nhận các tín hiệu điều khiển của khối giải mã, khối hiển thị thực hiện hiển thị hay nói cách khác là điều khiển sự sáng tắt của các ký tự theo luật của tín hiệu điều khiển Như vậy ta có thể chia sơ đồ khối thành hai phần chính

là phần hiển thị và phần điều khiển hiển thị Phần hiển thị có chức năng hiển thị các

ký tự theo yêu cầu của bài đặt ra Việc đảm bảo phần hiển thị làm việc đúng quy luật được phần điều khiển đảm nhiệm Để có thể hiểu rõ được hoạt động của hệ thống ta đi thiết kế cho từng khối

3 Khối phát xung chủ đạo.

4 8 7 555

D1

+5V

3 1 2 6

C

1

R1

WR

1

WR

2

Xung ra

Hình 1: Sơ đồ nguyên lý mạch phát xung chuẩn dùng IC 555

Khối phát xung chủ đạo có nhiệm vụ phát ra một dẫy xung liên tục cung cấp cho khối đếm Yêu cầu đặt ra đối với khối này

là xung ra phải thay đổi được chu kỳ để từ

đó có thể thay đổi được thời gian tồn tại trạng thái các ký tự Hình 2 là sơ đồ nguyên

lý của một mạch phát xung chủ đạo đáp ứng được các yêu cầu trên

Vi mạch 555 là một vi mạch được dùng

để phát xung vuông chuyên dụng Để tạo ra được dẫy xung liên tục người ta tiến hành ghép vi mạch này với tụ C1 và điện trở R1

như hình vẽ Để hiểu rõ nguyên lý hoạt động của phát xung của vi mạch 555 ta quan sát sơ đồ trải của vi mạch 555 hình 3

Phần được đóng khung bằng nét đứt là vi mạch 555, nó có cấu tạo từ hai phần tử khuyếch đại thuật toán OA1, OA2 và một Trigơ R-S Hai khuyếch đại thuật toán OA1, OA2 được mắc theo kiểu mạch so sánh có đầu vào không đảo nối với cầu phân áp dùng 3 điện trở R Do đó điện áp đặt tới đầu vào không đảo của OA1 là

3

Ucc 2

và điện áp đặt tới đầu vào không đảo của OA2 là

3

Ucc

, đây là hai điện áp ngưỡng của hai mạch so sánh Hai đầu vào đảo của OA1 và OA2 được đưa ra ngoài qua hai chân 6 và 2 của vi mạch Chúng được nối với nhau và nối với tụ C Như vậy điện áp trên tụ C được đưa tới hai khuyếch đại thuật toán để so sánh với hai điện áp ngưỡng lấy trên cầu phân áp Đầu ra của hai KĐTT được đưa tới hai đầu vào R và S của trigơ, xung ra của mạch được lấy trên đầu ra  của trigơ R-S thông qua cổng NAND

A B C

D

6 5

4 3

2 1

D

C

B

A

Title

Size B Date: 1-Jan-1997 Sheet of File: C:\ADVSCH\HH03.SCH Drawn By:

G1

G2

G3

G4

Qn

Qn Dn

C

X1

X2

F CD

+

X1 X2

X1 X2

CD F

CD F

R

_

_ +

R

OA1

OA2

R

Q

R

RB RA

3

7 2

6

C

D

XUNG RA

+Ucc

2Ucc 3

Ucc 3

Trigơ R-S

Ura

Hình 3: Sơ đồ trải của 555 trong mạch phát xung chủ đạo.

* Nguyên lý hoạt động của mạch phát xung:

Hình 4: Giản đồ thời gian của điện áp trên mạch phát xung

* Giả sử tại thời điểm đầu (t = 0) điện áp trên tụ C là

3

Ucc 2

UC  thì đầu ra OA1

có mức logic1 còn đầu ra OA2 có mức logic 0 Đầu vào R của trigơ R-S có mức logic 1, còn đầu vào S có mức logic 0 dẫn đến đầu ra  có mức logic 1 làm cho tranzitor T thông Tụ C phóng điện qua RB, qua T về mát làm cho điện áp trên nó giảm đến giá trị Ubh Điện áp ra của mạch phát xung bằng không, hay không có xung ra: Ura = 0

+Khi điện áp trên tụ giảm xuống

3

Ucc 2 U 3

Ucc

C 

 thì đầu ra của OA1 và OA2

đều có mức logic 0 Điều này làm hai đầu vào R, S của trigơ đều có mức logic 0 nên trigơ vẫn giữ nguyên trạng thái, Tvẫn mở, tụ C tiếp tục phóng điện và Ura = 0

UC

U

ra

2Ucc/3

Ucc/3

0

0

t

t

t

6

t

p

T

+ Đến thời điểm t1 điện áp

3

Ucc

UC  nên đầu ra OA2 có mức logic 1, còn đầu

ra OA1 vẫn có mức logic 0 Lúc này đầu vào S của trigơ có mức logic 1 nên đầu ra của trigơ chuyển trạng thái và  có mức logic 0 Qua cổng NAND ta có xung điện

áp ra: Ura = 1 Khi đó tranzitor T khoá tụ C được nạp từ +UCC  RA  RB  C  mát Trong qua trình nạp thì điện áp trên tụ tăng dần theo biểu thức sau :

) e

1 (

U e

3

U

tn CC

C ).

R R ( tn











Trong đó UC là điện áp trên tụ C, tn thời gian nạp của tụ C

+ Khi điện áp trên tụ tăng đến giá trị

3

Ucc

UC  thì đầu ra của OA2 chuyển trạng thái từ mức logic 1 về mức logic 0 làm đầu vào S của trigơ có mức logic 0 Đầu ra của OA1 lúc này vẫn giữ nguyên trạng thái ở mức logic 0 nên đầu vào R của trigơ cũng ở mức logic 0 Hai đầu vào của trigơ R-S đều có mức logic 0 nên trigơ vẫn giữ nguyên trạng thái, điện áp Ura =1, tụ C tiếp tục được nạp

+ Cho đến thời điểm t2 điện áp trên tụ tăng đến giá trị UC  2UCC/3 thì đầu

ra của OA1 chuyển trạng thái lên mức logic1 Lúc này đầu vào R của trigơ mang mức logic 1, đầu vào S vẫn giữ nguyên trạng thái ở mức logic 0 làm cho Trigơ lật trạng thái Đầu ra  của trigơ chuyển từ mức logic 0 nên mức logic 1 làm T thông bão hoà, quá trình nạp điện của tụ C kết thúc và tụ C lại phóng điện Qua cổng NAND ta có điện áp Ura = 0, kết thúc một chu kỳ của xung ra

+ Từ thời điểm t2 t3 tụ C lại phóng điện, hoạt động của mạch lặp lại quá trình từ 0 t1 Kết quả là ta thu được một dẫy xung vuông ở đầu ra trên chân 7 của

vi mạch 555

Trong một chu kỳ phóng nạp của tụ thì ta lấy ra được một xung vuông ở đầu ra

Để thay đổi tần số xung ra và độ rộng xung thì thay đổi thời gian phóng nạp cho tụ bằng cách thay đổi giá trị các điện trở RA và RB

Thời gian để điện áp trên tụ đạt đến giá trị UC = 2UCC /3 ta tính được theo công thức sau:



















 CC (R R ).C CC (R R ).C

3

U 3

U 2

Đơn giản phương trình ta được :

C ).

R R (

69 , 0 2 ln C ).

R R ( t

: cã

ta vÕ hai Ln

3

U e

3

Ucc 2

B A B

A n

CC C

).

R R ( tn B A















Trong thời gian từ 0  t1 thì tụ C phóng điện từ giá trị UC = 2UCC /3 qua RB và qua T về mát nên ta có biểu thức sau:



























C R tp bh

C R tp C

B

e Ucc 3

2

U Với tp là thời gian phóng của tụ C Trong công thức này ta không kể đến nội trở của tranzitor T vì điện trở của nó rất nhỏ so với điện trở RB

C R 69 , 0 2 ln C R t

: cã

ta U U

coi NÕu

U 3 / U

U 3 / U 2 ln C R t

B B

p

CC bh

bh CC

bh CC

B p















Nhìn trên giản đồ thời gian ta thấy chu kỳ của xung điện áp ra là T bằng khoảng thời gian phóng điện và nạp điện của tụ C

T = tn + tp = 0,69(RA + RB).C + 0,69RB.C = 0,69(RA + 2RB).C

Giả sử ta mắc thêm điôt D song song với điện trở RB như hình vẽ thì tụ C sẽ nạp điện theo đường +Ucc  RA  D  C  mát Nếu ta bỏ qua nội trở không đáng kể của điốt D thì thời gian nạp của tụ C sẽ được tính: tn = 0,69.C.RA, và chu kỳ của xung ra sẽ được tính: T = tn + tp = 0,69.RA.C + 0,69.RB.C = 0,69.(RA + RB).C Nếu

ta chọn RA = RB thì hằng số thời gian nạp của tụ bằng hằng số thời gian phóngvà:

T = 2.tn = 2.tp = 0,69.2.RA.C = 1,38.RA.C

Nhìn vào biểu thức ta thấy khi muốn thay đổi chu kỳ  của xung ra ta có thể thực hiện bằng 2 cách là thay đổi dung lượng của tụ C hoặc thay đổi giá trị của điện trở

RA, và RB Trên hình 1 để có thể thay đổi được  ta điều chỉnh hai biến trở WR1 và

WR2, đây là hai biến trở đồng trục mà khi ta tăng thì chúng cùng tăng còn khi ta

giảm thì chúng cùng giảm nên WR1 = WR2 = WR Với mạch như hình 1 ta có công thức tính chu kỳ của xung ra như sau: T = 0,69.2.WR.R1.C1. = 1,38.WR.R1.C1

4 Khối đếm.

Khối đếm có chức năng tạo ra 10 trạng thái khác nhau của tổ hợp biến Q3, Q2,

Q1, Q0 tương ứng với 10 trạng thái khác nhau của dòng chữ “HÒA BÌNH” Để tạo

ra 10 trạng thái khác nhau ta dùng bộ đếm 4 bit môđun 10 Bộ đếm này nhận xung

từ mạch phát xung chủ đạo, thực hiện đếm và cho ra 4 đầu ra Với bộ đếm môđul

10 ta có giản đồ thời gian như sau:

Hình 5: Giản đồ điện áp của bộ đếm

t

Xung

đếm

0

t 0

Q

0

t 0

Q

1

t 0

Q

2

t 0

Q

3

0 0 0 0

Q

3 Q

2 Q

1 Q

0

0 1 1 1

Q

3 Q

2 Q

1 Q

0

1 0 0 0

Q

3 Q

2 Q

1 Q

0

1 1 1 1

Q

3 Q

2 Q

1 Q

0

0 0 0 1

Q

3 Q

2 Q

1 Q

0

0 1 1 0

Q

3 Q

2 Q

1 Q

0

1 0 0 1

Q

3 Q

2 Q

1 Q

0

1 1 1 0

Q

3 Q

2 Q

1 Q

0

0 0 1 0

Q

3 Q

2 Q

1 Q

0

0 1 0 1

Q

3 Q

2 Q

1 Q

0

1 0 1 0

Q

3 Q

2 Q

1 Q

0

1 1 0 1

Q

3 Q

2 Q

1 Q

0

0 0 1 1

Q

3Q

2 Q

1 Q

0

0 1 0 0

Q

3 Q

2 Q

1 Q

0

1 0 1 1

Q

3 Q

2 Q

1 Q

0

1 1 0 0

Q

3 Q

2 Q

1 Q

0

Hình 6: Đồ hình chuyển đổi trạng thái của bộ đếm môđun 10.

Từ giản đồ thời gian của điện áp trên bộ đếm ta đưa ra đồ hình biểu diễn sự thay đổi của điện áp trên bộ đếm như hình 6

Người ta thường xây dựng bộ đếm từ các phần tử cơ bản là các trigơ, có thể từ trigơ đếm T, trigơ D, trigơ R-S hoặc từ các trigơ J-K Ở đây ta chọn phương án bộ đếm xây dựng từ các trigơ J-K Trigơ J-K còn được gọi là trigơ vạn năng bởi tính biến đổi của nó trong cách mắc Nó có 4 cửa vào là C, J, K, R trong đó C là cửa vào đồng bộ, J, K là hai cửa vào điều khiển, R là cửa vào thiết lập trạng thái ban đầu (reset) Cửa vào J tương ứng với cửa vào thiết lập, còn cửa vào K tương ứng với cửa vào xoá

Từ bảng trạng thái hình 8 của trigơ J-K ta đưa ra bảng kích hình 9 Trong đó n là trạng thái hiện tại, n+1 là trạng thái tương lai, (-) là trạng thái tuỳ chọn có thể là mức logic 0 cũng có thể là mức logic 1

Đ xây d ng b ự như sau: ộ đếm 4 bit ta cần 4 trigơ J-K như trên, nếu ta coi các đầu ra đếm 4 bit ta cần 4 trigơ J-K như trên, nếu ta coi các đầu ra m 4 bit ta c n 4 trig J-K nh trên, n u ta coi các ầu trên ta có bảng trạng thái của các ký tự như sau: ơ J-K như trên, nếu ta coi các đầu ra ư sau: ếm 4 bit ta cần 4 trigơ J-K như trên, nếu ta coi các đầu ra đầu trên ta có bảng trạng thái của các ký tự như sau:u ra

Q c a các trig l bi n còn các ủa các ký tự như sau: ơ J-K như trên, nếu ta coi các đầu ra à biến còn các đầu vào J, K là hàm thì với môđun 10 ta có ếm 4 bit ta cần 4 trigơ J-K như trên, nếu ta coi các đầu ra đầu trên ta có bảng trạng thái của các ký tự như sau:u v o J, K l h m thì v i mô un 10 ta có à biến còn các đầu vào J, K là hàm thì với môđun 10 ta có à biến còn các đầu vào J, K là hàm thì với môđun 10 ta có à biến còn các đầu vào J, K là hàm thì với môđun 10 ta có ới môđun 10 ta có đ

b ng tr ng thái sau:ảng trạng thái của các ký tự như sau: ạng thái của các ký tự như sau:

XĐ Q 3 Q 2 Q 1 Q 0 Q’ 3 Q’ 2 Q’ 1 Q’ 0 J 3 K 3 J 2 K 3 J 1 K 1 J 0 K 0

Trigơ

J-K J

K

C

Q

 R

J 0 0 1 1

K 0 1 0 1

Qn+1 Q

n

0 1



n

Q

n

0 0 1 1

Q

n+1

0 1 0 1

J 0 1 x x

K _ _ 1 0

Hình 7: Sơ đồ mô phỏng

trigơ J-KTrigơ J-K Hình 8: Bảng trạng

thái

Hình 9: Bảng kích

0 0 0 0 0 0 0 0 1 0 _ 0 _ 0 _ 1 _

Hình 10: Trạng thái các hàm đầu vào J, K theo các trạng thái của các biến ra Q Trong bảng trên các biến Q3, Q2, Q1, Q0 là các biến ở trạng thái hiện tại, còn các biến Q’3, Q’2, Q’1, Q’0 là các biến ở trạng thái tương lai; (-) là trạng thái tuỳ chọn có thể là “0” có thể là “1’’ Bằng phương pháp bìa các nô ta sẽ đi xét quan hệ giữa các hàm J, K với các biến vào Q

Thực hiện lập bìa các nô cho từng hàm đồng thời thực hiện tối giản hàm dưới dạng tuyển (nhóm các ô mang trị “1”) ta có các hàm sau:

J

0 = 1

1 11 1xxxx1_x

x

Q

1 Q

0

Q

3 Q

2

J

0

00 01 11 10 00

01

11

10

K

0 = 1

1 11 1xxxx1_x

x

Q

1 Q

0

Q

3 Q

2

K 0

00 01 11 10 00

01 11 10

J

1 = 

3.Q

0

01 01 xxxx00x

x

Q

1 Q

0

Q

3 Q

2

J

1

00 01 11 10 00

01

11

10

K1 = Q0

10 10xxxx x

x

Q

1 Q

0

Q

3 Q

2

K 1

00 01 11 10 00

01 11 10

J

2

J

2 = Q

1.Q

0

0010 xxxx00x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10

00

01

11

10

K

1 = Q

1.Q

0

0010xxxx x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10 00

01 11 10

Chú ý: Các ô có dấu x trong bìa các nô là ô có trạng thái không xác định, còn ô (-) là ô có trạng thái tuỳ chọn, ta có thể cho ô đó mang trị “0” hoặc trị “1”

Như vậy ta có sự phụ thuộc của các hàm J, K vào các đầu ra Q như sau:

J1 = 3.Q0 K1 = Q0

J2 = Q1.Q0 K2 = Q1.Q0

J3 = Q2.Q1.Q0 K3 = Q0

J

2 = Q

1.Q

0

0010 xxxx00x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10

00

01

11

10

K

2 = Q

1.Q

0

0010xxxx x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10 00

01 11 10

J

2

J

3 = Q

1.Q

0.Q

2

00000010xxxx x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10

00

01

11

10

K

3 = Q

0

xxxx01x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10 00

01 11 10

J

3

Từ các quan hệ trên ta đưa ra sơ đồ nguyên lý bộ đếm 4 bit môđun 10 như hình 11

Hình 11: Sơ đồ nguyên lý bộ đếm 4 bit môđun 10 sử dụng trigơ J-K

5 Khối giải mã.

Khối giải mã có chức năng tạo ra 7 hàm logic tương ứng với 7 ký tự H, Ò, A, B,

Ì, N, H Các hàm này chỉ có hai mức là mức logic 1hoặc logic 0 tương ứng với hai trạng thái sáng, tắt của các ký tự Quy luật biến đổi của các hàm này trong một chu

kỳ được thể hiện qua bảng 1phần sơ đồ khối ta đã phân tích, để tiện cho việc phân tích ta viết lại bảng đó như hình 12

ST

T

J 0

K

0

C

0

Q

0



0

R

0

T

0

J 1

K

1

C

1

Q

1



1

R

0

T

1

J 2

K

2

C

2

Q

2



2

R

2

T

2

J 3

K

3

C

3

Q

3



3

R

3

T

3

Q

3

5 v

Xung đếm

Xung xóa

1

1

5 0 1 0 1 1 1 1 1 1 0 0

Hình 12: Trạng thái các hàm theo sự biến đổi của các đầu ra bộ đếm

Để hiểu rõ quan hệ của các hàm với các biến Q ta dùng phương pháp bìa các nô

để xét cho từng hàm

H

1 = Q

2+Q

1+Q

0

01111111xxxx01x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10

00

01

11

10

Ò = Q

2+Q

1+Q

3.Q

0

00111111xxxx01x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10 00

01 11 10

00011111xxxx01x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10

00

01

11

10

B = Q

2+Q

3.Q

0

00001111xxxx01x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10 00

01 11 10

A = Q

2+Q

1.

0+Q

3.Q

0

00000111xxxx01x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10

00

01

11

10

N = Q

2.Q

1+Q

3.Q

0

00000011xxxx01x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10 00

01 11 10

Ì = Q

2.Q

0+Q

2.Q

1+ Q

3.Q

0

Bằng phương pháp lập các bìa các nô cho từng hàm sau đó tối giản hàm theo

dạng tuyển (nhóm các ô mang trị “1”) ta có quan hệ giữa các hàm với các biến như

trên Để xây dựng mạch giải mã ta tiếp tục tối giản các hàm trên bằng phương pháp

giải tích

Q Q Q Q Q

Q

H 1  2  1  0  2 1 0

Q Q Q Q Q Q Q

Q

O

`  2  1  3 0  2 1 3 0

Q Q Q Q Q Q Q Q

.

Q

Q

Q Q Q Q

.

Q

Q

B  2  3 0  2 3 0

Q Q Q Q Q Q Q Q Q Q

Q

.

Q

Q Q Q Q Q Q

Q

.

Q

N  2 1  3 0  2 1 3 0 H2  Q2 Q1 Q0  Q3 Q1  Q2 Q1 Q0 Q3 Q0.

Dựa vào các hàm trên ta có mạch giải mã được xây dựng từ các phần tử AND và

NAND như hình sau13 Các đầu Q3, Q2, Q1, Q0 là 4 đầu vào của mạch giải mã,

chúng là 4 đầu ra của bộ đếm môđun 10 Bốn đầu 3, 2, 1, 0 là các đầu vào đảo của

các đầu ra Q, ta có thể lấy chúng ngay từ bộ đếm hoặc lấy thông qua các cổng

NAND như hình vẽ Mạch giải mã có 7 đầu ra là H, Ò, A, B, Ì, N, H , chúng là các

hàm logic chỉ có hai trạng thái là “1” hoặc “0”, nhưng mỗi hàm đều có quy luật

riêng tương ứng với quy luật của 7 ký tự trong dòng chữ “ HOÀ BÌNH”

00000001xxxx01x

x

Q

1 Q

0

Q

3 Q

2 00 01 11 10

00

01

11

10

H

2

H2 = Q2.Q1.0+Q3.Q1

A B C D E

F

4 3

2 1

F

E

D

C

B

A

Title

Size B

File: C:\ADVSCH\HH05.SCH Drawn By:

Q3 Q3 Q2 Q2 Q1 Q1 Q0 Q0

O

A B

I

N