Thiết kế bộ lọc chắn dải sử dụng cấu trúc vòng cộng hưởng hở

LỜI MỞ ĐẦU Với sự phát triển của công nghệ truyền thông không dây hiện nay, để đáp ứng được các yêu cầu cải thiện hiệu suất của bộ lọc là cần thiết và các ứng dụng để ngăn chặn các tín h

TRƯỜNG ĐẠI HỌC VINH KHOA ĐIỆN TỬ - VIỄN THÔNG

MỤC LỤC

LỜI MỞ ĐẦU 3

TÓM TẮT 4

DANH MỤC CÁC KÝ HIỆU, CÁC CHỮ VIẾT TẮT 5

DANH MỤC BẢNG BIỂU 6

DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ 7

Chương 1.TỔNG QUAN VỀ BỘ LỌC TẦN SỐ 9

1.1 Giới thiệu chương 9

1.2 Khái niệm và lịch sử phát triển bộ lọc tần số 9

1.3 Phân loại bộ lọc 11

1.3.1 Bộ lọc thông thấp LPF 11

1.3.2 Bộ lọc thông cao HPF 12

1.3.3 Bộ lọc thông dải BPF 13

1.3.4 Bộ lọc chắn dải BSF 14

1.4 Mạch lọc siêu cao tần 15

1.4.1 Bộ lọc thông thấp của mạch lọc siêu cao tần 15

1.4.2 Bộ lọc thông cao của mạch lọc siêu cao tần 17

1.4.3 Bộ lọc thông dải của mạch lọc cao tần 18

1.5 Các tham số của mạng siêu cao tần 21

1.5.1 Ma trận tán xạ S 22

1.5.2 Ma trận trở kháng Z và dẫn nạp Y 23

1.5.3 Ma trận truyền đạt ABCD 24

1.6 Kết luận chương 26

Chương 2 MỘT SỐ CẤU TRÚC ỨNG DỤNG TRONG THIẾT KẾ BỘ LỌC SIÊU CAO TẦN 27

2.1 Giới thiệu chương 27

2.2 Đường truyền vi dải 27

2.2.1 Cấu trúc đường truyền vi dải 27

2.2.2 Cấu trúc trường của đường truyền vi dải 27

2.3 DMS (Defected Microstrip Tructure) và cấu trúc lọc DMS 28

2.3.1 DMS là một kĩ thuật điều chỉnh 28

2.3.2 DMS là một bộ lọc đàn áp 31

2.4 DGS (Defected GroundTructure) và một số cấu trúc DGS 33

2.4.1 Cấu trúc cơ bản và đặc điểm các đơn vị DGS 33

2.4.2 DGS chu kỳ 36

2.5 Cấu trúc cộng hưởng vòng SRR 37

2.5.1 Giới thiệu về SRR 37

2.5.2 Một số cấu trúc SRR 38

2.6 Kết luận chương 42

Chương 3 THIẾT KẾ, MÔ PHỎNG MẠCH LỌC CHẮN DẢI SỬ DỤNG CẤU TRÚC CỘNG HƯỞNG VÒNG 43

3.1 Giới thiệu 43

3.2 Sơ lược về phần mềm HFSS 43

3.3 Bộ lọc chắn dải đa băng tần sử dụng cấu trúc cộng hưởng vòng 45

3.3.1 Cấu trúc mạch lọc 45

3.3.2 Khảo sát sự thay đổi độ rộng vòng cộng hưởng b 47

3.3.3 Khảo sát sự thay đổi kích thước và vị trí khe L 48

3.3.4 Kết quả mô phỏng 49

3.4 Bộ lọc chắn dải đơn băng sử dụng cấu trúc vòng hình chữ C 49

3.4.1 Cấu trúc mạch lọc sử dụng SRRs 49

3.4.2 Cấu trúc mạch lọc sử dụng 3 SRRs 50

3.4.3 Khảo sát sự thay đổi kích thước khe cắt g 51

3.5 Kết luận chương 52

KẾT LUẬN 53

TÀI LIỆU THAM KHẢO 54

LỜI MỞ ĐẦU

Với sự phát triển của công nghệ truyền thông không dây hiện nay, để đáp ứng được các yêu cầu cải thiện hiệu suất của bộ lọc là cần thiết và các ứng dụng để ngăn chặn các tín hiệu không mong muốn trong sóng vi dải và chỉ cho phép các tín hiệu

có ích đi qua cho nên các bộ lọc ngày càng được sử dụng rộng rãi

Đồ án này nghiên cứu, thiết kế một bộ lọc chắn dải sử dụng cấu trúc khắc trên

bề mặt vi dải và cấu trúc cộng hưởng vòng để tạo ra một bộ lọc chắn dải tốt hơn

Nội dung đồ án gồm 3 chương:

Chương 1 trình bày về khái niệm bộ lọc tần số, cách phân loại bộ lọc tần số và vai trò của bộ lọc tần số trong viễn thông

Chương 2 giới thiệu một số cấu trúc mới như cấu trúc khắc mặt đất, DMS kết hợp đường truyền vi dải trong thiết kế bộ lọc siêu cao tần

Chương 3 trình bày bài toán phân tích, thiết kế và mô phỏng bộ lọc chắn dải

sử dụng cấu trúc cộng hưởng vòng

Do hạn chế về thời gian và năng lực nên chắc chắn không thể tránh khỏi những thiếu sót Em kính mong nhận được sự thông cảm và góp ý của các thầy giáo, cô giáo và các bạn để đồ án này hoàn chỉnh hơn

Xin chân thành cảm ơn ThS Nguyễn Thị Kim Thu đã giúp em thực hiện tốt

đồ án này Xin chân thành cảm ơn các thầy giáo, cô giáo khoa Điện tử Viễn thông

đã giảng dạy, giúp đỡ em hoàn thành chương trình đào tạo

Sinh viên thực hiện

Vũ Đình Hạnh

TÓM TẮT

Đồ án này tập trung nghiên cứu, thiết kế, mô phỏng các bộ lọc chắn dải sử dụng cấu trúc cộng hưởng vòng kết hợp với cấu trúc khắc trên đường truyền vi dải Cấu trúc lọc được mô phỏng bằng phần mềm HFSS Bằng cách sử dụng các cấu trúc trên, một bộ lọc chắn dải đơn băng với dải tần 5.04 ÷ 6.7 GHz với S21 57dB,

S   dB và một bộ lọc chắn dải đa băng với hai dải tần 2.12 ÷ 2.7 GHz với

S   dB, S110.4dB và 4.22 ÷ 5.42 GHz với S21  50dB, S110.4dB đã được thiết kế

ABSRACT

The thesis focuses on study, design, simulation of bandstop filters using split ring resonator and defected microstrip structure The structure has been simulated with HFSS simulator Utilizing this concept, a singer-band bandstop filter is designed with stopband 5.04 ÷ 6.7 GHz with S21 = 57 dB, S11 ≈ 0.4 dB rejection and a multi-band bandstop filter that has two stopbands 2.12 ÷ 2.7 GHz with

S  dB, S11   0.4dB rejection and 4.22 ÷ 5.42 GHz with S21 50dB,

S  dB rejection

DANH MỤC CÁC KÝ HIỆU, CÁC CHỮ VIẾT TẮT

Viết tắt Tiếng anh Tiếng việt

DMS Defected Microstrip Tructure Cấu trúc khắc đường truyền vi dải

DGS Defected Ground Tructure Cấu trúc khắc mặt đất

SRR Split-ring resonator Cấu trúc phân chia cộng hưởng vòng

BSF Band Stop Filter Mạch lọc chắn dải

LPF Low-pass filter Mạch lọc thông thấp

HPF High-pass filter Mạch lọc thông cao

HFSS Ansoft High Frequency

Structure Simulator

Phần mềm mô phỏng cấu trúc tần số cao của Ansoft

IEEE Institute of Electrical and

Electronics Engineers

Viện kỹ nghệ Điện và Điện tử

DANH MỤC BẢNG BIỂU

Bảng 3.1 Các thông số kích thước bộ lọc 46

Bảng 3.2 Kết quả khảo sát kích thước cạnh b 48

Bảng 3.3 Kết quả khảo sát khi thay đổi kích thước và vị trí khe L 49

Bảng 3.4 Khảo sát các thông số mạch lọc khi thay đổi kích thước khe g 52

DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ

Hình 1.1 Biểu đồ đáp ứng tấn số của mạch lọc Butterworth bậc nhất điển hình….12

Hình 1.2 Biểu đồ đáp ứng biên tần cuả mạch lọc thông thấp Chebyshev…………12

Hình 1.3 Bộ lọc thông thấp lý tưởng………12

Hình 1.4 Đáp ứng Butterworth và đáp ứng Tschebys-cheff của mạch lọc thông cao tích cực…….……… 13

Hình 1.5 Bộ lọc thông cao lý tưởng……….………13

Hình 1.6 Bộ lọc thông dải lý tưởng……… 14

Hình 1.7 Bộ lọc chắn dải lý tưởng……… 15

Hình 1.8 Sơ đồ mạch lọc hai cửa với hệ số truyền đạt và hệ số phản xạ………….15

Hình 1.9 Đáp ứng tần của mạch lọc thông thấp bậc 3……… 16

Hình 1.10 Mạch lọc thông thấp dạng bậc thang với các linh kiện tham số tập trung 16

Hình 1.11 Sơ đồ mạch lọc thông dải hình bậc thang 18

Hình 1.12 Đồ thị tổn hao xen theo tần số của mạch lọc thông dải 18

Hình 1.13 Sơ đồ khối bộ biến đổi trở kháng (a) và bộ biến đổi dẫn nạp (b) 19

Hình 1.14 Biến đổi tương đương giữa thành phần trở kháng nối tiếp và dẫn nạp song song sử dụng các bộ biến đổi: a )trở kháng (K); b) dẫn nạp (J) 19

Hình 1.15 Mạch lọc thông dải sử dụng bộ biến đổi trở kháng [1] 20

Hình 1.16 Mạch lọc thông dải sử dụng bộ biến đổi dẫn nạp 20

Hình 1.17 Mạng cao tần hai cửa (bốn cực) 21

Hình 1.18 Mạng hai cửa nối tầng và mạng hai cửa tương đương 25

Hình 2.1 Cấu trúc đường truyền vi dải 27

Hình 2.2 Giản đồ trường của một đường vi dải 28

Hình 2.3 Cấu trúc khắc trên đường truyền vi dải DMS 29

Hình 2.4 Ăng ten vá hình chữ nhật với khe đào thoát DMS đặt cạnh không gian bức xạ 30

Hình 2.5 Mô hình bức xạ: a) ăng-ten vá không DMS, b) ăng ten vá với DMS 30

Hình 2.6 Mối liên quan giữa tần số cộng hưởng và chiều dài khe 31

Hình 2.7 So sánh ăng-ten vá điều chỉnh và không điều chỉnh 31

Hình 2.8 Cấu trúc DMS và DGS ngăn chặn sóng hài bậc 2: a) DGS, Duroid 6010,

b) DMS, Duroid 6010, c) DGS, Duroid 5880, d) DMS, Duroid 5880 32

Hình 2.9 Một số cấu trúc DGS 33

Hình 2.10 Cấu trúc DGS cơ bản 34

Hình 2.11 Hệ số truyền đạt và phản xạ 34

Hình 2.12 Cấu trúc DGS và mạch tương đương 34

Hình 2.13 Mô phỏng thông số S- của DGS 35

Hình 2.14 Mô phỏng với mô hình mạch tương đương 35

Hình 2.15 Cấu trúc DGS chu kỳ 36

Hình 2.16 Cấu trúc cơ bản cộng hưởng vòng SRR 38

Hình 2.17 Mô hình mạch tương đương cộng hưởng vòng hình tròn 38

Hình 2.18 Độ từ thẩm tương đối AMR 39

Hình 2.19 Cấu trúc vòng đôi 40

Hình 2.20 Mô hình tế bào SRR DGS 40

Hình 2.21 So sánh kết quả giữa cấu trúc DGS thường và SRR DGS 41

Hình 2.22 Sơ đồ mạch tương đương cho cấu trúc SRR DGS 41

Hình.3.1 Cấu trúc bộ lọc cộng hưởng vòng 46

Hình 3.2 Vẽ mạch bằng phần mềm HFSS V.13 47

Hình.3.3 Kết quả mô phỏng khi khe L ở trung tâm 47

Hình 3.4 Kết quả mô phỏng khi b = 0.75 mm 48

Hình 3.5 Kết quả mô phỏng khi L có chiều rộng là 0.5 tọa độ 0.7 mm 49

Hình.3.6 Kết quả mô phỏng 50

Hình 3.7 Cấu trúc SRRs 50

Hình 3.8 S21 của vòng ring 51

Hình 3.9 Cấu trúc 3 SRRs 51

Hình 3.10 Kết quả mô phỏng 3 SRRs 51

Hình 3.11 Bộ lọc khi g = 0.0008mm 52

Hình 3.12 Mô phỏng kết quả khi g =0.0008mm 53

Chương 1 TỔNG QUAN VỀ BỘ LỌC TẦN SỐ

1.1 Giới thiệu chương

Chương 1 giới thiệu những kiến thức cơ bản về bộ lọc tần số ứng dụng trong viễn thông bao gồm khái niệm, lịch sử phát triển các bộ lọc tần số, cách phân loại

bộ lọc tần số theo đáp ứng tần số, theo tính chất của phần tử… Ngoài ra, bộ lọc siêu cao tần đang ngày càng chiếm ưu thế trong các ứng dụng vô tuyến di động, rada, thông tin vệ tinh cũng sẽ được trình bày trong chương này

1.2 Khái niệm và lịch sử phát triển bộ lọc tần số

Bộ lọc tần số là một bộ lựa chọn tần số, cho phép tín hiệu trong một dải tần mong muốn đi qua và chặn lại những tín hiệu trong dải tần khác Bộ lọc là thành phần không thể thiếu trong các hệ thống khai thác tài nguyên tần số sóng điện từ, bao gồm từ thông tin di động, thông tin vệ tinh, radar, định vị dẫn đường, cảm biến

và các hệ thống khác Với sự tiến bộ của thông tin và các ứng dụng trên nền vô tuyến điện, phổ tần có hạn của sóng điện từ phải chia sẻ cho ngày càng nhiều hệ thống Tín hiệu điện từ của từng hệ thống chỉ được giới hạn trong một khoảng phổ tần nhất định Các bộ lọc được dùng để lựa chọn và giới hạn tín hiệu trong khoảng tần số đó Chúng đóng nhiều vai trò khác nhau trong một hệ thống

Lý thuyết về mạch lọc lần đầu tiên được đề xuất một cách độc lập bởi Campbell và Wagner vào năm 1915 Kết quả có được xuất phát từ những nghiên cứu về đường truyền có tải và lý thuyết cổ điển về các hệ dao động Các nghiên cứu sau đó phát triển theo hai hướng độc lập, đó là nghiên cứu lý thuyết về các tham số ảnh và lý thuyết tổn hao xen

Phương pháp tham số ảnh được phát triển vào những năm 1920 bởi Campbell, Zobel và một vài người khác Phương pháp này giúp xây dựng các mạch lọc thụ động sử dụng linh kiện tham số tập trung Các tham số ảnh mô tả mạng hai cửa khác hẳn các tham số tán xạ như đã biết Sự mô tả này được lý tưởng hóa vì các tham số đầu vào và đầu ra của một khâu hai cửa trong phương pháp này thường không thể hiện chính xác được Vì thế phương pháp tham số ảnh chỉ là phương

pháp xấp xỉ Ưu điểm của phương pháp này là có thể thiết kế ra những mạch lọc bậc cao mà không cần sự trợ giúp của máy tính Đây là phương pháp thiết kế bộ lọc duy nhất được biết đến cho đến năm 1939 và cũng là phương pháp thủ công duy nhất Tuy nhiên, người thiết kế khó có thể kiểm soát được đặc tính của dải thông và dải chắn khi sử dụng phương pháp này Vì thế nếu yêu cầu độ chính xác nhiều hơn thì phương pháp này không đảm bảo

Lý thuyết về tổn hao xen tỏ ra thông dụng và có hiệu quả hơn phương pháp tham số ảnh được Darlington và Cauer đề xuất vào năm 1939 Về cơ bản, lý thuyết này sẽ xấp xỉ các đặc tính của mạch lọc bằng hàm truyền đạt, và xây dựng nên một mạch điện thỏa mãn hàm truyền đạt đó Như vậy, bài toán xấp xỉ hóa và bài toán thực hiện có thể được giải quyết riêng rẽ một cách tối ưu và chính xác nhất Với phương pháp này, việc thiết kế mạch lọc được chia thành 2 bước: Xác định hàm truyền đạt thỏa mãn yêu cầu đặc tính của mạch lọc, tổng hợp mạch điện sử dụng đáp ứng tần đã được ước lượng bằng hàm truyền đạt Tuy nhiên, phương pháp này chưa được chú ý ngay do yêu cầu một khối lượng tính toán khổng lồ Cho đến giữa những năm 1950, phương pháp này mới bắt đầu được áp dụng rộng rãi Với sự tiến

bộ của các hệ thống máy tính tốc độ cao, phương pháp tổn hao xen dần dần trở nên thông dụng hơn cả phương pháp tham số ảnh Phương pháp này sẽ được đề cập kỹ hơn trong phần sau của đồ án

Cùng với sự hoàn thiện của lý thuyết, các thiết kế mạch lọc được phát triển từ các mạch cộng hưởng tham số tập trung LC đến các cấu trúc cộng hưởng tham số phân tán như cáp đồng trục, ống dẫn sóng và đường vi dải Đồng thời, những tiến

bộ trong công nghệ vật liệu đã thúc đẩy quá trình nghiên cứu chế tạo các dạng cấu trúc lọc khác như vật liệu gốm, thạch anh, hay vật liệu siêu dẫn … Mạch lọc vi dải

là một dạng cấu trúc lọc quan trọng nhờ khả năng tích hợp trên mạch in

Đối với các hệ thống thông tin vô tuyến cao tần, nhiều dạng cấu trúc lọc được

sử dụng như cáp đồng trục, cấu trúc điện môi, ống dẫn sóng và cấu trúc vi dải Các

bộ lọc đồng trục có nhiều ưu điểm, như có khả năng che chắn điện từ, ít tổn hao và kích thước nhỏ, tuy nhiên lại khó chế tạo Các cấu trúc điện môi cũng có kích thước nhỏ và ít tổn hao, nhưng bù lại giá thành của các bộ lọc tương đối cao và kỹ thuật

xử lý phức tạp là điểm hạn chế của dạng bộ lọc này Bộ lọc ống dẫn sóng được áp dụng khá rộng rãi, nhờ khả năng kiểm soát công suất và tính khả thi trong các ứng

dụng cao tần, nhược điểm của chúng là có kích thước lớn Hiện nay, các mạch lọc thông dải được sử dụng nhiều trong các thiết bị thông tin vô tuyến nhờ những ưu điểm vượt trội, như sự dễ dàng trong việc chế tạo

Ngoài ra, người ta còn phân loại bộ lọc theo tính chất phần tử gồm bộ lọc có thông số tập trung và bộ lọc có thông số phân bố Tại các tần số thấp (thường là dưới 500 MHz), mạch lọc có thể được tạo thành từ các linh kiện tham số tập trung

là cuộn cảm, tụ điện Nhưng khi tần số hoạt động của mạch lọc ở trong dải siêu cao tần, điện kháng và điện nạp của các thành phần mạch điện không còn biến thiên tuyến tính theo tần số nữa Việc thiết kế mạch lọc siêu cao tần phải tính đến các tham số phân tán trên mạch Tuy nhiên ở tần số tương đối thấp và dải tần hẹp, các thành phần tham số phân tán vẫn có thể được xấp xỉ dưới dạng các linh kiện tham

số tập trung Việc tính toán và tổng hợp bộ lọc theo phương pháp cũ vẫn có thể được áp dụng với độ chính xác tương đối cho dải tần siêu cao

Theo dạng đáp ứng tần số, người ta chia mạch lọc tần số thành bốn loại: mạch lọc thông thấp, mạch lọc thông cao, mạch lọc thông dải và mạch lọc chắn dải Hai loại mạch lọc đầu tiên cho phép tín hiệu trong toàn bộ dải tần phía dưới và phía trên tần số cắt đi qua, còn hai loại mạch lọc còn lại cho phép truyền qua hoặc chặn lại tín hiệu trong một dải tần nhất định nằm giữa tần số cắt trên và tần số cắt dưới

1.3.1 Bộ lọc thông thấp LPF

Bộ lọc thông thấp là bộ lọc mà khi tần số đi qua sẽ được lọc và chỉ cho tần số bằng hoặc thấp hơn tần số tới hạn đi qua, còn tần số cao hơn sẽ bị giữ lại Mạch lọc butterworth được thiết kế để có đáp ứng biên tần trong dải thông và có đặc tính đường cong thoải ở biên Hình 1.1 trình bày biểu đồ đáp ứng tấn số của mạch lọc Butterworth bậc nhất điển hình

Hình 1.1 Biểu đồ đáp ứng tấn số của mạch lọc Butterworth bậc nhất điển hình

Hình 1.2 Biểu đồ đáp ứng biên tần cuả mạch lọc thông thấp Chebyshev [1]Một loại phổ biến khác của đáp ứng lọc được thể hiện bởi mạch lọc Chebyshev Biểu đồ đáp ứng biên tần cuả mạch lọc thông thấp chebyshev được trình bày ở hình 1.2

Đáp ứng tần số của bộ lọc thông thấp lý tưởng được định nghĩa theo (1.1)

0

01

(1.1)

Hình 1.3 Bộ lọc thông thấp lý tưởng a) Đồ thị đáp ứng tần số b) Dải thông và dải chắn của bộ lọc

1.3.2 Bộ lọc thông cao HPF

Bộ lọc thông cao HPF là bộ lọc cho phép tần số lớn hơn tần số giới hạn đi qua Những tần số nhỏ hơn tần số giới hạn của bộ lọc sẽ bị chặn lại Về mặt chức năng, một mạch lọc thông cao đóng vai trò đối lập với một mạch lọc thông thấp Nếu bỏ

qua đường cong suy giảm thì những cái được cho qua bởi mạch lọc thông thấp sẽ được chặn lại bởi mạch lọc thông cao và ngược lại Các mạch lọc thông cao khá giống với các mạch lọc thông thấp, ngoại trừ một số vị trí của linh kiện bị thay đổi Cũng giống như mạch lọc thông thấp tích cực, một mạch lọc thông cao tích cực cũng có cả đáp ứng Butterworth và đáp ứng Tschebys-Cheff được trình bày trên

hình 1.4

Hình 1.4 Đáp ứng Butterworth và đáp ứng Tschebys-Cheff của mạch lọc thông

cao tích cực Đáp ứng tần số của bộ lọc thông cao lý tưởng được định nghĩa như sau:

1

00

Một mạch lọc thông dải có thể được tạo ra bằng cách mắc nối tiếp mạch lọc

thông thấp và mạch lọc thông cao Các mạch lọc thông dải phức tạp hơn vì có nhiều thông số hơn và vì thế linh hoạt hơn Các thông số bao gồm như: độ lợi (K), bậc lọc (N), tấn số trung tâm (Fc), và băng thông (BW) ngoài ra còn có một thông số nữa là

2

1

1

00

c c

c

c H

Hình 1.6 Bộ lọc thông dải lý tưởng a) Đồ thị đáp ứng tần số b) Dải thông và dải chắn của bộ lọc

1.3.4 Bộ lọc chắn dải BSF

Bộ lọc chắn dải BSF ngược lại của bộ lọc thông dải, bộ lọc chắn dải là bộ lọc cho phép tần số nằm ngoài khoảng vùng tần số giới hạn đi qua Những tần nằm trong vùng tần số giới hạn của bộ lọc sẽ bị chặn lại

Đáp ứng tần số của bộ lọc chắn dải lý tưởng được định nghĩa như sau:

2

1

0

01

c c

c

c H

1.4 Mạch lọc siêu cao tần

1.4.1 Bộ lọc thông thấp của mạch lọc siêu cao tần

Hình 1.8 mô tả sơ đồ một mạch lọc hai cửa có nguồn điện áp VS với trở kháng nguồn ZS, trở kháng tải ZL Với giả thiết sóng công suất tới mạch lọc có biên độ bằng 1: biên độ của sóng phản xạ và sóng truyền qua sẽ bằng hệ số phản xạ R  và

Đối với bộ lọc Butterworth, tổn hao xen giữa bằng:

Hình 1.9 mô tả tham số tổn hao xen giữa của mạch lọc thông thấp bậc 3 Giá trị tổn hao xem tại tần số cắt c 1bằng Lc Nhìn vào hai đồ thị, có thể thấy rõ ràng đáp ứng tần của mạch lọc Chebyshev tăng nhanh hơn ở dải tần phía trên tần số cắt so với mạch lọc Butterworth Nói cách khác, bộ lọc Chebyshev có đặc tính lọc dốc hơn, gần hơn với dạng đặc tính lọc của bộ lọc lý tưởng như trong hình 1.10

Hình 1.9 Đáp ứng tần của mạch lọc thông thấp bậc 3 a) Kiểu Butterworth b) Kiểu Chebyshev Hình 1.10 là hai dạng mạch lọc thông thấp kiểu bậc thang, trong đó gk là thành phần điện dung hoặc điện cảm chuẩn hóa thứ k, g0 và gN+1 là điện trở hoặc điện dẫn chuẩn hóa của nguồn và tải [2]

Hình 1.10 Mạch lọc thông thấp dạng bậc thang với các linh kiện tham số tập trung Đối với mạch lọc thông thấp kiểu Butterworth, với Lc = 3dB tại c 1, các giá trị chuẩn hóa gk được tính theo công thức sau:

g g  

2 1 2sin

2

k

k g

N 

 k= 1,2,3…,N (1.9)

Đối với mạch lọc Chebyshev, giả sử cho trước giá trị Lc tại  c 1, hằng số k

có thể được tính như sau:

 2

10 log 1

c

Bậc của mạch lọc Chebyshev N được xác định từ yêu cầu về độ suy hao trong dải chắn theo đồ thị trong tài liệu tham khảo Các giá trị gk được tính như sau:

1 1

2

sin2

a g

1.4.2 Bộ lọc thông cao của mạch lọc siêu cao tần

Mẫu bộ lọc thông thấp ở trên được đặc trưng bởi một mạch điện hình bậc thang có các thành phần điện cảm và điện dung (gk) trong miền tần số chuẩn hóa

  / c Áp dụng phương pháp trên vào việc tính toán thiết kế các dạng lọc khác như thông cao, thông dải hay chắn dải trong miền tần số thực, người ta sử dụng một phép biến đổi tần số để đưa đồ thị đáp ứng tần trong miền tần số chuẩn hóa Ω về miền tần số ω Cùng với đó là một phương pháp biến đổi trở kháng đồng thời giữa trở kháng nguồn tải với điện kháng của các thành phần mạch lọc Sơ đồ mạch lọc thông dải hai cửa và đồ thị tham số tổn hao xen theo tần số được mô tả trong hình 1.11 và hình 1.12

Công thức biến đổi tần số từ tần số chuẩn hóa của mạch lọc thông thấp sang tần số thực của mạch lọc thông dải:

Hình 1.12 Đồ thị tổn hao xen theo tần số của mạch lọc thông dải

Từ hình 1.11 có thể thấy các thành phần điện dung và điện cảm trong mạch lọc thông thấp sẽ được biến đổi thành các nhánh cộng hưởng LC song song và nối tiếp trong mạch lọc thông dải, với điều kiện tổn hao xen tại tần số cắt trên và tần số cắt dưới của mạch thông dải phải bằng giá trị tổn hao xen tại  c 1 của mạch thông thấp ban đầu Như vậy, các giá trị Lk và Ck của từng nhánh cộng hưởng sẽ được tính như sau:

Đối với nhánh LC nối tiếp

k

k

R L

g C





1.4.3 Bộ lọc thông dải của mạch lọc cao tần

Bộ lọc thông dải trong hình 1.11 được xây dựng từ bộ lọc thông thấp trong hình 1.10 bao gồm các bộ cộng hưởng kiểu nối tiếp hoặc song song được ghép trực tiếp với nhau Mạch lọc thông thấp sẽ được biến đổi thành các nhánh cộng hưởng

LC song song và nối tiếp trong mạch lọc thông dải Trong triển khai thực tế, đôi khi việc thiết kế đồng thời các bộ cộng hưởng kiểu nối tiếp và song song là không dễ dàng, nhất là ở dải tần siêu cao Vì thế, người ta sử dụng các bộ biến đổi trở kháng hoặc dẫn nạp để liên kết các bộ cộng hưởng cùng một kiểu nối tiếp hoặc song song với nhau tạo thành mạch lọc thông dải Hình 1.13 mô tả bộ biến đổi trở kháng và bộ biến đổi dẫn nạp, có tác dụng biến đổi trở kháng Zb hoặc dẫn nạp Yb ở một đầu thành trở kháng Za hoặc dẫn nạp Ya khi nhìn vào đầu kia của bộ biến đổi Giá trị trở kháng đặc trưng và dẫn nạp đặc trưng của các bộ biến đổi này lần lượt là K và J

Ta có :

Hình 1.13 Sơ đồ khối bộ biến đổi trở kháng (a) và bộ biến đổi dẫn nạp (b)

2

a b

K Z Z

 ;

2

a b

J Y Y

hưởng liên tiếp nhau X k  và X k1  là một bộ biến đổi trở kháng K k k, 1  Trong trường hợp thứ hai, chỉ có các bộ cộng hưởng song song với điện nạp B k 

được nối với nhau qua các bộ biến đổi dẫn nạp J k k, 1  Các bộ cộng hưởng thường là các cấu trúc ống dẫn sóng hay đường truyền siêu cao tần có các giá trị tham số phân tán Cách tính giá trị K và J cũng được cho trong hình

1 , 0

K

)(

1 

2 , 1

g g



1 , 1

dX x

dB b

1.5 Các tham số của mạng siêu cao tần

Một mạch lọc cao tần nói riêng hay một mạch điện cao tần có hai đầu cuối nói

chung có thể được mô tả bằng một mạng hai cửa như hình 1.19, với V 1, V 2 và I 1 , I 2

là điện áp và cường độ dòng điện lần lượt tại cửa 1 và cửa 2, Z01 và Z02 là trở kháng đầu cuối, Es là điện áp nguồn Ở đây, điện áp và dòng điện là các đại lượng dao động điều hòa theo thời gian

Điện áp ở cửa 1 bằng:

e V e

V t

V t

v1  1cos  Re 1  Re 1 

(1.16) Biên độ điện áp tại cửa 1 được coi là biên độ phức và có thể viết như sau:



j

e V

Hình 1.17 Mạng cao tần hai cửa (bốn cực) Đối với một mạch cao tần, việc đo cường độ dòng điện và điện áp đôi khi không quan trọng bằng đo công suất vào và ra Mặt khác, ở tần số siêu cao, việc đo điện áp và dòng điện thường chỉ cho những đại lượng như tỷ số sóng đứng (SWR),

hệ số phản xạ… Tham số dể đo nhất là công suất tới và công suất phản xạ, điều kiện thử lý tưởng là khi mạng 2 cửa được phối hợp tải Người ta định nghĩa các biến

số a1,b1 và a2,b2, trong đó a biểu thị sóng công suất tới và b biểu thị cho sóng công suất phản xạ Mối quan hệ giữa các biến công suất và điện áp, dòng điện là:

1

n n n n n

n

Dấu (*) thể hiện giá trị liên hợp phức Ở đây có thể thấy a n a*n/2là công suất

tới cửa n, còn b n b n*/2là công suất phản xạ tại cửa n

1.5.1 Ma trận tán xạ S

Hệ phương trình tuyến tính mô tả hoạt động của mạng hai cửa như trong hình 1.17 sử dụng sóng công suất là các biến số:

2 22 1 21 2

2 12 1 11 1

a S a S b

a S a S b

12 11 2

1

a

a S S

S S b

b

(1.22)

Hay

     b  S  a

Ma trận S được gọi là ma trận tán xạ của mạng hai cửa

Các tham số tán xạ S mn được xác định như sau:

0 1

1 11

2 



a a

b S

0 2

1 12

1 



a a

b S

0 1

2 21

2 



a a

b S

0 2

2 22

1 



a a

b

Trong đó a n = 0 thể hiện rằng cửa n được phối hợp trở kháng hoàn toàn

(không có phản xạ từ tải)

Các tham số S 11 và S 22 được gọi là hệ số phản xạ, còn S 12 và S 21 được gọi là hệ

số truyền đạt Các tham số tán xạ thường là các số phức nên được biểu diễn dưới dạng biên độ và pha Giá trị biên độ thường được đổi sang đơn vị dB

j mn

mn S e

S  

 dB S dB

S mn  20 log mn m, n = 1; 2 (1.24) Đối với bộ lọc, người ta định nghĩa hai tham số sau:

Trong đó L A là tổn hao xen giữa cửa n và cửa m, L R là tổn hao ngược tại cửa n

Ngoài ra, người ta còn định nghĩa tỷ số sóng đứng về điện áp (Voltage Standing Wave Ratio – VSWR) như sau:

11

mn mn

s VSWR

21

( )

d

d s d







Tham số tán xạ có một số tính chất quan trọng khi phân tích mạng cao tần Đối

với mạng hai cửa tương hỗ S 12 = S 21 Nếu mạng hai cửa là đối xứng, thì ngoài tính

chất tương hỗ, còn có S 11 = S 22 Giả sử mạng hai cửa không có tổn hao, tổng công suất truyền qua và công suất phản xạ trở lại phải bằng tổng công suất tới Định luật bảo toàn năng lượng trong mạng hai cửa không có tổn hao có thể viết như sau:

1.5.3 Ma trận truyền đạt ABCD

Mối quan hệ giữa điện áp và dòng điện ở cửa 1 với điện áp và dòng điện ở cửa

2 của mạng hai cửa trong hình 1.18 được biểu diễn bằng hệ thức sau:

Đối với mạng hai cửa tương hỗ: AD BC  1

Đối với mạng hai cửa đối xứng: AD

Nếu mạng hai cửa không có tổn hao, A và D có giá trị thực còn B và D có giá

trị thuần ảo

Ma trận ABCD đóng vai trò quan trọng trong việc phân tích hệ thống cao tần bao gồm nhiều mạng hai cửa được ghép nối với nhau theo kiểu nối tầng Kiểu ghép nối này thường được sử dụng trong việc phân tích thiết kế mạch lọc, vì hầu hết các kiểu mạch lọc đều được cấu tạo nên từ các thành phần ghép nối tầng với nhau Đầu tiên, ta xét trường hợp đơn giản, cấu trúc nối tầng bao gồm hai mạng hai cửa như trong hình 1.18

Hình 1.18 Mạng hai cửa nối tầng và mạng hai cửa tương đương

Với cấu hình nối ghép như trên, ta có:

cửa có ma trận ABCD bằng tích các ma trận ABCD thành phần Điều này đúng cho

hệ thống bao gồm các mạng hai cửa nối tầng với mọi số lượng

1.6 Kết luận chương

Như vậy có thể thấy, với vai trò là một thành phần không thể thiếu trong các

hệ thống thông tin bằng sóng điện từ, mạch lọc tần số và các lý thuyết phân tích thiết kế mạch lọc đã có một quá trình phát triển lâu dài và tương đối hoàn thiện Tuy nhiên việc nghiên cứu các lý thuyết mới vẫn tiếp tục được thực hiện trong thời gian gần đây dựa trên những phương pháp tính toán cơ bản nhằm tạo ra những cấu trúc lọc kích thước gọn nhẹ và khả năng chọn lọc tần số tối ưu nhất Các lý thuyết này sẽ được trình bày chi tiết hơn trong các chương sau

Chương 2 MỘT SỐ CẤU TRÖC ỨNG DỤNG TRONG THIẾT KẾ BỘ LỌC SIÊU CAO TẦN

2.1 Giới thiệu chương

Chương 2 giới thiệu tổng quan về cấu trúc đường truyền vi dải, kĩ thuật khắc DGS, khắc DMS và SRR Giới thiệu một số ứng dụng của kỹ thuật khắc, các cách thức để tạo ra một bộ lọc siêu cao tần kết hợp Đồng thời cũng trình bày một số cấu trúc lọc, cấu trúc lọc SRR kết hợp với DMS, cấu trúc lọc DMS kết hợp với đường truyền vi dải

2.2 Đường truyền vi dải

2.2.1 Cấu trúc đường truyền vi dải

Đường truyền vi dải được sử dụng nhiều nhất trong môi trường truyền dẫn là các mạch tích hợp siêu cao tần Đường truyền vi dải là cấu trúc mạch in “ cao cấp“, bao gồm một dải dẫn nhiệt bằng đồng hoặc kim loại trên một chất nền cách điện, mặt kia của tấm điện môi cũng được phủ đồng gọi là mặt phẳng đất Ta thấy mặt phẳng đất là mặt phản xạ Do đó đường truyền vi dải có thể được xem là đường truyền gồm hai dây dẫn

Hình 2.1 cấu trúc đường truyền vi dải [3]

Có hai tham số chính là độ rộng dải dẫn điện W và chiều cao tấm điện môi h Một tham số quan trọng khác là hằng số điện môi tương đối của chất nền r Độ dày của dải dẫn điện là t và dẫn suất là  là các tham số kém quan trọng hơn và đôi khi có thể bỏ qua

2.2.2 Cấu trúc trường của đường truyền vi dải