Các loại bộ nhớ RAM NV-RAM SRAM – CMOS Internal lithium battery Control circuitry to monitor Vcc... Sơ đồ khối 2764Chip enable Output enable... Định thời đọc bộ nhớ và
Trang 1CHƯƠNG 4: GHÉP NỐI HỆ THỐNG VI
XỬ LÝ
Phạm Thế Duy ptduy@yahoo.com
Trang 2GHÉP NỐI HỆ THỐNG VI XỬ LÝ
Giới thiệu về bộ nhớ.
Ghép nối vi xử lý với bộ nhớ
Trang 3Các thuật ngữ về bộ nhớ
Dung lượng
Kbit, Mbit, Gbit
Tổ chức bộ nhớ
Các đường địa chỉ - Address lines
Các đường dữ liệu - Data lines
Tốc độ/ Định thời: Speed / Timing
Thời gian truy cập - Access time
Khả năng ghi dữ liệu - Write ability
RAM
Trang 4Các loại bộ nhớ ROM
Trang 5Các loại bộ nhớ RAM
NV-RAM
SRAM – CMOS
Internal lithium battery
Control circuitry to monitor Vcc
Trang 6Các vi mạch nhớ - Memory Chip
CS1 OE WE
Trang 7Sơ đồ khối 6264
Trang 8Bảng mô tả hoạt động của 6264
Trang 9Vi mạch nhớ ROM 2764
Trang 10Sơ đồ khối 2764
Chip enable Output enable
Trang 11Các chế độ hoạt động
Trang 12Lập trình cho 2764
Sau khi xoá bằng đèn tia cực tím UV-EPROM):
Tất cả các bit trong M2764A có mức 1.
Chỉ có một cách duy nhất biến bit 0 thành 1 là bằng đèn tia cực tím (ultraviolet light erasure)
Chế độ lập trình được chọn khi:
VPP cấp 12.5V
E và P có mức thấp TTL
Cấp dữ liệu tới các chân dữ liệu, địa chỉ tới các chân địa chỉ và cấp xung lập trình.
Trang 13Các chân tín hiệu của 8088
DT / R
IO / M
RD WR ALE INTA
MN / MX READY CLK RESET TEST HLDA HOLD NMI
INTR
Trang 14Các chân nguồn và GND
Vcc – chân 40
Gnd – chân 1 và 20
Trang 15Các chân địa chỉ - Address Pins
AD0 AD7
A8 A15
A19/S6, A18/S5, A17/S4, A16/S3
Trang 16Các chân dữ liệu - Data Pins
AD0 AD7
Trang 17Các chân điều khiển -
Control Pins
MN/MX’ (input)
Cho phép chọn chế đ9o65 hoạt động của CPU
MIN mode: cấu hình tối thiểu không có đồng xử lý
MAX mode – có đồng xử lý toán học
CPU kế thúc trạng thái hoạt động hiện hành
Cần giữ mức cao trong ít nhất 4 chu kỳ clock
Trang 18Các chân điều khiển -
Trang 19Các chân điều khiển ngắt -
Trang 20Các chân điều khiển bộ nhớ và vào ra Memory/IO Control Pins
DEN’ (output)
Data Enable – cho phép dữ liệu
Tác động mức thấp khi CPU truy cập dữ liệu bên ngoài
DT/R’ (output)
Data Transmit/Receive –Truyền nhận dữ liệu
Khi tác động mức cao, chiều truyền dữ liệu từ vi xử lý tới bộ nhớ/vào ra.
Khi tác động mức thấp, CPU đọc dữ liệu từ bộ nhớ hoặc vào ra.
IO/M’ (output)
Input Output/Memory
Khi truy cập I/O CPU tác động tín hiệu này mức cao
Khi truy cập bộ nhớ CPU tác động tín hiệu này mức thấp
Trang 21Các tín hiệu điều khiển bộ nhớ
Address Latch Enable – cho phép cài địa chỉ
CPU cung cấp tín hiệu này mức cao để cài các dữ liệu qua các bộ cài.
Khi ở mức cao các đường AD0 AD7, A19/S6, A18/ S5, A17/S4, A16/S3 là các tín hiệu địa chỉ.
Trang 22Tín hiệu xung đồng hồ - Clock Signal
Cung cấp để CPU định thời các hoạt động và đồng bộ các tín hiệu của chúng.
Cần cấp vào xung vuông có tần số không đổi và tốt nhất có 2/3 chu kỳ nhiệm vụ.
Trang 238086 Signals
Trang 24ASYNC AEN2 RDY2 AEN1 RDY1 CSYNC EF1 F/C
X2 X1 RES
READY CLK
PCLK
OSC RESET
DT / R
IO / M RD WR ALE INTA
MN / MX READY CLK RESET TEST HLDA
HOLD NMI
Trang 25WR ALE
Trang 26WR ALE
Trang 27Minimum Mode
MEMORY
D7 - D0
A7 - A0 A15 - A8 A19 - A16
WR ALE
Trang 28Định thời đọc bộ nhớ và vào ra của CPU 8088
Processor Timing Diagram of 8088 (Minimum Mode) for Memory or I/O Read
ALE
T1 CLOCK
if I/O ACCESS this is HIGH, if MEMORY ACCESS this is LOW
Trang 29Will the circuit be able to perform memory read?
;assume that initially the values
;of the registers are:
;BX = 1234, DS = 9000
MOV AL, [BX]
Trang 30Processor Timing Diagram of 8088 (Minimum Mode)
for Memory or I/O Read
ALE
T1 CLOCK
if I/O ACCESS this is HIGH, if MEMORY ACCESS this is LOW
Trang 31Minimum Mode
MEMORY
D7 - D0
A7 - A0 A15 - A8 A19 - A16
WR ALE
Trang 32D3 - D0 Q3 - Q0
74LS373GND
GND GND
D7 - D0
A7 - A0 A15 - A8 A19 - A16
WR ALE
Trang 33Octal Transparent Latch with 3-State Output
74LS373
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
D0 D1 D2 D3 D4 D5 D6 D7 OE LE
Trang 34Định thời đọc bộ nhớ và vào ra của
CPU 8088
Processor Timing Diagram of 8088 (Minimum Mode) for
Memory or I/O Read
ALE
T1 CLOCK
A19 - A0 from 74LS373
if I/O ACCESS this is HIGH, if MEMORY ACCESS this is LOW
A15 - A8
Trang 35Hệ thống sẽ hoạt động như tế nào khi
đọc boộ nhớ
Will the circuit be able to perform
memory read?
;Giả sử các giá trị của các thanh ghi là:
;BX = 1234, DS = 9000
MOV AL, [BX]
Trang 36Định thời đọc bộ nhớ với các bộ
A19 - A0 from 74LS373
if I/O ACCESS this is HIGH, if MEMORY ACCESS this is LOW
A15 - A8
Trang 37Chế độ MIN - Minimum Mode
LE 74LS373
D7 - D4 Q7 - Q4
OE LE
D3 - D0 Q3 - Q0
74LS373
GND
GND GND
D7 - D0
A7 - A0 A15 - A8 A19 - A16
RD WR
WR ALE
Dữ liệu sẽ được đọc ghi như thế nào?
Trang 38Chế độ MIN - Minimum Mode
D7 - D0 A7 - A0 B7 - B0
E
A7 - A0 A15 - A8 A19 - A16
RD
WR
Trang 39Định thời đọc bộ nhớ của 8088 trong chế độ MIN (có 74245) Processor Timing Diagram of 8088
(Minimum Mode)
for Memory or I/O Read (with 74245)
ALE
T1 CLOCK
A7 - A0
A15 - A8
Trang 40D7 - D0 A7 - A0 B7 - B0
E DIR 74LS245
A7 - A0 A15 - A8 A19 - A16
RD
WR
Trang 41D7 - D0 A7 - A0 B7 - B0
E DIR 74LS245
A7 - A0 A15 - A8 A19 - A16
RD
WR
Trang 42Minimum Mode
B nh MEMORY
D7 - D0 A7 - A0 B7 - B0
E DIR 74LS245
A7 - A0 A15 - A8 A19 - A16
MEMR
MEMW
Trang 43Minimum Mode
B nh MEMORY
Simplified Drawing of
Trang 44Simplified Drawing of
Trang 45Định vị bộ nhớ trong không gian địa chỉ 1MB What are the memory locations of a 1MB (2 20
AAAA 1111 5432
AAAA 1198
10 00
AAAA 7654
AAAA 3210
00000 0000 0000 0000 0000 0000
FFFFF 1111 1111 1111 1111 1111
Ví dụ: 34FD0
0011 0100 1111 1101 0000
Trang 46Giao tiếp bộ nhớ 1MB với vi xử lý 8088
Interfacing a 1MB Memory to the 8088
Microprocessor
23 00000
00001
10000 10001 10002 10003 10004 10005 10006 10007 10008
95
: :
45 98 27 39 42 88 07 F4 8A
: :
20020 20021 20022 20023
FFFFD FFFFE FFFFF
29 12 7D 13
19 25 36
: :
: :
: :
: : A19
A0 :
D7
D0 :
RD
WR
A19
A0 :
D7
D0 :
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
CS
Trang 47Thay vì giao tiếp với bộ nhớ 1MB, điều
gì sẽ xảy ra nếu sử dụng bộ nhớ
512KB Instead of Interfacing 1MB, what will
happen if you interface a 512KB
Memory?
A18
A0 :
D7
D0 :
MEMR MEMW XXXX
BP
ES DS SS
CX BX AX
XXXX XXXX
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
23 00000
00001 95
: : 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
: :
: :
: :
A18
A0 :
D7
D0 :
RD WR
CS A19
Trang 48Bộ nhớ 512KB sẽ được định vị như thế nào?
What are the memory locations of a 512KB
AAAA 1198
10 00
AAAA 7654
AAAA 3210
00000 0 000 0000 0000 0000 0000
7FFFF 0 111 1111 1111 1111 1111
Trang 49Giao tiếp một bộ nhớ 512KB với vi xử lý 8088
A18
A0 :
D7
D0 :
MEMR MEMW XXXX
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
23 00000
00001 95
: :
20020 20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
: :
: :
: :
A18
A0 :
D7
D0 :
RD WR
CS A19 Chúng ta làm gì với A19?
Trang 50Điều gì xảy ra khi đọc địa chỉ vật lý A0023?
A18
A0 :
D7
D0 :
MEMR MEMW XXXX
XXXX A000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
23 00000
00001 95
: :
20020 20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
: :
: :
: :
A18
A0 :
D7
D0 :
RD WR
CS A19
Trang 51Điều gì xảy ra khi đọc địa chỉ vật lý A0023?
AAAA 1198
10 00
AAAA 7654
AAAA 3210
A0023 1 010 0000 0000 0010 0011
A19 không được nối tới bộ nhớ vì vậy nếu 8088 đưa ra logic 1 hay không bộ nhớ đều không nhận được
Trang 52Điều gì xảy ra khi đọc địa chỉ vật lý 20023?
AAAA 1198
10 00
AAAA 7654
AAAA 3210
20023 0 010 0000 0000 0010 0011
Với bộ nhớ địa chỉ 20023H cũng không khác gì địa chỉ A0023H
Trang 53Giao tiếp hai bộ nhớ 512KB với vi xử
lý 8088
A18
A0 :
D7
D0 :
MEMR MEMW
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
A19
23 00000
00001 95
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
D7
D0 :
RD WR CS
97 00000
00001 D4
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
A3 92 45 33
2C 98 12
D7
D0 :
RD WR CS
Trang 54Giao tiếp hai bộ nhớ 512KB với vi xử
lý 8088
Xảy ra: Tranh chấp BUS Hai bộ nhớ
sẽ cùng cung cấp dữ liệu ra D7-D0 tại cùng một thời điểm khi vi xử lý
thực hiện chu kỳ đọc bộ nhớ Nếu hai dữ liệu này khác mức logic sẽ
gây hư hỏng BUS.
Giải pháp: Sử dụng A19 làm “bộ
chọn” Nếu A19=1 bộ nhớ phía trên sẽ được chọn và ngược lại.
Trang 55Giao tiếp hai bộ nhớ 512KB với vi xử
lý 8088
A18 A0 :
D7 D0 :
MEMR MEMW
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
A19
23 00000
00001 95
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
:
:
:
A18 A0 :
D7 D0 :
RD WR CS
97 00000
00001 D4
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
A3 92 45 33
2C 98 12
:
:
:
A18 A0 :
D7 D0 :
RD WR CS
Trang 56Vị trí của hai bộ nhớ trong vùng địa chỉ 1MB
A19 to
A0
(HEX)
AAAA 1111 9876
AAAA 1111 5432
AAAA 1198
10 00
AAAA 7654
AAAA 3210
00000 0000 0000 0000 0000 0000
7FFFF 0111 1111 1111 1111 1111
80000 1000 0000 0000 0000 0000
FFFFF 1111 1111 1111 1111 1111
Trang 57A0 :
D7
D0 :
MEMR MEMW
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
A19
23 00000
00001 95
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
D7
D0 :
RD WR CS
97 00000
00001 D4
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
A3 92 45 33
2C 98 12
D7
D0 :
RD WR CS
Giao tiếp hai bộ nhớ 512KB với vi xử
lý 8088
Khi P cấp một địa chỉ nằm giữa khoảng 0000 tới 7FFFF, bộ nhớ
này sẽ được chọn.
Khi P cấp một địa chỉ nằm giữa khoảng
80000 tới FFFFF, bộ nhớ này sẽ được chọn.
Trang 58Giao tiếp hai bộ nhớ 512KB với vi xử
lý 8088
A18
A0 :
D7
D0 :
MEMR MEMW
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
A19
23 00000
00001 95
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
D7
D0 :
RD WR CS
97 00000
00001 D4
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
A3 92 45 33
2C 98 12
D7
D0 :
RD WR CS
Trang 59Giao tiếp hai bộ nhớ 512KB với vi xử
lý 8088
A18
A0 :
D7
D0 :
MEMR MEMW
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
A19
23 00000
00001 95
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
D7
D0 :
RD WR CS
97 00000
00001 D4
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
A3 92 45 33
2C 98 12
D7
D0 :
RD WR CS
A18
A0 :
D7
D0 :
RD WR A19
Trang 60A0 :
D7
D0 :
MEMR MEMW
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
A19
23 00000
00001 95
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
D7
D0 :
RD WR CS
97 00000
00001 D4
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
A3 92 45 33
2C 98 12
D7
D0 :
RD WR CS
Điều gì sẽ xảy ra khi bỏ bộ nhớ phía dưới?
Trang 61Điều gì sẽ xảy ra khi bỏ bộ nhớ phía dưới?
A18
A0 :
D7
D0 :
MEMR MEMW
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
A19
23 00000
00001 95
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
D7
D0 :
RD WR CS
When the P outputs
an address between
80000 to FFFFF, this memory is
selected
Khi P cấp địa chỉ
trong khoảng từ
00000 tới 7FFFF, không có bộ nhớ nào được chọn.
!
Trang 62Giải mã đủ và giải mã thiếu
Giải mã đủ
Khi sử dụng tất cả các đường địa chỉ của CPU kết nối để chọn bộ nhớ và vào ra
Giải mã thiếu.
Khi một hoặc nhiều đường địa chỉ của CPU
không được sử dụng.
Khi giải mã thiếu một ô nhớ có thể có nhiều địa chỉ.
Trang 63Giải mã đủ
A18
A0 :
D7
D0 :
MEMR MEMW
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
A19
23 00000
00001 95
: 20020
20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
D7
D0 :
RD WR CS
Trang 64Giải mã đủ
A19 to
A0
(HEX)
AAAA 1111 9876
AAAA 1111 5432
AAAA 1198
10 00
AAAA 7654
AAAA 3210
80000 1000 0000 0000 0000 0000
FFFFF 1111 1111 1111 1111 1111
A19 cần phải bằng 1 để bộ nhớ được chọn
Trang 65Giải mã đủ
A19 to
A0
(HEX)
AAAA 1111 9876
AAAA 1111 5432
AAAA 1198
10 00
AAAA 7654
AAAA 3210
00000 0000 0000 0000 0000 0000
7FFFF 0111 1111 1111 1111 1111
Do đó nếu VXL cấp các địa chỉ từ
00000 tới 7FFFF, thì A19 có logic “0”, bộ nhớ sẽ không được chọn.
Trang 66Giải mã thiếu
A18
A0 :
D7
D0 :
MEMR MEMW XXXX
XXXX 2000
0000 0023 3F1C
FCA1
SP
DX
XXXX CS
SI
XXXX
XXXX IP
XXXX DI
23 00000
00001 95
: :
20020 20021 20022 20023
7FFFD 7FFFE 7FFFF
29 12 7D 13
19 25 36
: :
: :
: :
A18
A0 :
D7
D0 :
RD WR
CS A19
Trang 67Giải mã thiếu
A19 to
A0
(HEX)
AAAA 1111 9876
AAAA 1111 5432
AAAA 1198
10 00
AAAA 7654
AAAA 3210
Trang 68Giải mã thiếu
A19 to
A0
(HEX)
AAAA 1111 9876
AAAA 1111 5432
AAAA 1198
10 00
AAAA 7654
AAAA 3210
Trang 69Giải mã thiếu
A19 to
A0
(HEX)
AAAA 1111 9876
AAAA 1111 5432
AAAA 1198
10 00
AAAA 7654
AAAA 3210
Trang 70Giao tiếp với hai bộ nhớ 512KB
8088 Minimum Mode
A18 A0 :
D7 D0 :
MEMR MEMW
A19
512KB
#2
A18 A0 :
D7 D0 :
RD WR CS
512KB
#1
A18 A0 :
D7 D0 :
RD WR CS
Trang 71Giao tiếp với 1 bộ nhớ 512KB
8088 Minimum Mode
A18 A0 :
D7 D0 :
MEMR MEMW
A19
512KB
A18 A0 :
D7 D0 :
RD WR CS
Trang 72Giao tiếp với 1 bộ nhớ 512KB (version 2)
8088 Minimum Mode
A18 A0 :
D7 D0 :
MEMR MEMW
A19
512KB
A18 A0 :
D7 D0 :
RD WR CS
Trang 73Giao tiếp với 1 bộ nhớ 512KB (version 3)
8088 Minimum Mode
A18 A0 :
D7 D0 :
MEMR MEMW
A19
512KB
A18 A0 :
D7 D0 :
RD WR CS
Trang 74Giao tiếp với 04 bộ nhớ
256 KB
8088 Minimum Mode
A17 A0
:
D7 D0
:
MEMR MEMW
A18
256KB
#3
A17 A0
:
D7 D0
:
RD WR CS A19
256KB
#2
A17 A0
:
D7 D0
:
RD WR CS
256KB
#1
A17 A0
:
D7 D0
:
RD WR CS
256KB
#4
A17 A0
:
D7 D0
:
RD WR CS
Trang 75Giao tiếp với 04 bộ nhớ
256 KB
8088 Minimum Mode
A17 A0
:
D7 D0
:
MEMR MEMW
A18
256KB
#3
A17 A0
:
D7 D0
:
RD WR CS A19
256KB
#2
A17 A0
:
D7 D0
:
RD WR CS
256KB
#1
A17 A0
:
D7 D0
:
RD WR CS
256KB
#4
A17 A0
:
D7 D0
:
RD WR CS
Trang 76Bản đồ định vị trí cho các chip nhớ
A19 to
A0
(HEX)
AAAA 1111 9876
AAAA 1111 5432
AAAA 1198
10 00
AAAA 7654
AAAA 3210
0000 1111
0000 1111
0000 1111
0000 1111
0000 1111
0000 1111
0000 1111
Trang 77Giao tiếp với 04 bộ nhớ
256 KB
8088 Minimum Mode
A17 A0
:
D7 D0
:
MEMR MEMW
A18
256KB
#3
A17 A0
:
D7 D0
:
RD WR CS A19
256KB
#2
A17 A0
:
D7 D0
:
RD WR CS
256KB
#1
A17 A0
:
D7 D0
:
RD WR CS
256KB
#4
A17 A0
:
D7 D0
:
RD WR CS
Trang 78Giao tiếp với 04 bộ nhớ
256 KB
8088 Minimum Mode
A17 A0
:
D7 D0
:
MEMR MEMW
A18
256KB
#3
A17 A0
:
D7 D0
:
RD WR CS A19
256KB
#2
A17 A0
:
D7 D0
:
RD WR CS
256KB
#1
A17 A0
:
D7 D0
:
RD WR CS
256KB
#4
A17 A0
:
D7 D0
:
RD WR CS
Trang 79Giao tiếp với 04 bộ nhớ
256 KB
8088 Minimum Mode
A17 A0
:
D7 D0
:
MEMR MEMW
A18
256KB
#3
A17 A0
:
D7 D0
:
RD WR CS A19
256KB
#2
A17 A0
:
D7 D0
:
RD WR CS
256KB
#1
A17 A0
:
D7 D0
:
RD WR CS
256KB
#4
A17 A0
:
D7 D0
:
RD WR CS
I1 I0 O3
O2
O1
O0
Trang 80Giao tiếp với các
bộ nhớ 8KB
8088 Minimum Mode
A12 A0
:
D7 D0
:
MEMR MEMW
A13 A14
8KB
#2
A12 A0
:
D7 D0
:
RD WR CS
8KB
#1
A12 A0
:
D7 D0
:
RD WR CS
8KB
#?
A12 A0
:
D7 D0
:
RD WR CS A15
A16 A17 A18 A19
: :
Trang 818088 Minimum Mode
A12 A0
:
D7 D0
:
MEMR MEMW
A13 A14
8KB
#2
A12 A0
:
D7 D0
:
RD WR CS
8KB
#1
A12 A0
:
D7 D0
:
RD WR CS
8KB
#128
A12 A0
:
D7 D0
:
RD WR CS A15
A16 A17 A18 A19
: :
Giao tiếp với
128 bộ nhớ 8KB
Trang 828088 Minimum Mode
A12 A0
:
D7 D0
:
MEMR MEMW
A13 A14
8KB
#2
A12 A0
:
D7 D0
:
RD WR CS
8KB
#1
A12 A0
:
D7 D0
:
RD WR CS
8KB
#128
A12 A0
:
D7 D0
:
RD WR CS A15
A16 A17 A18 A19
: :
Giao tiếp với
128 bộ nhớ 8KB
Trang 83Bản đồ bộ nhớ
A19
to A0
(HEX)
AAAA 1111 9876
AAAA 1111 5432
AAAA 1198
10 00
AAAA 7654
AAAA 3210
-
-