Bài giảng Kiến trúc máy tính (Computer Architecture): Chương 3 - Nguyễn Kim Khánh

Chương 3 - Hệ thống máy tính. Những nội dung chính được trình bày trong chương này gồm có: Các thành phần cơ bản của máy tính, hoạt động cơ bản của máy tính, bus máy tính. Mời các bạn cùng tham khảo để biết thêm các nội dung chi tiết.

Trang 2

Nội dung học phần

Chương 1 Giới thiệu chung

Chương 2 Cơ bản về logic số

Chương 9 Các kiến trúc song song

cuu duong than cong com

Trang 3

3.1 Các thành phần cơ bản của máy tính

3.2 Hoạt động cơ bản của máy tính

3.3 Bus máy tính

Nội dung của chương 3

Trang 4

3.1 Các thành phần cơ bản của máy tính

với bên ngoài

n Bus hệ thống ( System bus)

Trang 5

n Chức năng:

n xử lý dữ liệu

bộ nhớ chính

1 Bộ xử lý trung tâm (CPU)

Trang 6

Các thành phần cơ bản của CPU

n Đơn vị điều khiển

n Control Unit (CU)

tin phục vụ cho hoạt động của CPU

Đơn vị điều khiển

Trang 7

2 Bộ nhớ máy tính

nhị phân)

chính

Các thiết bị lưu trữ

Trang 8

Bộ nhớ chính (Main memory)

chương trình đang được thực hiện

được đánh địa chỉ (thường đánh địa chỉ cho từng byte nhớ)

thay đổi, song địa chỉ vật lý của ngăn nhớ luôn cố định

0110 0010 11 1110

Trang 9

Bộ nhớ đệm (Cache memory)

CPU và bộ nhớ chính nhằm tăng tốc độ CPU truy cập bộ nhớ

Trang 10

Thiết bị lưu trữ (Storage Devices)

Trang 11

3 Hệ thống vào-ra

thông tin giữa máy tính

với thế giới bên ngoài

n Các mô-đun vào-ra (IO modules)

Mô-đun vào-ra

Thiết bị vào-ra

Bus

hệ thống

Thiết bị vào-ra

Mô-đun vào-ra

Trang 12

Các thiết bị vào-ra

n Còn được gọi là thiết bị ngoại vi (Peripherals)

và bên ngoài máy tính

n Các loại thiết bị vào-ra:

Trang 13

Mô-đun vào-ra

máy tính

vào-ra (I/O Port)

định

liệu với máy tính thông qua các cổng vào-ra

cần phải biết địa chỉ của cổng vào-ra tương ứng

Trang 14

3.2 Hoạt động cơ bản của máy tính

Trang 15

1 Thực hiện chương trình

Trang 17

Minh họa quá trình nhận lệnh

CPU

lệnh i+2 lệnh i+1 lệnh i lệnh lệnh

302

304 303 302 301

300 PC

IR

Trước khi nhận lệnh i

CPU

lệnh i+2 lệnh i+1 lệnh i lệnh lệnh

303

304 303 302 301

300 PC

lệnh i IR

Sau khi nhận lệnh i

Trang 18

Thực hiện lệnh

phát tín hiệu điều khiển thực hiện thao tác mà lệnh yêu cầu

hoặc CPU với mô-đun vào-ra

toán logic với các dữ liệu

nhánh hoặc nhảy đến vị trí khác

Trang 19

2 Ngắt (Interrupt)

n Khái niệm chung về ngắt: Ngắt là cơ chế cho

phép CPU tạm dừng chương trình đang thực hiện để chuyển sang thực hiện một chương trình con có sẵn trong bộ nhớ

n Chương trình con xử lý ngắt (Interrupt handlers)

Trang 20

Hoạt động với ngắt từ bên ngoài

tra tín hiệu ngắt

của chương trình hiện tại

bị ngắt)

con xử lý ngắt tương ứng

Trang 21

Chương trình con

xử lý ngắt lệnh

Trang 22

Xử lý với nhiều tín hiệu yêu cầu ngắt

(a) Sequential interrupt processing

User program handler X Interrupt

Interrupt handler Y

tiếp theo vẫn đang đợi và được kiểm tra sau khi ngắt hiện tại được xử lý xong

Trang 23

Xử lý với nhiều tín hiệu yêu cầu ngắt (tiếp)

ngắt có mức ưu tiên cao hơn

(a) Sequential interrupt processing

(b) Nested interrupt processing

User program handler X Interrupt

Trang 24

3 Hoạt động vào-ra

dữ liệu giữa mô-đun vào-ra với bên trong máy tính.

lệnh vào-ra trong chương trình

vào-ra trao đổi dữ liệu trực tiếp với bộ nhớ chính (DMA - Direct Memory Access) cuu duong than cong com

Trang 25

1 Luồng thông tin trong máy tính

Trang 26

Trang 27

Kết nối mô-đun nhớ (tiếp)

Trang 28

Kết nối mô-đun vào-ra

địa chỉ

tín hiệu điều khiển đọc tín hiệu điều khiển ghi

Các tín hiệu điều khiển thiết bị

Các tín hiệu điều khiển ngắt

dữ liệu từ bên trong

dữ liệu ra bên ngoài

Mô-đun vào-ra

Trang 29

Kết nối mô-đun vào-ra (tiếp)

n Phát các tín hiệu điều khiển đến thiết bị vào-ra

Trang 31

Kết nối CPU (tiếp)

mô-đun vào-ra

hoặc mô-đun vào-ra

và các mô-đun vào-ra

n Nhận các tín hiệu ngắtcuu duong than cong com

Trang 32

n Bus: tập hợp các đường kết nối để vận chuyển thông tin giữa các mô-đun của máy tính với

nhau

n Các bus chức năng:

n Độ rộng bus: là số đường dây của bus có thể

truyền các bit thông tin đồng thời (chỉ dùng cho bus địa chỉ và bus dữ liệu)

2 Cấu trúc bus cơ bản

Trang 33

Sơ đồ cấu trúc bus cơ bản

bus điều khiển

bus địa chỉ

bus dữ liệu

Trang 34

Bus địa chỉ

ngăn nhớ hay cổng vào-ra

(gọi là không gian địa chỉ)

n Ví dụ:

chính được đánh địa chỉ cho từng byte

Trang 36

Bus điều khiển

n Các loại tín hiệu điều khiển:

Trang 37

Một số tín hiệu điều khiển điển hình

n Memory Read (MEMR): Tín hiệu điều khiển đọc dữ

liệu từ một ngăn nhớ có địa chỉ xác định đưa lên bus

dữ liệu.

n Memory Write (MEMW): Tín hiệu điều khiển ghi dữ

liệu có sẵn trên bus dữ liệu đến một ngăn nhớ có địa chỉ xác định.

n I/O Read (IOR): Tín hiệu điều khiển đọc dữ liệu từ một

cổng vào-ra có địa chỉ xác định đưa lên bus dữ liệu.

n I/O Write (IOW): Tín hiệu điều khiển ghi dữ liệu có sẵn

trên bus dữ liệu ra một cổng có địa chỉ xác định.

Trang 38

Một số tín hiệu điều khiển điển hình (tiếp)

n Interrupt Request (INTR): Tín hiệu từ bộ điều khiển

vào-ra gửi đến yêu cầu ngắt CPU để trao đổi vào-ra Tín hiệu INTR có thể bị che.

n Interrupt Acknowledge (INTA): Tín hiệu phát ra từ

CPU báo cho bộ điều khiển vào-ra biết CPU chấp nhận ngắt để trao đổi vào-ra.

n Non Maskable Interrupt (NMI): tín hiệu ngắt không

che được gửi đến ngắt CPU.

n Reset: Tín hiệu từ bên ngoài gửi đến CPU và các

Trang 39

Một số tín hiệu điều khiển điển hình (tiếp)

n Bus Request (BRQ) : Tín hiệu từ mô-đun vào-ra gửi

đến yêu cầu CPU chuyển nhượng quyền sử dụng bus.

n Bus Grant (BGT): Tín hiệu phát ra từ CPU chấp nhận

chuyển nhượng quyền sử dụng bus cho mô-đun ra.

vào-n Lock/ Unlock: Tín hiệu cấm/cho-phép xin chuyển

nhượng bus.

Trang 40

3 Phân cấp bus

chung

tại một thời điểm à độ trễ lớn

nhanh nhất trong hệ thống

mô-đun khác nhau và có tốc độ khác nhau

Trang 41

Local I/O controller

Expansion bus interface

Expansion bus interface FAX

Cache/

bridge Processor Local bus

Video LAN System bus

Trang 42

• Switch: The switch manages multiple PCIe streams.

• PCIe endpoint: An I/O device or controller that implements PCIe, such as

a Gigabit Ethernet switch, a graphics or video controller, disk interface, or a communications controller.

• Legacy endpoint: Legacy endpoint category is intended for existing designs

that have been migrated to PCI Express, and it allows legacy behaviors such

as use of I/O space and locked transactions PCI Express endpoints are not permitted to require the use of I/O space at runtime and must not use locked transactions By distinguishing these categories, it is possible for a system designer to restrict or eliminate legacy behaviors that have negative impacts

on system performance and robustness.

• PCIe/PCI bridge: Allows older PCI devices to be connected to PCIe-based

PCIe

PCIe PCIe

PCIe

PCIe–PCI Bridge

Memory

Legacy endpoint

PCIe endpoint

Switch

Figure 3.24 Typical Configuration Using PCIe

94 CHAPTER 3 / A TOP-LEVEL VIEW OF COMPUTER FUNCTION

that enables data to move throughout the network Direct QPI connections can be

established between each pair of core processors If core A in Figure 3.20 needs to

access the memory controller in core D, it sends its request through either cores B

or C, which must in turn forward that request on to the memory controller in core D

Similarly, larger systems with eight or more processors can be built using processors

with three links and routing traffic through intermediate processors.

In addition, QPI is used to connect to an I/O module, called an I/O hub (IOH)

The IOH acts as a switch directing traffic to and from I/O devices Typically in newer

systems, the link from the IOH to the I/O device controller uses an interconnect

technology called PCI Express (PCIe), described later in this chapter The IOH

trans-lates between the QPI protocols and formats and the PCIe protocols and formats A

core also links to a main memory module (typically the memory uses dynamic access

random memory (DRAM) technology) using a dedicated memory bus.

following layers (Figure 3.21):

• Physical: Consists of the actual wires carrying the signals, as well as circuitry

Core A I/O Hub

I/O Hub

Core B

Core C

Core D

Figure 3.20 Multicore Configuration Using QPI

Trang 43

Một số bus điển hình trong máy tính

bus vào-ra đa năng

tốc độ cao

Bus kết nối với ổ đĩa cứng hoặc ổ đĩa CD/DVD

Trang 44

Ví dụ bus trong máy tính Intel

11.6” (29.46cm)

Support for the Intel® 4th Generation Core™ i7, Intel Core i5 processor in the LGA 1150 package : Features Intel® Turbo Boost Technology, Intel®

Hyper-Threading Technology for exceptional performance and scalability, and 8 MB Shared Intel® Smart Cache, Intel® H87 Express Chipset: Features Intel® Smart

Four DIMM slots: Support DDR3 1600/1333 MHz

Four Super-Speed USB 3.0 ports : (2 external, 2 via internal header), and Ten Hi-Speed USB

One PCI Express 3.0* x16 graphics connector Two PCI Express 2.0* x1, One PCI Express 2.0*

x4 and Three PCI Slots: Flexibility to support PCI Express and legacy PCI devices

6 SATA 6.0Gb/s ports (1 port via mSATA connector)

Intel® Rapid Storage Technology: Performance and reliability with support for RAID 0, 1, 5, 10, and Intel® Rapid

Intel® Smart Response and Intel® Rapid Start Technologies: Provides SSD like performance with HDD

Audio (7.1): Enables high-quality integrated audio that rivals the performance of high-end discrete solutions

DisplayPort* + HDMI*+DVI-I ports: Supports triple independent display and allows

Intel® Gigabit Ethernet LAN: Features onboard 10 /100 /1000 Mb /s Ethernet 100% Solid state capacitors

ATX (9.6¨ × 11.6¨) Form Factor: ATX board supports more fully featured tower designs

Lead-free: Meets all worldwide regulatory

10

5 6

Trang 45

Hết chương 3

Định dạng
Số trang	45
Dung lượng	2,64 MB