Báo cáo đồ án: Bộ chuyển đổi ADC

I. Gi?i thi?u chung 1.Lý thuy?t chung Ngày nay các hệ xử lý tín hiệu số yêu cầu tín hiệu tương tự phải được chuyển đổi thành tín hiệu số qua bộ biến đổi Tương tự Số (Analog to Digital Converter ADC). Tín hiệu số được truyền đi, hoặc được đưa vào máy tính xử lý ... Kết quả cuối cùng dạng số cần phải chuyển đổi trở lại tín hiệu tương tự qua bộ biến đổi Số – Tương tự (Digital to Analog Converter DAC) để hiển thị cho ta quan sát. Quá trình đó biểu diễn mô hình của một hệ xử lý số (Digital Processing UnitSystem). Hệ xử lý số có đầu vào và đầu ra là tín hiệu tương tự được mô tả trên hình sau: Điện áp đầu vào có thể thay đổi liên tục từ 0v?? đến 6V. Bộ biến đổi tương tự số ADC chuyển thông tin tương tự thành thông tin số ở đầu vào. Bộ biến đổi số tương tụ DAC chuyển thông tin số thành thông tin tương tự ở đầu ra. 2.Bộ biến đổi DAC 2.1. Bộ biến đổi số tương tự (DAC) kiểu mạng điện trở. Nhiệm vụ của bộ biến đổi số tương tự (DAC) là chuyển đổi tín hiệu số thành tín hiệu tương tự. Một tín hiệu nhị phân được dẫn đến các đầu vào của DAC sẽ cho ra một điện áp tương ứng ở đầu ra. Hình sau mô tả chức năng của DAC và bảng chân lý kèm theo. Số liệu ghi trên bảng này chỉ là một ví dụ cho dễ hiểu. DAC có hai bộ phận chức năng là mạng điện trở và mạch khuếch đại tổng được mô tả trên hình sau. Mạch khuếch đại tổng thường là mạch khuếch đai thuật toán. Mạng điện trở tạo nên các đầu vào ABCD với các trọng số tương ứng 1, 2, 4, 8. Mạch khuếch đại tổng tạo nên điện áp đầu ra phù hợp với bảng chân lý. LSB : Bit có ý nghĩa nhỏ nhất (Least Significant Bit). MSB : Bit có ý nghĩa lớn nhất (Most Significant Bit). DAC nói trên có thể biểu diễn dưới dạng tổng quát bằng mạch logic tương đương cho ở hình trên đây. ở đây A, B, C, D là các khoá, chúng có thể là loại cơ khí nhưng chúng có thể là khoá bán dẫn (FET). Tổng dòng điện vào cửa đảo () bằng : Theo lý thuyết của mạch khuếch đại thuật toán, ta có phương trình: 2.2. Bộ biến đổi sốtương tự kiểu bậc thang(Ladder). Bộ DAC trình bày trên đây không thuận tiện trong thực tế vì phải chọn nhiều điện trở có giá trị khác nhau. Bộ DAC kiểu bậc thang chỉ yêu cầu chọn hai loại điện trở với loại nọ có giá trị gấp đôi loại kia. Do đó, bộ biến đổi số tương tự loại này còn có tên gọi là DAC kiểu bậc thang R 2R. Hỡnh sau là so d? m?ch ADC 4 bit.Cỏc di?n tr? 2R (phớa trỏi m?ng di?n tr?du?c n?i v?i V khi khúa dúng (logic “1”) và nụi v?i d?t khi khúa ng?t (logic “0”). Điện áp đầu ra được tính theo công thức sau đây : Khoá đóng ứng với mức logic 1 Khoá ngắt ứng với mức logic 0 2.3.Các chỉ tiêu kĩ thuật chủ yếu của bộ biến đổi DAC

Converter - ADC) Tín hiệu số đợc truyền đi, hoặc đợc đa vào máy

tính xử lý Kết quả cuối cùng dạng số cần phải chuyển đổi trở lại tín

hiệu tơng tự qua bộ biến đổi Số – Tơng tự (Digital to Analog Converter - DAC) để hiển thị cho ta quan sát Quá trình đó biểu diễn mô hình của một "hệ xử lý số" (Digital Processing Unit/System) Hệ xử lý số có

đầu vào và đầu ra là tín hiệu tơng tự đợc mô tả trên hình sau:

Điện áp đầu vào có thể thay đổi liên tục từ 0v đến 6V Bộ biến đổi tơng

tự / số ADC chuyển thông tin tơng tự thành thông tin số ở đầu vào

Bộ biến đổi số / tơng tụ DAC chuyển thông tin số thành thông tin tơng tự ở

đầu ra

2.Bộ biến đổi DAC

2.1 Bộ biến đổi số / tơng tự (DAC) kiểu mạng điện trở

Nhiệm vụ của bộ biến đổi số/ tơng tự (DAC) là chuyển đổi tín hiệu số thành tín hiệu tơng tự Một tín hiệu nhị phân đợc dẫn đến các đầu vào của DAC sẽ cho ra một điện áp tơng ứng ở đầu ra Hình sau mô tả chức năng của DAC và bảng chân lý kèm theo Số liệu ghi trên bảng này chỉ là một ví dụ cho dễ hiểu

DAC có hai bộ phận chức năng là mạng điện trở và mạch

"khuếch đại tổng" đợc mô tả trên hình sau Mạch khuếch đại tổng th-ờng là mạch khuếch đai thuật toán Mạng điện trở tạo nên các đầu vào ABCD với các trọng số tơng ứng 1, 2, 4, 8 Mạch khuếch đại tổng tạo nên

điện áp đầu ra phù hợp với bảng chân lý

LSB : Bit có ý nghĩa nhỏ nhất (Least Significant Bit)

MSB : Bit có ý nghĩa lớn nhất (Most Significant Bit)

DAC nói trên có thể biểu diễn dới dạng tổng quát bằng mạch logic tơng đơng cho ở hình trên đây ở đây A, B, C, D là các khoá, chúng có thể là loại cơ khí nhng chúng có thể là khoá bán dẫn (FET)

Tổng dòng điện vào cửa đảo (-) bằng :

Theo lý thuyết của mạch khuếch đại thuật toán, ta có phơng trình:

2.2 Bộ biến đổi số/tơng tự kiểu bậc thang(Ladder)

Bộ DAC trình bày trên đây không thuận tiện trong thực tế vì phải chọn nhiều điện trở có giá trị khác nhau Bộ DAC kiểu bậc thang chỉ yêu cầu chọn hai loại điện trở với loại nọ có giá trị gấp đôi loại kia Do đó, bộ biến đổi số / tơng tự loại này còn có tên gọi là "DAC kiểu bậc thang R - 2R" Hỡnh sau là sơ đồ mạch ADC 4 bit.Cỏc điện trở 2R (phớa trỏi mạng điện trởđược nối với V khi khúa đúng (logic “1”) và nụi với đất khi khúa ngắt (logic “0”)

Điện áp đầu ra đợc tính theo công thức sau đây :

Khoá đóng ứng với mức logic "1"

Khoá ngắt ứng với mức logic "0"

2.3.Các chỉ tiêu kĩ thuật chủ yếu của bộ biến đổi DAC

1) Độ phân giải

Độ phân giải là tỉ số giữa giá trị cực tiểu đối với giá trị cực đại của điện áp

đầu ra, về trị số tơng ứng tỉ số giá trị cực tiểu đối với giá trị cực đại của tín hiệu đầu vào

VD bộ DAC 10 bit, độ phân giả là: 1/210-1=1/1023=0.001

2) Độ tuyến tính

Độ tuyến tính của DAC biểu thị bằng sai số phi tuyến, là số % của giá trị lệch cực đại khỏi đặc tuyến vào-ra lí tởng so với giá trị đầu ra

3) Thời gian xác lập dòng, áp đầu ra:

Thời gian xác lập ra là thời gian từ khi tín hiệu số đợc đa vào đến khi dòng hoặc áp đầu ra đã ổn định

4) Các mức loogic cao, thấp và điện trở, điện dung của đàu vào.

5) Dải động, điện trở, điện dung đầu ra

6) Hệ số nhiệt độ

7) Công suất tiờu hao.

3 Bộ chuyển đổi tơng tự số (ADC)

3.1.Nguyên tắc hoạt động:

Hình vẽ trên mô tả chức năng của ADC 4 bit

Mạch điện bố trí bên trong của bộ ADC khá phức tạp Dới đây chỉ là một ví dụ sơ đồ logic của bộ ADC này bao gồm một DAC, một mạch đếm modun 16, một cửa và, một mạch so sánh điện áp

Mạch so sánh thực hiện việc so sánh điện áp ở đầu vào A và điện áp ở đầu vào B Nếu điện áp lối vào A lớn hơn điện áp lối vào B (A > B) thì mức logic

đầu ra X của Comparator là cao (A > B, X = 1) Ngợc lại thì mức logic đầu ra thấp (A < B, X = 0)

Giả sử điện áp vào V bộ ADC là 1,5V và mạch đếm đã đợc xoá trớc khi hoạt

động Trải qua 5 chu trình, bộ ADC biến đổi điện áp tơng tự đầu vào 1,5V thành đầu ra nhị phân 0100 theo đúng bảng chân lý Quá trình diễn ra nh sau:

Việc phân tích nh trên để dễ hiểu về sự hoạt động của một bộ ADC Quá trình xảy ra rất nhanh tuỳ theo tần số của xung nhịp CK Tần số này có thể trên 1 MHz Có nhiều kiểu ADC đã đợc sử dụng Kiểu nói trên là

"kiểu đếm bậc thang" Có loại ADC trong đó không dùng mạch đếm

mà dùng mạch phát bậc thang Loại này gọi là kiểu "bậc thang" Loại có tốc độ biến đổi rất nhanh gọi là "kiểu gần đúng liên tiếp"

3.2 Thông số đặc trng

Hình vẽ sau giúp ta hiểu rõ ý nghĩa của một số thông số

Điện áp (hay dũng) biến đổi theo bậc (step) , mỗi bậc tơng ứng với một lợng tăng điện áp gọi là lợng tăng 1 LSB Danh từ này bắt nguồn từ chỗ điện áp thay đổi ngay từ bit có ý nghĩa nhỏ nhất Chất lợng của một bộ biến đổi đợc

đánh giá bằng độ phân giải Độ phân giải tính bằng tỷ số lợng tăng 1 LSB với giá trị cực đại của đại lợng tơng tự Ví dụ trong bộ DAC 4 bit mà ta đa ra ví

dụ ở trên độ phân giải bằng :

Sự thay đổi nhịp nhàng (hay đơn điệu) của một bộ biến đổi là rất cần thiết, nhất là bộ DAC (hình a phần trên) Hình b là không nhịp nhàng bởi vì có đoạn mà điện áp không tăng đúng 1 LSB khi số nhị phân thay đổi So với đờng chuẩn (chấm chấm), sai số gặp phải là +1/2 LSB và

tiếp theo đó là  1/2 LSB Sai số cho phép là phải nhỏ hơn 1/2 LSBcho toàn thang đo

Thời gian thiết lập ts của ADC là thời gian cần thiết để điện áp đầu

ra đạt đợc giá trị ổn định trong phạm vi sai số LSB (ts cỡ ns->us)

Có rất nhiều loại DAC và ADC với phạm vi ứng dụng khác nhau Do vậy, khi dùng DAC hoặc ADC ta phải biết đầy đủ các đặc trng và khả năng ứng dụng của chúng

3.3 Một số kiểu mạch ADC

3.3.1 Mạch đổi dựng điện thế tham chiếu nấc thang

Một cỏch đơn giản để tạo điện thế tham chiếu cú dạng nấc thang là dựng một mạch DAC mà số nhị phõn vào được lấy từ mạch đếm lờn (H 8.8) Khi cú xung bắt đầu FlipFlop và mạch đếm được đặt về 0 nờn ngó ra Q của FF lờn 1, mở cổng AND cho xung C K vào mạch đếm Ngó ra mạch đếm tăng dần theo dạng nấc thang (VDAC ), đõy chớnh là điện thế

tham chiếu, khi Vr cũn nhỏ hơn v a, ngó ra mạch so sỏnh cũn ở mức thấp và

Q vẫn tiếp tục ở mức cao, nhưng khi Vr vựa vượt v a ngó ra mạch so sỏnh

lờn cao khiến Q xuống thấp, đúng cổng AND khụng cho xung C K qua và mạch đếm ngưng Đồng thời ngó ra Q lờn cao bỏo kết thỳc sự chuyển đổi Số đếm ở mạch đếm chớnh là số nhị phõn tương ứng với điện thế vào

Mạch đổi này cú tốc độ chậm Một cỏch cải tiến là thay mạch đếm lờn bởi một mạch đếm lờn/xuống (H 8.9) Nếu ngó ra mạch so sỏnh cho thấy Vr nhỏ

hơn v a, mạch Logic sẽ điều khiển đếm lờn và ngược lai thỡ mạch sẽ đếm xuống Nếu v a khụng đổi Vr sẽ dao động quanh trị v a với hai trị số khỏc

nhau 1 LSB

3.3.2 Mạch đổi lấy gần đúng kế tiếp (sucessive approximation converter)

Mạch đổi lấy gần đúng kế tiếp dùng cách tạo điện thế tham chiếu một cách có hiệu quả hơn khiến việc chuyển đổi ra mã số n bit chỉ tốn n chu kỳ xung CK Mạch này bao gồm: một mạch so sánh, một mạch ghi dịch đặc biệt (SAR) và một mạch DAC (H 8.11)

Mạch SAR (H 8.11) là mạch ghi dịch có kết hợp điều khiển Logic Mạch gồm 6 FF D mắc thành chuỗi, ngã ra FF cuối (F) hồi tiếp về FF đầu (A) , khối điều khiển gồm 4 cổng AND và 4 FF RS có ngã vào tác động mức cao, các ngã ra Q của các FF RS được đưa vào mạch DAC để tạo điện thế tương tự Vr (dùng so sánh với điện thế ra từ mạch lấy mẫu và giữ

v a), đồng thới đây cũng là mã số ra khi sự biến đổi đã kết thúc

Vận hành: Lúc có xung bắt đầu, mạch SAR được đặt về 0

Ngã ra DAC được làm lệch 1/2 LSB để tạo đặc tính chuyển đổi như đã nói trong phần trước, kế đó SAR đưa bit MSB lên cao (bằng cách preset FF A), các bit khác bằng 0, số này được đưa vào mạch DAC để tạo điện thế tham

chiếu Vr để so sánh với v a Tùy theo kết quả so sánh, nếu Vr > v

a thì ngã ra mạch so sánh ở mức cao khiến SAR bỏ đi bit MSB khi có xung

C K kế tiếp xuất hiện, còn nếu Vr < va thì ngã ra mạch so sánh ở

mức thấp, khiến SAR giữ bit MSB lại (FF RS 4 giữ nguyên trạng thái) đồng thời đưa bit có nghĩa kế tiếp lên cao (do FF 3 được set từ giá trị 1

ở ngã ra FF B, trị 1 này được chuyển từ FF A sang) Mạch so sánh tiếp tục làm việc và kết quả sẽ được quyết định theo cùng cách thức như đối với bit

MSB Tiếp tục như vậy cho đến bit cuối cùng của SAR, lúc đó v a gần Vr

nhất và ta được kết quả chuyển đổi trong thời gian tối đa là n chu kỳ xung đồng hồ Mạch chuyển đổi chấm dứt khi ngã ra FF F lên mức cao cho phép

mở các đệm để cho mã số ra

dốc lên (thường là mạch tích phân)

Xung băt đầu đặt mạch đếm n bit về 0 v khà kh ởi động mạch tạo dốc lên

để tạo Vr, từ một trị hơi âm, khi Vr cắt trục 0 ngã ra mạch so sánh 2 lên cao

mở cổng AND cho xung CK v o mà kh ạch đếm Khi đường dốc đạt trị số bằng trị tương tự cần biến đổi ngã ra mạch so sánh 1 lên cao đưa ngã ra Q của

FF xuống thấp, cổng AND đóng v kà kh ết thúc sự chuyển đổi Số đếm được ở mạch đếm tỷ lệ với điện thế tương tự v o Mà kh ạch có khuyết điểm l à kh độ dốc của Vr tùy thuộc thông số RC của mạch tích phân nên không chính xác

3.3.4 Mạch đổi song song (parallel hay flash conversion)

Đây là mạch đổi có tốc độ chuyển đổi rất nhanh, có thể đạt vài triệu lần trong một giây, áp dụng vào việc chuyển đổi tín hiệu hình trong kỹ thuật video Thí dụ để có mạch đổi 3 bit, người ta dùng 7 mạch so sánh ở ngã vào và một mạch mã hóa ưu tiên để tạo mã số nhị phân ở ngã ra (H 8.17)

- Khi v a < Vr /10, các ngã ra mạch so sánh đều lên cao khiến mã số

ra là 000

- Khi Vr /10 < av < 2Vr /10, ngã ra mạch so sánh 1 xuống thấp

khiến mã số ra là 001

- Khi 2Vr /10 < av < 3Vr /10, ngã ra mạch so sánh 2 xuống thấp

khiến mã số ra là 010

Cứ như thế, ta thấy mã số ra tỷ lệ với điện thế tương tự vào

Bộ chuyển đổi AD 8 bit này dùng phương pháp chuyển đổi xấp xỉ tiếp Bộ chọn kênh có thể truy xuất bất kềnh nào trong các ngõ vào tương tự một cánh độc lập.

Thiết bị này loại trừ khả năng cần thiết điều chỉnh điểm 0 bên ngoài và khả năng điều chỉnh tỉ số làm tròn ADC 0809 dễ dàng giao tiếp với các bộ vi xử lý.

* Sơ đồ chân ADC 0809:

* Ý nghĩa các chân: IN0 đến IN7 : 8 ngõ vào tương tự A, B, C : giải mã chọn một trong 8 ngõ vào 2 -1 đến 2 -8 : ngõ ra song song 8 bit ALE : cho phép chốt địa chỉ; OE: output enable START : xung bắt đầu chuyển đổi; EOC: end of conversion CLK : xung đồng hồ REF (+) : điện thế tham chiếu (+) REF (-) : điện thế tham chiếu (-) VCC : nguồn cung cấp * Các đặc điểm củaADC 0809: Độ phân giải 8 bit Tổng sai số chưa chỉnh định  ½ LSB;  1 LSB Thời gian chuyển đổi: 100s ở tần số 640 kHz Nguồn cung cấp + 5V Điện áp ngõ vào 0 – 5V ADC0809 28 15

1 14

IN2 IN1 IN0 A B C ALE 2 -1 2 -2 2 -3 2 -4 2 -8 REF 2 -6

START

IN3 IN4 IN5 IN6 IN7 EOC 2 -5 OE CLK VCC REF GND 2 -7

Tần số xung clock 10kHz – 1280 kHz

Nhiệt độ hoạt động - 40 o C đến 85 o C

Dễ dàng giao tiếp với vi xử lý hoặc dùng riêng

Không cần điều chỉnh zero hoặc đầy thang

 Nguyên lý hoạt động:

ADC 0809 có 8 ngõ vào tương tự, 8 ngõ ra 8 bit có thể chọn 1 trong 8 ngõ vào tương tự để chuyển đổi sang số 8 bit.

Các ngõ vào được chọn bằng cách giải mã Chọn 1 trong 8 ngõ vào tương tự được thực hiện nhờ 3 chân ADDA , ADDB , ADDC như bảng trạng thái sau:

A B C Ngõ vào được chọn 0

0 0 0 1 1

0 0 1 1 0 0

0 1 0 1 0 1

IN0 IN1 IN2 IN3 IN4 IN5

của xung start, ngõ ra EOC sẽ xuống mức thấp sau khoảng 8 xung clock (tính từ cạnh xuống của xung start) Lúc này bit cơ trọng số lớn nhất (MSB) được đặt lên mức 1, tất cả các bit còn lại ở mức 0, đồng thời tạo ra điện thế có giá trị Vref/2, điện thế này được so sánh với điện thế vào in.

+ Nếu Vin > Vref/2 thì bit MSB vẫn ở mức 1.

+ Nếu Vin < Vref/2 thì bit MSB vẫn ở mức 0.

Tương tự như vậy bit kế tiếp MSB được đặt lên 1 và tạo ra điện thế có giá trị Vref/4 và cũng so sánh với điện áp ngõ vào Vin Quá trình cứ tiếp tục như vậy cho đến khi xác định được bit cuối cùng Khi đó chân EOC lên mức 1 báo cho biết đã kết thúc chuyển đổi.

Trong suốt quá trình chuyển đổi chân OE được đặt ở mức 1, muốn đọc dữ liệu

ra chân OE xuống mức 0.

Trong suốt quá trình chuyển đổi nếu có 1 xung start tác động thì ADC sẽ ngưng chuyển đổi.

Mã ra N cho một ngõ vào tùy ý là một số nguyên.

) ( ) (

)

.(

256













ref ref

ref IN

V V

V V N

Trong đó Vin : điện áp ngõ vào hệ so sánh.

Vref(+): điện áp tại chân REF(+).

Vref(-): điện áp tại chân REF(-).

Nếu chọn Vref(-) = 0 thì N = 256.

) (

ref

in V V

Vref(+) = Vcc = 5V thì đầy thang là 256.

- Giá trị bước nhỏ nhất

1 LSB = 285 1

 = 0,0196 V/byte

Vậy với 256 bước Vin = 5V.

Aùp vào lớn nhất của ADC 0809 là 5V.

II.Sơ Đồ Mạch

1 Mạch mô phỏng hoạt động của ADC:

3.Sơ Đồ Mạch In