Giáo trình phân tích quy trình nghiên cứu phần mềm ứng dụng lập trình chăm sóc cây trồng p6

Tham khảo tài liệu ''giáo trình phân tích quy trình nghiên cứu phần mềm ứng dụng lập trình chăm sóc cây trồng p6'', khoa học tự nhiên, nông - lâm phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

5 Đầu ra logic cung cấp dòng 25mA với điện trở treo cao hoặc thấp bên trong

5 Thay đổi dược ngắt trên từng chân

5 Đầu ra tương tự có thể cung cấp dòng tới 40mA

5 Đường ra đa chức năng có từ 6 đến 44 tuỳ thuộc vào từng loại chip

5) Xung nhịp của chip có thể lập trình được

5 Bộ tạo dao động 24/48 MHz bên trong( Độ chính xác là 2,5%)

5 Có thể lựa chọn bộ dao động ngoài lên tới 24MHz

5 Bộ tạo dao động thạch anh 32,768 kHz bên trong

5 Bộ tạo dao động tốc độ thấp bên trong sử dụng cho Watchdog và Sleep

6) Ngoại vi được thiết lập sẵn

5 Bộ định thời Watch dog và sleep phục vụ chế độ an toàn và chế độ nghỉ

5 Module truyền thông I2C Master và I2C Slave tốc độ lên tới 400kHz

5 Module phát hiện điện áp thấp được cấu hình bởi người sử dụng

7) Công cụ phát triển

5 Phần mềm phát triển miễn phí (PSoCCTM Designer)

5 Bộ lập trình và bộ mô phỏng với đầy đủ tính năng

5 Mô phỏng ở tốc độ cao

3.3 Tìm hiểu cấu trúc phần cứng chip PSoC

A Cấu trúc vi xử lý

1.Bộ xử lý trung tâm - CPU

Trong chip PSoC bộ xử lý trung tâm CPU được gọi với tên là M8C Bộ

xử lý này kiểm soát các thanh ghi nội tại, không gian địa chỉ tập lệnh cũng như các chế độ địa chỉ Các họ chíp của PSoC dựa trên bộ vi xử lý mạnh mẽ 8 bit với cấu trúc Harvard (Cấu trúc Harvard là cấu trúc mà bus dữ liệu, bus địa chỉ và tín hiệu điều khiển của bộ nhớ chương trình và bộ nhớ dữ liệu độc lập

với nhau) Nó có 5 thanh ghi điều khiển hoạt động chính của CPU Những thanh ghi này bị tác động bởi những lệnh khác nhau Người sử dụng không thể truy cập trực tiếp vào các thanh ghi này thông qua không gian bộ nhớ các thanh ghi Các thanh ghi của CPU được cho trong bảng sau:

Bộ đếm chương trình là một thanh ghi16 bit (CPU_PC), nó cho phép người lập trình truy cập trực tiếp vào toàn bộ không gian bộ nhớ chương trình trên chíp (16 Kbytes đối với thành viên lớn nhất) Đây là một không gian nhớ liên tục và không cần phải tạo thành trang (no paging)

- Thanh ghi chứa (Accumulator) là một thanh ghi đa mục đích, nó thường

được sử dụng để lưu giữ kết quả của bất cứ một lệnh nào sử dụng chế độ địa chỉ nguồn

- Thanh ghi chỉ số được dùng để lưu giữ giá trị Offset (độ lệch) trong chế

độ địa chỉ chỉ số Tiêu biểu là nó được dùng để địa chỉ một khối dữ liệu bên trong không gian nhớ dữ liệu

- Thanh ghi Con trỏ Stack (Stack Pointer) lưu giữ địa chỉ của đỉnh Stack trong không gian nhớ dữ liệu Nó bị tác động bởi những lệnh như PUSH, POP, LCALL, RETI và RET Nói chung là tất cả những lệnh có liên quan đến stack của phần mềm Nó cũng có thể bị ảnh hưởng bởi lệnh SWAP và lệnh ADD

- Thanh ghi cờ (Flags) có ba bit trạng thái, bit cờ không - Zero Flag bit[1]; bit cờ nhớ - Carry Flag bit[2]; bit Supervisory State[3] Bit cho phép ngắt toàn cục- Global Interrupt enable bit[0] được dùng để cho phép hoặc

cấm toàn bộ các ngắt Các cờ trên bị ảnh hưởng bởi những lệnh toán học, những lệnh logic

2.Ngắt và bộ điều khiển ngắt

Bộ điều khiển ngắt cho phép một đoạn mã của người lập trình được thực hiện mỗi khi có một ngắt sinh ra từ các khối chức năng trong chip PSoC Mỗi một khối số có một ngắt riêng và mỗi một cột khối tương tự cũng có một ngắt riêng Mỗi một ngắt cho nguồn cấp, chế độ ngủ, xung nhịp thay đổi, và một ngắt toàn cục cho các chân vào ra đa chức năng

Bảng 4-20: Các thanh ghi của bộ điều khiển ngắt

Bộ điều khiển ngắt cùng với những thanh ghi của nó cho phép các ngắt

có thể bị vô hiệu hóa đồng thời hoặc độc lập với nhau Các thanh ghi cung cấp một cách thức để người sử dụng có thể xóa tất cả những ngắt đang chờ và thông báo ngắt, hoặc có thể xóa một cách độc lập hay riêng biệt thông báo ngắt và ngắt chờ Một kỹ thuật phần mềm được cung cấp để cho phép người lập trình thiết lập ngắt một cách riêng biệt Thiết lập một ngắt bằng kỹ thuật này rất mạnh mẽ và hữu ích cho việc phát triển mã nguồn, khi mà nó không có

đủ hệ thống phần cứng hoàn chỉnh để sinh ra một ngắt thực

Bảng 4-21 : Bảng vector ngắt của CY8C27xxx

3 Các cổng vào ra đa chức năng

Cổng vào ra đa chức năng cung cấp cho CPU một giao diện với bên ngoài Chúng đòi hỏi một số lượng lớn thanh ghi cấu hình để hỗ trợ cho nhiều chế

độ hoạt động vào / ra bao gồm cả số và tương tự

Bảng 4-22: Các thanh ghi vào ra đa chức năng

Chú ý: kí tự “x” sau dấu phẩy trong trường địa chỉ có nghĩa là các cổng vào ra đều có riêng biệt các thanh ghi trên Mỗi một cổng thì các thanh ghi sẽ

có một địa chỉ riêng Nhưng để dễ hiểu thì ta chỉ xét chung cho trường hợp tổng quát Các cổng vào ra đa chức năng đều có độ rộng là 8 bit/ 1 cổng Mỗi một cổng vào/ra bao gồm 8 khối GPIO giống hệt nhau Mỗi một khối GPIO

đều được kết nối với bit có số thứ tự tương ứng trong địa chỉ và thanh ghi Bởi vậy, những thanh ghi trong bảng các thanh ghi trên thực sự chỉ dành cho một cổng (bao gồm 8 khối GPIO) Trong đó thì vị trí của bit sẽ chỉ rõ là khối GPIO nào trong 8 khối được điều khiển với cổng vào ra Mỗi một khối GPIO có thể

được sử dụng cho những kiểu vào ra sau:

- Vào ra số (Vào ra số điều khiển bởi phần mềm)

- Vào ra toàn cục (Vào ra cho các khối PSoC số)

- Vào ra tương tự (Vào ra cho các khối PSoC tương tự) mỗi một chân vào

ra đều có vài chế độ hoạt động cũng như là khả năng tạo ngắt Trong khi tất cả các chân đều được nối đường vào ra số thì một vài chân lại không được kết nối với chức năng vào ra của khối tương tự hoặc bus toàn cục

* Vào ra số:

Một trong những chức năng hoạt động cơ bản của cổng vào ra đa chức năng là cho phép CPU gửi thông tin ra ngoài chip và lấy thông tin từ bên ngoài vào Điều này được thực hiện nhờ thanh ghi dữ liệu cổng (Port Data Register PRTxDR) Việc viết dữ liệu vào thanh ghi PRTxDR sẽ lưu lại trạng thái dữ liệu, mỗi bit cho một chân GPIO Trong chế độ thường (standard non-bypass) thì mỗi chân GPIO sẽ lặp lại bit dữ liệu đó Nghĩa là khi ta viết một giá trị vào trong thanh ghi dữ liệu PRTxDR thì ở đầu ra của cổng tương ứng sẽ có giá trị giống như trong thanh ghi dữ liệu Điện áp thực ở chân ra phụ thuộc vào chế

độ hoạt động của chân và tải bên ngoài được nối vào chân đó (Xem cấu trúc của 1 chân vào ra để hiểu rõ thêm) CPU có thể đọc giá trị của một cổng bằng cách đọc giá trị của thanh ghi PRTxDR Khi CPU đọc giá trị của PRTxDR thì giá trị điện áp hiện thời của chân vào ra sẽ được chuyển đổi sang giá trị logic

và được trả về cho CPU Hoạt động này sẽ đọc giá trị điện áp của chân vào ra chứ không phải là đọc về giá trị chốt của thanh ghi PRTxDR

* Vào ra toàn cục (Global IO) Các cổng vào ra đa chức năng cũng được nối liền với các khối số thông qua các vào ra toàn cục Tính năng vào ra toàn

cục của mỗi cổng được mặc định ở trạng thái tắt Để sử dụng tính năng này thì

có 2 thông số cần phải được thay đổi Thứ nhất để cấu hình cho một chân GPIO hoạt động như là một đầu vào toàn cục thì bit lựa chọn cổng toàn cục cần phải được set để yêu cầu GPIO sử dụng thanh ghi PRTxGS Thứ hai là chế

độ hoạt động của GPIO cần phải được đưa về trạng thái cao trở Để cấu hình cho một chân GPIO hoạt động như là một đầu ra toàn cục thì bit lựa chọn cổng toàn cục cần phải được set lần nữa Nhưng trong trường hợp này thì chế

độ hoạt động của GPIO là bất kì trừ chế độ cao trở

*Vào ra tương tự: Tín hiệu tương tự có thể được truyền dẫn giữa CPU và chân của chíp thông qua chân AOUT của khối Chân này được nối với khối thông qua một điện trở (khoảng 300 ohms) Chân vào ra đa chức năng cần phải đưa về chế độ cao trở trong trường hợp này Các ngắt của khối GPIO Mỗi một khối GPIO đều có thể được cấu hình một cách độc lập cho khả năng ngắt Các khối GPIO được cấu hình cho phép lựa chọn ngắt cho từng chân và cũng có thể lựa chọn kiểu ngắt phù hợp Nghĩa là các khối có thể sinh ra ngắt khi chân ở mức logic cao, thấp hoặc khi nó thay đổi so với lần đọc trước Các khối đều có một đầu ra ngắt riêng (INTO), nó được nối với các khối GPIO khác bằng một kiểu nối dây loại OR Do tất cả các chân đều được nối với nhau theo kiểu OR để sử dụng chung một hệ thống ngắt GPIO Nên nếu một ngắt GPIO được chia sẻ cho nhiều chân vào ra thì trình phục vụ ngắt của người sử dụng cần phải sử dụng vài kỹ thuật được thiết kế sẵn để quyết định xem là chân nào được chọn là nguồn sinh ngắt Sử dụng một ngắt GPIO yêu cầu những bước sau:

1 Đặt chế độ ngắt cho khối chân GPIO

2 Mở bit ngắt cho khối chân GPIO

3 Mở bit mặt nạ ngắt cho ngắt GPIO

4 Xác nhận bit ngắt toàn cục GIE

Phạm vi khối GPIO, xác nhận đường ra ngắt phụ thuộc duy nhất vào bit

cho phép ngắt và trạng thái của chân quan hệ với sự lựa chọn chế độ ngắt ở cấp độ chip, do trạng thái tự nhiên của cổng nối dây OR, ngắt GPIO không phải là ngắt nhạy theo sườn hay ngắt nhạy theo mức Chúng có thể được lựa chọn là nhạy theo sườn nhưng nhạy theo mức phải được tháo bỏ khỏi đường ra ngắt của cổng nối dây OR Nếu không có ngắt GPIO nào đang xác nhận, thì một ngắt GPIO sẽ được sinh ra bất cứ khi nào bit cho phép ngắt của một chân GPIO được set và chân GPIO chuyển sang cao hoặc thấp một cách thích hợp Một khi điều này xảy ra, đường ra của ngắt INTO sẽ được kéo xuống thấp để xác nhận ngắt GPIO (Giả định rằng các điều kiện sinh ngắt của hệ thống là cho phép, như là cho phép ngắt GPIO toàn cục và cho phép ngắt toàn cục) Lưu ý rằng cho phép ngắt ở chân có thể xác nhận đầu ra ngắt INTO ngay lập tức, nếu như điều kiện chế độ ngắt đã sẵn sàng xuất hiện ở chân Một khi INTO được kéo xuống mức thấp, nó sẽ tiếp tục giữ INTO ở mức thấp cho đến khi một trong các điều kiện sau đây thay đổi:

- Bit cho phép ngắt ở chân được xóa

- Điện áp ở chân chuyển đổi sang trạng thái đối lập

- Trong chế độ thay đổi ngắt, thanh ghi dữ liệu được đọc, do đó thiết lập mức độ ngắt nội tại sang trạng thái đối lập

- Chế độ ngắt bị thay đổi do đó trạng thái hiện thời của chân không sinh ra ngắt Khi một trong các điều kiện trên xảy ra thì đầu ra INTO được giải phóng Tại thời điểm này, các chân khác (hoặc chính chân này) có thể xác nhận đầu ra ngắt của nó, kéo đường chung xuống thấp để xác nhận một ngắt mới Lưu ý rằng nếu một chân đang xác nhận đường ra ngắt INTO và khi đó một chân khác lại xác nhận đầu ra ngắt của nó thì khi chân trước giải phóng

đường ra ngắt của nó mà chân thứ hai đã điều khiển đầu ra ngắt INTO của nó thì sẽ không có sự thay đổi nào được phát hiện ra ở đầu ra ngắt INTO Tức là

sẽ không có ngắt mới nào được xác nhận trên ngắt GPIO Chú ý, sử dụng AND/OR trạng thái của chân GPIO và của bit cho phép ngắt toàn cục để nắm bắt được toàn bộ các ngắt của cổng nối dây OR trong khối GPIO

4 Hệ thống khối PSoC số

Cấu trúc của hệ thống số

Hình 3 - 1: Sơ đồ khối mô tả cấu trúc các khối số trong PSoC

• Những ngoại vi được tạo bởi khối PSoC số

x Các bộ định thời 8,16,24,32-bit với các đặc điểm sau:

Hình 3 - 2: Sơ đồ nguyên lý của bộ định thời

- Độ rộng thanh ghi 8, 16, 24, 32 bit, sử dụng 1,2,3,4 khối PSoC theo thứ tự

- Xung nhịp nguồn lên tới 48 MHz

- Tự động nạp lại chu kỳ khi đếm xong

- Khả năng chụp (capture) tới 24 MHz

- Đầu ra đếm kết thúc có thể được sử dụng như là đầu vào xung nhịp cho các chức năng số và tương tự khác

- Lựa chọn chế độ ngắt khi đếm kết thúc hoặc là khi bộ đếm đạt một giá

trị đặt trước Các Module bộ định thời là những bộ đếm lùi với chu kỳ có thể lập trình được, có khả năng chụp giữ Xung nhịp và các tín hiệu cho phép có thể được lựa chọn từ nguồn ngoài hoặc từ xung nhịp hệ thống Sau khi đã khởi

động, Bộ định thời hoạt động liên tục và tự động tải chu kỳ từ thanh ghi chu

kỳ mỗi khi đếm kết thúc Các sự kiện có thể chụp giữ giá trị đếm hiện thời của Timer bằng cách xác nhận sườn xung của tín hiệu chụp giữ ở đầu vào Trong mỗi chu kỳ, bộ định thời sẽ so sánh giá trị đếm với giá trị so sánh đặt ở trong thanh ghi compare để kiểm tra điều kiện “Less than” hay “Less than or Equal To” Các ngắt có thể được sinh ra dựa trên tín hiệu đếm kết thúc hoặc điều kiện so sánh

x Các bộ đếm 8, 16,24,32 bit với những đặc điểm sau:

- Độ rộng thanh ghi đếm 8,16,24,32 bit, tương ứng chiếm 1,2,3,4 khối PSoC

- Xung nhịp có thể lên tới 48 MHz

- Tự động tải lại chu kỳ khi đếm kết thúc

- Độ rộng xung có thể lập trình được

- Có đầu vào cho phép/không cho phép hoạt động đếm liên tục

Hình 3 - 3: Sơ đồ nguyên lý của bộ đếm

x Bộ điều chế độ rộng xung 8,16 bit với những đặc điểm sau:

- Bộ điều chế độ rộng xung 8 bit hoặc 16 bit sử dụng 1 hoặc 2 khối số

- Nguồn xung nhịp có thể lên tới 48MHz

- Tự động nạp lại giá trị điều chế khi kết thúc một chu kỳ điều chế xung

- Có thể lập trình độ rộng xung

- Mở và khóa ngắt ngay cả khi bộ điều chế đang hoạt động

- Ngắt có thể lựa chọn theo sườn dương của đầu ra hoặc theo giá trị

đếm cuối

- Đầu vào xung nhịp và đầu vào cho phép có thể được lựa chọn từ nhiều nguồn khác nhau

- Đầu ra có thể được nối tới một chân vào ra hoặc được sử dụng nội bộ bên trong chíp PSoC

x Bộ điều chế độ rộng xung 8,16 bit kết hợp với dải an toàn: Chức năng tạo dải an toàn sẽ phát ra tín hiệu trên cả hai đầu ra chính và

đầu ra phụ của khối Chức năng này sinh ra xung nhịp không gối lên nhau Hai pha xung nhịp đó không bao giờ cùng ở mức cao trong cùng một thời

điểm và khoảng thời gian ở giữa hai pha đó được gọi là dải an toàn Độ rộng của dải an toàn được quyết định bởi giá trị đặt trước của thanh ghi Nếu nguồn xung nhịp là một PWM, thì nó sẽ tạo ra hai đầu ra PWM với đầu ra đảm bảo không gối lên nhau Một tín hiệu tích cực trên đầu vào “Kill” sẽ khóa cả hai

đầu ra ngay lập tức

x Bộ tạo dãy CRC phục vụ việc kiểm tra lỗi

- Khả năng tạo dãy từ 2 đến 16 bit

- Đầu vào xung nhịp lên tới 48 MHz

- Có thể lập trình đa thức mẫu

- Đầu vào nối tiếp, đầu ra song song

Hình 3 - 4: Sơ đồ nguyên lý của bộ tạo dãy CRC

x Bộ truyền thông không đồng bộ UART, TX, RX với những đặc điểm:

- Bộ nhận và truyền tín hiệu không đồng bộ

- Định dạng dữ liệu tương thích với định dạng dữ liệu RS-232

- Tỷ số xung đồng bộ lên tới 6 Mbit/s

- Khung dữ liệu bao gồm bit Start, bit chẵn lẻ (lựa chọn) và các bit Stop

- Ngắt khi thanh ghi nhận đầy (lựa chọn) hoặc là khi bộ đệm truyền rỗng

- Phát hiện chẵn lẻ, khung quá tải, khung báo lỗi

- Các chức năng phát và thu ở mức cao

Ngoài ra còn một số ngoại vi số khác của PSoC như: Bộ truyền thông SPI Master, SPI Slave…

5 Hệ thống khối PSoC tương tự

Cấu trúc của hệ thống tương tự