Bài giảng Thiết bị ngoại vi và kỹ thuật ghép nối: Chương 1 - Bùi Quốc Anh

Kiến trúc hệ vi xử lý - máy tính là bài học của chương 1 thuộc bộ Bài giảng Thiết bị ngoại vi và kỹ thuật ghép nối do Bùi Quốc Anh biên soạn hướng đến trình bày các vấn đề cơ bản về kiến trúc thiết bị hệ kinh điển, các hệ nhúng; kiến trúc hệ máy tính Hi Performance - desktop; hoạt động của hệ thống.

Ch.1 Kiến trúc hệ VXL – MT

ƒ Kiến trúc thiết bị hệ kinh điển, các hệ nhúng

ƒ Kiến trúc hệ máy tính ‘Hi Performance’ - desktop

ƒ Hoạt động của hệ thống.

1.1 Kiến trúc Hệ VXL, Máy tính kinh điển – Embedded systems

1.1.1 a Central Sub System – CS:

+ CPU: Central Processing Unit:

• Khái niệm: Là bộ điều khiển trung tâm, thực hiện

công việc được giao đặt trong bộ nhớ chương trình bằng cách thực hiện các phép xử lý lên các biến nhị phân và điều khiển thiết bị ngoại vi

• Công việc bao gồm:

– Tìm lệnh, giải mã lệnh, [tìm toán hạng, xử lý và cất kết

quả],

– In/Out với các port kiểu Interrupt và DMA để điều khiển

thiết bị ngoại vi.

¾Đặc trưng – Specifications:

• Kích thước toán hạng (bit): 4, 8, 12, 16, 32, 64

• Tốc độ xử lý: Mips, clock multiplier,

• Kiến trúc:

– RISC (Reduced Instruction Set Computer)vs CISC (Complex Instruction Set Computer),

– DSP – Digital Signal Processor,

– Micro Controller (All in one)

• Pinning/Signalling (Data/Address - Mux, Control bus,

IRQ, HRQ, RD/WR ),

• Register set,

• Instruction set – Addressing Modes,

• Power: Slow/ sleep/ power down modes

+ Memories (Semiconductor): K/n & ROM:

Khái niệm:

• Lưu thông tin (ch/tr và số liệu) dạng nhị phân,

• Dung lượng lớn (upto 100s Mega bit), tốc độ truy

nhập nhanh (downto ns access time).

– Physically: tính chất vật lý như thế nào?

• ROMs: Mask ROM, PROM, EPROM, EAROM, OTROM, NonVolatile mem,

• Là bộ nhớ chỉ đọc, vẫn lưu thông tin khi mất điện,

• Package : byte

• Access time:100 120ns

• Ghi/nạp nội dung: T/bị chuyên dùng (ROM Burner

Memories (Semiconductor): SRAM

ắ Lưu thông tin tạm thời, không lưu được khi mất điện,

đọc và ghi được, [Read/Write Mem].

ắ Static RAM:

ắ nhanh (80 3 ns),

ắ byte/nibble package,

ắ mật độ byte/chip nhỏ (upto 64/256 KB/ chip),

ắ đắt, tiêu thụ công suất nhiều,

ắ CMOS RAM: chậm và tiêu thụ cực ít, less μW

Vdụ: MC 146818 RealTimeClock-CMOS RAM

ắ Dùng trong các hệ nhỏ, cache memory.

Memories (Semiconductor): DRAM

Dynamic RAM: DRAM:

ƒ Tốc độ/Access time (50-70ns), [10 20ns] Pre-fetched

ƒ Mật độ bit/chip >> (1 Gbit/chip – 1996, Korea),

ƒ bit package => DRAM bank,

ƒ Tiêu thụ công suất nhỏ

ƒ Thông tin chỉ lưu được 10ms => refreshing DRAM với chu kỳ @ 7,5ms => phức tạp.

ƒ Dùng trong các hệ có dung lượng nhớ lớn: máy tính, máy chủ

Memories (Semiconductor): FLASH & Others

Flash memory:

EAROM typed, đọc được, xoá từng bank, ghi lại được từng byte Thông tin lưu được 20 năm, dùng nhiều hiện tại và tương lai: BIOS, diskchip, USB stick Mem

Serial EAROM/FLASH: dùng để lưu configuration, dùng bus I 2 C (Philips) Ví dụ ứng dụng : thẻ vi mạch, TV, Dual [Quad] Ported RAM: Switching Sys., PGA

RAM-DAC: VGA, VoiceChip

PCMCIA

Memories (Semiconductor): Logically:

+ Controllers: [Optional], vi m¹ch, n©ng hiÖu nang

(performance) hÖ thèng, bao gåm:

• Bé ®iÒu khiÓn −u tiªn ng¾t PIC – Priority Interrupt

Controller, Intel 8259A

ƒ Bé ®iÒu khiÓn truy nhËp trùc tiÕp bé nhí DMAC – Direct

memory Access Controller, Intel 8237A.

ƒ Timer: m¹ch t¹o c¸c kho¶ng thêi gian,

PIT-Programmable Interval Timer, Intel 8254.

ƒ M¹ch qu¶n trÞ nhí: MMU- Memory Management Unit,

sau nµy, th−êng ®−îc built on chip víi CPU.

ƒ Bus controller/Arbitor

ƒ

• PCB (Printed Circuit Board)/ Cable (Twisted pairs,

flat ), slot, connector dùng để chuyển thong tin

– Từ các BusMaster (CPU, DMAC, PCI host

Controller) đến SlaveDevices (Mem, Ports) để

chọn/ chỏ từng IO/ Mem location trong từng chu kỳ bus

– n Addr bit ẻ 2 n Mem Locations & 2 m IO Locations, m<n

+ System Bus: K/n & Addr bus

System Bus : Data bus

ƒ Data bus:

ƒ Sè bit (th−êng) phï hîp víi kÝch th−íc ALU

(8/16/32/64 bit)

ƒ ChuyÓn Op-code (m∙ lÖnh) trong chu kú m¸y M1,

- CPU <= Program Memory, trong c¸c bus cycle M1

System Bus : Control/Status bus:

ƒ gåm c¸c tÝn hiÖu – control bus:

ƒ Control/ Response: CPU to Others (MEMR,

MEMW, IOR, IOW, INTA, HLDA, BHE ), from CPU

ƒ Status/Request to CPU: IRQ, HRQ, Ready, to CPU

System Bus: Power Supply:

+5V ±5%, 10 đến 20 Amp, cấp cho các Vi mạch số,

RedWire (3.3V and less)

ƒ Ground, Gnd, 0V, signal reference ground, chassis,

BlackWire.

ƒ +12V ±10%, 1Amp, cấp cho các mạch analog,

motors, RS232, YellowWire.

ƒ -12V ± 10%, 1Amp, (nh− trên), BlueWire.

ƒ - 5 V±5%, 0.5 Amp, analog circuitries, WhiteWire

ƒ Power good: OrangeWire.

ƒ Nguồn thông minh: AXT

1.1.1.b Thiết bị Ngoại vi: Input, Output và dada Storage devices

Data Input Devices:

- Key board/ Key pad, Touch SCR: số phím, công nghệ phím, kiểu dò phím, output code, ghép nối CS

- Mouse, track ball

- Scanner, Camera, Camcoder Optical Mouse, BarCode

reader: Colors, resolution, f, công nghệ CCD - Charge

Couple Device, graphics file bit map - bmp

- Digitizer, nhập graphics file vector - bản đồ

- Light Pen, Joy stick (Games)

- Demodulator (MODEM): Giải điều chế Kiểu điều chế, tốc độ bps, kiểu nén

- Microphone,

Reader: RFID Radio Frequency Identification, Finger print

-Laser/ LED

1.1.1.B T/bÞ Ngo¹i vi: Data Output Devices:

- Displays: KiÓu hiÓn thÞ: Point/ 7Seg/ Text/ Graphics; Mono Chrome/Color (color numbers); Size,

indoor/outdoor, Resolution, Rate of Refreshing

1.1.1.b T/bÞ Ngo¹i vi: Data Output Devices:

- Thermal Transfer Printer, barcode Printer.

- High Speed Text Printer,

-

1.1.1.b T/bÞ Ngo¹i vi: Data Output Devices: Others

1.1.1.b T/bị Ngoại vi: Massive Storages:

- Magnetic devices: FDD, HDD, RAID, Tape backup

drive

- Optical devices: CD [Writer] Drives, Magnetic Optic

disk drive

- Semiconductor devices: FlashChip, PCMCIA Card

- Tốc độ truy nhập cao, dung l−ợng lớn

1.1.1.c Interface:

Lý do cần interface: khác nhau gi−a CS và wide world:

– Mức tín hiệu (dòng, áp, analog ), kiểu biểu diễn tin tức (nhiệt độ, áp suất, level Ù bit)

– Tốc độ làm việc/tốc độ trao đổi số liệu,

– Không đồng bộ

Nên cần có mạch điện tử để thích ứng (Adapting - ports) và ch/tr điều khiển, gồm:

– Thiết bị (Hardware Circuitries - Adaptors): cổng IO:

• Input/Output Ports: (Parallel/Serial): ghep nối với Computerized devices PPP (KB, Printer, Mouse, Scanner, Modem, camera, dùng VXL đa nang)

• Controllers: thực chất là nh−ng hệ VXL chuyên dùng - để ghép nối với nhung thiết bị chuyên dùng FDC, HDC (IDE, EIDE), CRTC (EGA, VGA,

IO buses:

• Expansion bus, IO bus, IO system,

• ISA, EISA, MC, PCI, USB, IEEE 1394,

SSA, IEEE 488

mov ah,9 mov ah,0

mov dx,offset xau int 16h ; BIOS same

int 21h mov ah,1

Case study PC layers

1.1.2 kiÕn tróc m¸y tÝnh hiÖu n¨ng cao

hi performance architecture (server, desktop, laptop)

1.1.2 Hi-Per Architecture: 1.1.2.a Local Buses:

VÝ dô VESA VL-Bus 2.0 [late 1993], Memory [1985].

Also called system/host/processor bus.

ChØ liªn kÕt CPU, MMU (gåm Cache, DRAM, shadowed

ROM ) vµ PCI Host [Bridge],

Ýt, gÇn, unbuffered (direct connected to Processor);

1.1.2 Hi-Per Architecture:1.1.2.b Hi Speed Bus:

- Peripheral Component Interconnect - PCI

- 5/1993, Intel Ver 2.0, Open Standard,

- Local bus, mức trung gian giữa Local và các bus chuẩn

khác (ISA, MC, EISA) thông qua PIC Bridge/Controller.

- Có kiểm tra parity cho Addr và Data

- Auto config uration of all PCI devices, share the same

IRQ Disabling IRQ => cấm toàn bộ PCI devices

- No DMA , device on PCI bus là bus master (Tốt cho việc

dùng MultiTasking OS).

- Burst mode : 32 bit @33MHz > 96 132MBps, tuỳ

thuộc số byte (từ 32 byte đến 4KB) Option 64bit

@33MHz > 264MBps

1.1.2 Hi-Per Architecture: 1.1.2.c Expansion Bus:

- So called: standard buses, expansion bus, slots, IO

bus, IO system, channel bus): ISA, EISA, MC

- MC bus: 32 bit, 10MHz, 20 40MBps, 15 BusMaster, Auto

config, 1987, IBM

- EISA bus: 32 bit, 8,33 MHz, 33MBps, 4 BMs, AutoConfig

(EISA card only), 1989, Compaq

- ISA (Industry Small Architecture), AT bus:

- Spec 8/16 bit (data), 8MHz 11MHz, 5 5 MBps

max, 1 Bus Master, no PnP, 1984, IBM.

- Rất phổ biến , còn tồn tại lâu, Espec @ iPC,

- Hạn chế số IRQs, 4 DRQs,

- Dùng DIP switch/jumper để config

1.2 Hoạt động của hệ thống:

ƒ Opcode fetch and Execute,

ƒ Interrupt,

ƒ DMA - halt &

ƒ Ready (wait state - ws)

1.2 Hoạt động của hệ thống: 1.2.1 Lưu đồ tổng quát:

n

n

n n

y y

y y

y

1.2 Hoạt động của hệ thống: 1.2.2 Reset :

hiện hành, cấm ngắt, DMA CPU đ−ợc khởi tạo

(PC-Program Counter (hoặc CS:IP), Flags và SP ) Các thiết

bị trong hệ cùng đ−ợc reset.

(Sau khi reset, CPU sẽ tim vμ t/h lệnh – với các thủ tục sau)

• POST (Power On Self Test - ch/tr monitor/ BIOS) để kiểm tra mọi thiết bị theo nguyên tắc ghi và đọc lại (Registers, RAM) hoặc đọc và kiểm tra Check Sum (ROM).

• Initializing - khởi tạo: đặt các tham số => configuring.

• [Máy tính - Nạp hệ điều hành ].

1.2.3 DMA: (Xem Ch 3.2.)

1.2.4 Interrupt: (Xem Ch 3.3.)

nghÜa, thùc hiÖn 1 thuËt to¸n.

CPU thùc hiÖn xong 1 lÖnh, gåm: t×m lÖnh, gi¶i m∙

lÖnh, [t×m to¸n h¹ng vμ thùc hiÖn lÖnh (thùc hiÖn c¸c phÐp xö lý hoÆc vμo-ra)].

1.2 Hoạt động của hệ thống: Có 8 CPU’s BusCycles:

• M1, opcode fetching, Addr =>Program mem, -MEMR

• Data mem Reading, Addr=>Data mem, -MEMR

• Data mem Writing, Addr=>Data mem, -MEMW

• Input Port Reading, Addr=> IO space, -IOR

• Out Port Writing, Addr => IO space, -IOW

• Interrupt Acknowledge, -INTA,

• Halt, waiting for Ext Intr hoặc reset

• Bus Idle

Thêm 2 chu kỳ bus của DMAC:

• IOR-MemW DMA bus cycle vμ

1.2 Hoạt động của hệ thống: 1.2.6 Wait State (Ready):

ắ Thường dùng để ghép nối: bộ nhớ, ngoại vi tốc độ

chậm.

ắ Hoạt động Khi BusMaster phát địa chỉ & tín hiệu đọc/ghi (thêm các tín hiệu khác) để thực hiện 1 chu kỳ bus,

MMU/IO port [Controller] chủ động phát ra tín hiệu

Ready=0 (not Ready) để yêu cầu BusMaster gi ữ nguyên trạng thái bus thêm 1 [vài] nhịp clock.

Case Study: IOW bus cycles w/o and w 1 wait state:

1.3 Thiết bị ngoại vi:

• Key organization: matrix

• Key polling:

– Line reversal technique: (Fig 1.5)

– Scan (Fig

PC Key board

1.3.2 Màn hình

Bµi tËp ch−¬ng 1

• T×m hiÓu bus ISA (Ch4), thiÕt kÕ mạch

logic đÓ chÌn c¸c ws cho ISA slot khi CPU đäc/ ghi 1 ®ịa chỉ cổng

• T¹o m¹ch kiÓm tra parity - 74HC280