Quá trình hình thành quy trình thiết kế máy thu phát ký tự 32 bit p1

VIH (min): điện thế vào tối thiểu ở logic 1 cửa CMOS. ICEX: dòng điện sẽ thu phát của transitor ra của TTL. IIH: dòng điện vào mức logic 1 của CMOS. Rx (max): tùy thuộc chủ yếu vào dòng điện nghịch ICEX vì dòng điện 5V ngõ vào của CMOS rất nhỏ. (hình 5). +V Với một cửa CMOS.

không thể thiếu cho những công việc cần thiết đối với con người, đối với những công dân của thế kỷ 21 Chúng ta là những công dân, kỹ sư của những nhà máy, xí nghiệp, thì việc tuân thủ giờ giấc là một yêu cầu nghiêm ngặt

Do đó, cần có hệ thống báo giờ để giúp mọi người nắm bắt được giờ giấc kịp thời mà không ảnh hưởng đến công việc

Có rất nhiều báo giờ đã và đang được lắp đăët, từ những loại thô sơ dến những loại hiện đại Từ những đồng hồ cơ khí, bán cơ khí sau cùng là đồng hồ điện tử Chỉ riêng đồng hồ điện tử cũng có rất nhiều loại Và theo em loại đồng hồ báo thức đơn giản và phổ biến nhất là:”Mạch báo giờ dùng EPROM”

II Muçc đích nghiên cứu

 Ứng dụng những kiến thức đã học vào thực tiễn

 Tìm hiểu sâu hơn những kiến thức đã được học

 Bổ sung những kiến thức còn thiếu

 Để hoàn thành chương trình học

III Giới hạn vấn đề

Do thời gian và kiến thức có hạn nên việc thực hiện đề tài không tránh khỏi những thiếu xót trong việc thiết kế và thi công Em chỉ thực hiện dược các ý tưởng sau: Báo giờ, ngày, thứ và báo chuông theo giờ đặt sẵn Có thể ý tưởng của em không phải là tối ưu nhất Rất mong sự góp ý của thầy cô và các bạn

IV Phân tích công trình liên hệ

Thông qua việc tham khảo đề tài"thiết kế và thi công đồng hồ báo giờ"cuả Vũ Lê Đức Trí và Đoàn Nam Sơn Đề tài này chỉ thiết kế phần báo giờ

A LÝ THUYẾT THIẾT KẾ

Chương I:

CÁC MẠCH CƠ BẢN

I CÁC MẠCH LOGIC

1 Cổng AND

Dùng để thực hiện phép nhân logic

Kí hiệu: Bảng trạng thái

phát ký tự 32 bit

A B Y

0

0

1

1

0

1

0

1

0

0

0

1

Nhận xét: ngõ ra của cổng logic AND chỉ lên mức 1 khi các ngõ vào

là 1

 A,B: ngõ vào tín hiệu logic

 0: mức logic thấp

 1: mức logic cao

 Y: đáp ứng ngõ ra

2 Cổng NOT

Dùng để thực hiện phép đảo

Kí hiệu: Bảng trạng thái

0

1

1

0 Tín hiệu giữa ngõ ra và ngõ vào luôn ngược mức logic nhau

3 Cổng NAND

Dùng thực hiện phép đảo của phép nhân logic

0

0

1

0

1

0

1

1

1

Y

B

A A

B

Y

1 1 0

Nhận xét: Ngõ ra của cổng NAND ở mức logic 1 khi tất cả các đầu

vào là 0

4 Cổng OR

Dùng thực hiện chức năng cộng logic

Kí hiệu: Bảng trạng thái

0

0

1

1

0

1

0

1

0

1

1

1

Nhận xét: Ngõ ra cổng OR ở mức logic 1 khi ngõ vào có ít nhất một

ngõ ở 1

5 Cổng NOR

Dùng thực hiện phép đảo cổng OR

0

0

1

1

0

1

0

1

1

0

0

0

Nhận xét: ngõ ra cổng NOR sẽ ở mức 1 khi tất cả các đầu vào là 0

6 Cổng EX-OR

Dùng tạo ra tín hiệu mức 0 khi các đầu vào cùng trạng thái

0

0

1

0

1

0

0

1

1

B

A

Y

B

A

Y

B A

Y

1 1 0 Tóm lại:

Trên đây người viết giới thiệu 6 loại cồng logic :AND, NOT, NAND,

OR, NOR, EX-OR Nhưng thực tế chỉ cần 4 cổng AND, OR, EX-OR, NOT thì có thể có được các cổng còn lại Hiện nay các cổng logic được tích hợp trong các IC Một số IC thông dụng chứa các cổng thông dụng là:

4 AND 2 ngõ vào: 7408, 4081

4 NAND 2 ngõ vào:7400, 4071

4 NOR 2 ngõ vào: 7402, 4001

4 EX-OR 2 ngõ vào:74136, 4030

II Mạch Flip-Flop

Flip - Flop là các phần tử cơ bản để tạo thành các mạch đếm, các thanh ghi, các bộ nhớ… là phần tử thường có 2 đầu ra và nhiều đầu vào

1 Flip - Flop RS

Flip - Flop RS là loại FF đơn giản nhất chỉ có hai đầu vào điều khiển trực tiếp

Kí hiệu: Bảng chân lý:

S R Q Q\

0 0

0 1

1 0

1 1

Qn Qn\

Không dùng

2 Flip - Flop RST:

Còn được gọi là Flip - Flop nhịp Mạch có các đầu vào điều kiện trực tiếp và các đầu vào đồng bộ cộng với xung nhịp Cp

3 Flip-Flop Chủ tớ (Master - Slave):

Là mgät dạng FF rất phổ biến gồm 2 phần và có 2 khối điều khiển riêng nhưng lại có quan hệ với nhau FF chủ thực hiện chức năng logic cơ

S

R QN Q

bản của hệ Flip-Flop tớ thực hiện chức năng nhớ trạng thái của hệ sau khi hoàn thành việc ghi thông tin

Dưới sự điều khiển của xung clock Cp, việc ghi thông tin vào Flip-Flop chủ tớ được thực hiện qua 4 bước:

 Bước 1: cách ly giữa 2 Flip-Flop chủ và tớ

 Bước 2: ghi thông tin vào Flip-Flop chủ

 Bước 3: cách ly giữa đầu vào và Flip-Flop chủ

 Bước 4: chuyển thông tin từ Flip-Flop chủ đến tớ

4 Flip - Flop JK:

Là một FF vạn năng có nhiều ứng dụng trong kỹ thuật số Trong FF này ngoài 2 đầu vào kích thích trực tiếp Sd và Rd, còn có 2 đầu vào điều khiển đồng bộ JK đầu vào xung clock Cp

0 0

0 1

1 0

1 1

Q 0

0

1

Qn

Về cấu tạo: Flip-Flop JK phức tạp hơn FF RS và FF RST, nhưng

chúng có khả năng hoạt động lớn hơn bởi vì cáclý do sau:

Vẫn điều khiển trực tiếp qua Sd, Rd

Các đầu vào J, K không có đặc tính như S và R Tuy nhiên khi J - K =

1 thì mạch hoạt động như một Flip - Flop T (nghĩa là Q vẫn được xác định trofg khi FF RS, RST thì bị cấm)

Chú ý: khi Flip - Flop nẫy bằng xung clock ta cần chú ý: Flip - Flop

tác động bằng mức điện thế hay bằng cạnh (sườn)

Một số IC chứa Flip - Flop JK:

S J CP K R QN Q

Cp

Q Q\ X2'

X1

 7470: FF JK nẩy bằng cạnh lên, với Preset và xoá, có cửa and ở ngõ vào

 7472: FF JK chủ tớ nẩy ở mức cao với Preset và xoá, có cửa and ở ngõ vào

 7473: FF JK với xoá, nẩy ở mức cao, (74LS73 nẩy ở cạnh xuống)

 74112: hai FF JK với xoá, Preset, nẩy bằng cạnh xuống

 4027: chưá 2FF độc lập, Set, Reset nẩy ở cạnh lên

5 Flip - Flop D:

Kí hiệu: Bảng trạng thái

0

1

0

1

1

0 Đầu ra của Flip-Flop D lặp lại trạng thái đầu vào D ở thời điểm trước đó

Ta có thể chế tạo FF D từ FF JK, RS…

Các IC chứa Flip-Flop D: 7474,74174,74175…

6 Flip - Flop T:

Là Flip-Flop có hai đầu ra Q, Q\ và đầu vào dữ liệu T

0

1

Qn

Qn

Qn

Qn

T = 1: đầu ra nẩq liên tục theo xung clock

T = 0: đầu ra giữ vị trí cũ không đổi

III Mạch đếm

Mở đầu:

Mạch đếm hạch đếm xung là một hệ lôgic dãy được tạo thành từ sự kết hợp của các Flip - Flop Mạch có một đầu vào cho xung đếm và nhiều đầu ra Các đầu ra này thường là các đầu ra Q cho các FF Vì Q chỉ có thể có hai trạng thái là 1 và 0 cho nên sự sắp xếp các đầu ra này cho phép ta biểu

D

CP QN Q

T

Cp

Q

Q

diễn kết quả dưới dạng một số hệ hai có số bit bằng số FF dùng trong mạch đếm

Điều kiện cơ bản để một mạch được gọi là mạch đếm là nó có các trạng thái khác nhau, tối đa của mạch cũng bị giới hạn Số xung tối đa đếm được gọi là dung lượng của mạch đếm

A B C D

Nếu cứ tiếp tục kích thích khi đã tới hạn mạch sẽ trở về trạng thái khởi đầu, tức là mạch có tính chất tuần hoàn

Có nhiều phương pháp kết hợp các Flip-Flop cho nên có rất nhiều loại mạch đếm Tuy nhiên, chúng ta có thể sắp chúng vào ba loại chính là: mạch đếm nhị phân, mạch đếm BCD, và mạch đếm modul M

Mạch đếm nhị phân:

Là loại mạch đếm trong đó có trạng thái của mạch được trình bày dưới dạng số nhị phân Một mạch đếm nhị phân sử dụng n Flip-Flgp sẽ có dung lượng là 2n

Mạch đếm BCD:

Thường dùng 4 FF nhưng chỉ cho mười trạng thái khác nhau để biểu diễn các số hệ 10 từ 0 đến 9

Mạch đếm modul M:

Là mạch đếm có dung lượng là M, với M là số nguyên dương bất kỳ

Vì vậy mạch đếm loại này có rất nhiều dạng khác nhau tuỳ theo sáng kiến của nhà thiết kế nhằm thoả mãn nhu cầu sử dụng

Mạch đếm modul M thường dùng cổng logic với Flip-Flop và các kiểu hồi tiếp đặc biệt để có thể trình bày kết quả dưới dạng số hệ hai tự nhiên hay dưới dạng mã nào đó

Về chức năng của mạch đếm, người ta phân biệt:

Các mạch đếm lên (up counters) hay còn gọi là mạch đếm cộng,

mạch đếm thuận

Các mạch đếm xuống: (down counters) hay còn gọi là mạch đếm trừ,

mạch đếm nghịch

Các mạch đếm lên - xuống (up - down counters) hay còn gọi là mạch

đếm hỗn hợp, mạch đếm thuận nghịch

Xung đếm

Về phương pháp đưa xung clock vào mạch đếm, người ta phân ra:

Phương pháp đồng bộ:

Phương pháp này xung clock được đưa đến các Flip Flop cùng một lúc

Phương pháp không đồng bộ:

Phương pháp này xung clock được đưa đến một FF, rồi các FF còn lại kích thích lẫn nhau

Tốc độ tác động của maçch đếm là tham số quan trọng và được xác định bởi hai tham số khác là:

Tần số cực đại của dãy xung mà bộ đếm có thể đếm được

Khoảng thời gian thiết lập của mạch đếm: tức là khoảng thời gian từ khi đưa xung đếm vào mạch cho tới khi thiết lập xong trạng thái trong bộ đếm tương ứng với khung đầu vào

Các Flip-Flop thường dùng trong mạch đếm là loại RST và JK dưới dạng rời hay tích hợp

Mạch ghi:

Mỗi Flip-Flop có hai trạng thái ổn định (hai trạng thái bền) và ta có thể kích thích Flip-Flop để có được một trong hai trạng thái như ý muốn Sau khi kích thích Flip-Flop sẽ giữ hai trạng thái này cho đến khi nó buộc bị thay đổi Vì có đặc tính như vậy nên ta bảo rằng Flip-Flop là mạch có tính nhớ được hay mạch nhớ

Như vậy, nếu dùng nhiều Flip-Flop ta có thể ghi vào đó một hay nhiều dữ liệu đã được mã hoá dưới dạng một chuỗi các số hệ nhị phân là 0 và 1 Các FF dùng vào công vaệc như thế tạo thành một loại mạch là mạch ghi mà trong nhiều trường hợp còn gọi là thanh ghi (register)

Thông thường các FF không nằm cô lập mà chúng được nối lại với nhau theo một cách nào đó để có thể truyền từng phần dữ liệu cho nhau Dưới hình thức này ta có thanh ghi dịch (shift register)

Thanh ghi dịch là một phần tử quan trọng trong các thiết bị số từ máy

đo cho đến máy tính Ngoài nhiệm vụ ghi nhớ dữ liệu, chúng còn thực hiện một số chức năng khác nhau

Có hai phương pháp đưa dữ liệu vào mạch là: nối tiếp (serial) và song song (parallel) tạo thành các mạch ghi nối tiếp và mạch ghi song song

Thanh ghi được tích hợp trong các IC sau:

 74164  4034 : thanh ghi độc lập 8 bit

 74165  4021 : thanh ghi dòch 8 bit

 74166  4014 : thanh ghi dòch 8 bit

 74194  40194 :thanh ghi dòch 4 bit

 74195  40195 :thanh ghi dòch 4 bit

Chương II:

GIAO TIẾP GIỮA TTL VÀ CMOS

I MỤC ĐÍCH GIAO TIẾP:

Trong khi một ngõ TTL có thể thúc trực tiếp nhiều ngõ TTL, một ngõ

ra CMOS có thể thúc trực tiếp nhiều ngõ CMOS: thì đôi khi ta phải dùng hỗn tạp IC TTL và Cmo8 trong cùng một mạch hay vì hệ thống vì lẽ không có IC cùng loại, lúc đó vấn đề giao tiếp giữa hai loại họ IC được đặt ra mà lý do là điện thế ra, vào và khả năng dòng ra vào của hai mạch logic khác nhau

Sau đây là bảng giá trị dòng điện và điện áp cho việc giao tiếp CMOS và TTL:

II GIAO TIẾP GIỮA TTL VÀ CMOS.

Khi ngõ ra của cửa TTL ở mức cao (logic 1) dòng điện từ Vcc chạy qua transitor tải hay điện trở kéo lên để vào mạch CMOS Dòng điện tải (vào mạch CMOS) phải nhỏ hơn dòng điện nguồn của mạch TTL ở mức logic 1 để không hạ thấp mức điện thế ra của mạch TTL xuống dưới mức điện thế vào ở trạng thái 1 của mạch CMOS Vì dòng điện vào trạng thái 1 của mạch CMOS Chỉ bằng ở 10pA nên không có vấn đề gì Mạch TTL có 3 kiểu mạch ra: điện trở kéo lên, cực thu để hở và kéo đèn tích cực Do đó xét

3 trường hợp:

Điện trở kéo lên: trường hợp mạch ngõ ra có điện trở kéo lên như hình

1 ta có thể mắc trực tiếp vào CMOS

Cực thu để hở: (hình 2): với mạch TTL có ngõ ra kiểu này ta phải mắc thêm điện trở kéo lên để giao tiếp với CMOS Không nên sử dụng hỗn tạp mạch CMOS, TTL làm tải mà chỉ toàn CMOS thôi

Ngõ ra kéo lên tích cực (hình 3) đây là kiểu ra phổ biến nhất của TTL Điện thế ra tối thiểu ở mức cao 2,4 V là dòng điện tải 100 A Khi tải là cuửa CMOS điệ nthế ra ở logic 1 của mạch TTL là:

V0 = Vcc - VBE - VD - RB 10pA

B Điện thế này dưới 4V khiến CMOS không hoạt động đúng nên phải dùng điện trở kéo lên Rx bên ngoài mạch TTL (hình 4)

Cách chọn điện trở kéo lên:

Trị số tối thiểu của điện trở kéo lên Rx cho bởi:

Rx (min) = VDD - VOL (max)

IOL - NIIL

VOL (max): điện thế tối đa ra ở mức logic 0 của TTL

Hình 1 TTL

+V 5V

NPN 1k

Hình 2

+V 5V

CMOS 1k

Io

+V 5V

TTL

CMOS

Hình 4

+V 5V

NPN

NPN