Nghiên cứu thiết kế chế tạo bộ tổ hợp tần số sử dụng vòng khóa pha PLL

Nghiên cứu thiết kế chế tạo bộ tổ hợp tần số sử dụng vòng khóa pha PLL Nghiên cứu thiết kế chế tạo bộ tổ hợp tần số sử dụng vòng khóa pha PLL Nghiên cứu thiết kế chế tạo bộ tổ hợp tần số sử dụng vòng khóa pha PLL luận văn tốt nghiệp,luận văn thạc sĩ, luận văn cao học, luận văn đại học, luận án tiến sĩ, đồ án tốt nghiệp luận văn tốt nghiệp,luận văn thạc sĩ, luận văn cao học, luận văn đại học, luận án tiến sĩ, đồ án tốt nghiệp

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

-

ĐÀO DUY HIẾU

NGHIÊN CỨU, THIẾT KẾ CHẾ TẠO BỘ TỔ HỢP TẦN SỐ

SỬ DỤNG VÒNG KHÓA PHA PLL

LUẬN VĂN THẠC SĨ KỸ THUẬT

KỸ THUẬT TRUYỀN THÔNG

NGƯỜI HƯỚNG DẪN:

TS PHẠM THÀNH CÔNG

Hà Nội – Năm 2014

L ỜI CAM ĐOAN

Tôi xin cam đoan luận văn này là công trình nghiên cứu của cá nhân, được thực hiện dưới sự hướng dẫn khoa học của Tiến sĩ Phạm Thành Công Các số liệu cũng như những kết luận nghiên cứu được trình bày trong luận văn này là trung thực và chưa được công bố dưới bất cứ hình thức nào

Tôi xin chịu trách nhiệm về nghiên cứu của mình

Học viên

Đào Duy Hiếu

M ỤC LỤC

LỜI CAM ĐOAN 1

DANH MỤC CÁC KÝ HIỆU VÀ CÁC CHỮ VIẾT TẮT 5

DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ 6

DANH MỤC CÁC BẢNG 8

LỜI MỞ ĐẦU 9

1 CHƯƠNG 1 KỸ THUẬT VÒNG KHÓA PHA 10

1.1 Tổng quan về vòng khóa pha 10

1.2 Sơ đồ khối 10

1.3 Nguyên lý hoạt động 11

1.4 Các khối cơ bản của PLL 13

1.4.1 Bộ tách sóng pha (Phase Detector) 13

1.4.2 Bộ lọc thông thấp (Low Pass Filter) 15

1.4.3 Khuếch đại một chiều 16

1.4.4 Bộ tạo dao động được điều khiển bằng điện áp VCO 16

1.5 Ứng dụng của vòng khóa pha PLL 17

1.5.1 Bộ tổ hợp tần số đơn 17

1.5.2 Giải điều chế FM 19

1.5.3 Giải điều chế FSK 20

2 CHƯƠNG 2 BỘ TỔ HỢP TẦN SỐ 21

2.1 Khái quát chung về các bộ tổ hợp tần số 21

2.1.1 Vị trí và yêu cầu 21

2.1.2 Phân loại các phương pháp tổ hợp tần số 22

2.2 Các mạch cơ sở trong các bộ tổ hợp tần số 22

2.2.1 Tổ hợp tần số sử dụng các mạch nhân, chia, cộng và trừ 22

2.2.2 Các hệ thống tinh chỉnh tự động tần số trong các bộ tổ hợp 26

2.2.2.1 Hệ thống tự động tinh chỉnh tần số theo pha 27

2.2.2.2 Hệ thống tự động tinh chỉnh tần số theo tần số 32

2.3 Các phương pháp tổ hợp tần số 35

2.3.1 Phương pháp tổ hợp tương tự trực tiếp 35

2.3.1.1 Tổ hợp trực tiếp sử dụng nhiều dao động chuẩn 36

2.3.1.2 Tổ hợp dải tần rời rạc có bù tần số dao động phụ 39

2.3.1.3 Sơ đồ bộ tổ hợp tần số sử dụng 1 dao động chuẩn 41

2.3.2 Phương pháp tổ hợp gián tiếp 43

2.3.2.1 Bộ tổ hợp tần số gián tiếp với một mạch vòng khóa pha 43

2.3.2.2 Bộ tổ hợp tần số gián tiếp có điều khiển trước chia biến đổi 46

2.3.2.3 Bộ tổ hợp tần số gián tiếp với nhiều mạch vòng khóa pha 49

2.3.3 Phương pháp tổ hợp tần số số trực tiếp 50

2.3.3.1 Tính chất của phương pháp tổ hợp số trực tiếp 50

2.3.3.2 Tổ hợp tần số trực tiếp kết hợp vòng lặp khóa pha 52

2.3.3.3 Một số ứng dụng của tổ hợp tần số số trực tiếp 56

2.3.4 So sánh các phương pháp 59

3 CHƯƠNG 3 THIẾT KẾ BỘ TỔ HỢP TẦN SỐ 61

3.1 Phương án thiết kế 61

3.1.1 Giới thiệu phương án thiết kế 61

3.1.2 Sơ đồ khối thiết kế tổ hợp tần số 62

3.1.3 Thiết kế chi tiết các khối 63

3.2 Mô phỏng bộ tổ hợp tần số 66

3.2.1 Giới thiệu phần mềm mô phỏng ADIsimPLL 66

3.2.2 Thực hiện mô phỏng 66

3.2.3 Kết quả mô phỏng 67

KẾT LUẬN 74

TÀI LIỆU THAM KHẢO 75

DANH MỤC CÁC KÝ HIỆU VÀ CÁC CHỮ VIẾT TẮT Thuật ngữ Tiếng Anh Ý nghĩa Tiếng Việt

DAC Digital Analog Converter Bộ biến đổi số sang tương tự DDS Direct Digital Synthesis Tổ hợp tần số trực tiếp

PFD Phase Frequency Detector So sánh pha tần số

VCO Voltage Controled Oscilator Dao động điều khiển điện áp

DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ

Hình 1.1 Sơ đồ khối vòng khóa pha 10

Hình 1.2 Dải bắt và dải khóa của PLL 11

Hình 1.3 Điện áp sau bộ lọc thông thấp 12

Hình 1.4 Nguyên lý hoạt động của bộ tách sóng pha tương tự 13

Hình 1.5 Hàm truyền đạt của bộ tách sóng pha tương tự 14

Hình 1.6 Hàm truyền đạt của bộ tách sóng pha số 14

Hình 1.7 Tách sóng pha số EX-OR và đáp tuyến 15

Hình 1.8 Tách sóng pha số dùng R-S Flip Flop và đáp tuyến 15

Hình 1.9 Khuếch đại một chiều 16

Hình 1.10 Bộ tổ hợp tần số đơn 18

Hình 1.11 Bộ tổ hợp tần số có tần số ra thấp 19

Hình 1.12 Giải điều chế FSK dùng PLL 20

Hình 2.1 Bộ chia có hồi tiếp 23

Hình 2.2 Bộ chia có hệ số chia biến đổi 24

Hình 2.3 Sơ đồ bộ chia biến đổi dùng decade 25

Hình 2.4 Sơ đồ tinh chỉnh tự động tần số 26

Hình 2.5 Đặc tuyến điện áp vào – tần số ra của VCO 27

Hình 2.6 Đặc tuyến tách sóng pha 29

Hình 2.7 Tần số phách 29

Hình 2.8 Dải khóa và dải bắt của PLL 30

Hình 2.9 Hình thành điện áp ra của so pha xung 31

Hình 2.10 Sơ đồ nội suy có vòng PLL 31

Hình 2.11 Đặc tuyến của bộ phân biệt 32

Hình 2.12 Sơ đồ điều chỉnh điện tử bộ dao động phụ 35

Hình 2.13 Tổ hợp tần số trực tiếp sử dụng nhiều dao động chuẩn 36

Hình 2.14 Tạo mạng tần số rời rạc bằng tổng hợp trực tiếp 37

Hình 2.15 Phương pháp nội suy 38

Hình 2.16 Tạo mạng tần rời rạc bằng phương pháp decade giống nhau 39

Hình 2.17 Sơ đồ lọc bù trừ 40

Hình 2.18 Sơ đồ cấu trúc tạo mạng tần số bằng phương pháp tổng hợp trực tiếp 42

Hình 2.19 Sơ đồ điều chỉnh tần số theo pha có bộ chia biến đổi 43

Hình 2.20 Sơ đồ THTS vòng khóa pha có bộ chia biến đổi và cố định 45

Hình 2.21 Sơ đồ tổ hợp tần số có bộ chia biến đổi và biến tần sơ bộ 46

Hình 2.22 Bộ chia có điều khiển trước chia biến đổi 47

Hình 2.23 Giản đồ thời gian của bộ chia có điều khiển trước chia biến đổi 48

Hình 2.24 Sơ đồ tổ hợp tần số hai vòng khóa pha 49

Hình 2.25 Sơ đồ cấu trúc của DDS 51

Hình 2.26 Tổ hợp tần số theo phương pháp DDS điều khiển PLL 52

Hình 2.27 Sơ đồ khối của mô hình DDS trộn tần lên với PLL 54

Hình 2.28 Sơ đồ khối của mô hình DDS trộn tần lên với PLL vuông pha 54

Hình 2.29 Sơ đồ khối của mô hình sử dụng DDS là một bộ chia 55

Hình 2.30 Ứng dụng điều chế tần số FM của DDS 57

Hình 2.31 Điều chế pha với DDS 58

Hình 2.32 Điều chế biên độ với DDS 59

Hình 3.1.Các kênh WLAN 2,4GHz chuẩn 802.11b/g/n 62

Hình 3.2 Sơ đồ khối thiết kế bộ tổ hợp tần số 63

Hình 3.3 Sơ đồ các khối chức năng IC ADF4360 64

Hình 3.4 Mạch lọc thông thấp 65

Hình 3.5 Sơ đồ mạch mô phỏng 67

Hình 3.6 Đồ thị sai số tần số tuyệt đối 68

Hình 3.7 Đồ thị sai pha đầu ra 68

Hình 3.8 Đồ thị nhiễu pha tại tần số 2,35GHz với tốc độ vòng lặp 80KHz 72

Hình 3.9 Đồ thị tần số với tốc độ vòng lặp 80KHz 72

Hình 3.10 Đồ thị nhiễu pha tại bộ dao động điều khiển điện áp 73

1 DANH MỤC CÁC BẢNG

Bảng 2.1 Tần số các tuyến tương ứng với các đảo mạch chọn tần số 42

Bảng 3.1 Giá trị nhiễu pha (dBc/Hz) với tốc độ vòng lặp 10KHz 69

Bảng 3.2 Giá trị nhiễu pha (dBc/Hz) với tốc độ vòng lặp 790KHz 70

Bảng 3.3 Giá trị nhiễu pha (dBc/Hz) với tốc độ vòng lặp 80KHz 71

L ỜI MỞ ĐẦU

Ngày nay trước sự phát triển mạnh mẽ của kỹ thuật điện tử và kỹ thuật vi điện tử đã có ứng dụng rất to lớn trong nhiều lĩnh vực đặc biệt là lĩnh vực viễn thông Trong lĩnh vực phát thanh, truyền hình, các máy thu phát vô tuyến đóng vai trò vô cùng quan trọng Yêu cầu chung đối với các máy thu phát vô tuyến hiện đại

là phải đảm bảo hoạt động một cách ổn định trong dải tần công tác Bộ tổ hợp tần số đóng vai trò rất quan trọng để tạo dao động chủ sóng trong các máy phát sóng Để xây dựng một bộ tổ hợp tần số người ta có thể tiến hành theo nhiều phương pháp,

mỗi phương pháp đều thể hiện những ưu điểm, khuyết điểm riêng của nó và có

phạm vi ứng dụng khác nhau tùy thuộc vào các chỉ tiêu đã được lựa chọn Công nghệ tổ hợp tần số dùng vòng khóa pha PLL là công nghệ thông dụng và phổ biến

nhất bởi sự đơn giản, hiệu quả và kinh tế của nó

Với các kiến thức cơ bản tiếp thu được trong quá trình học tập và công tác, cùng với sự giúp đỡ, hướng dẫn của thầy giáo Phạm Thành Công, tôi đã chọn đề tài

"Nghiên c ứu, thiết kế chế tạo bộ tổ hợp tần số sử dụng vòng khóa pha PLL”

Tôi xin chân thành cảm ơn TS Phạm Thành Công, các thầy cô trong Viện Điện tử Viễn thông và các thầy cô trong trường ĐHBKHN đã giúp tôi hoàn thành

tốt nhiệm vụ luận văn mà nhà trường và Viện đã giao cho

Tuy nhiên, với thời gian và kiến thức còn hạn hẹp nên luận văn không tránh

khỏi còn tồn tại nhiều thiếu sót, vì vậy tôi rất mong nhận được sự chỉ bảo, đóng góp

của các thầy cô và các bạn

Tôi xin chân thành cảm ơn !

1 CHƯƠNG 1 KỸ THUẬT VÒNG KHÓA PHA 1.1 T ổng quan về vòng khóa pha

Vòng khóa pha ra đời từ những năm 1930, với ứng dụng tạo xung đồng bộ dòng và đồng bộ mành trong truyền hình Sau đó, với sự phát triển của mạch tích

hợp, vòng khóa pha đã trở thành 1 hệ thống đa năng và được sử dụng rộng rãi trong

kỹ thuật vô tuyến điện tử, truyền hình, truyền số liệu, đo lường… cũng như dùng để

tổng hợp tần số, đề điều chế, giải mã

Vòng khóa pha (Phase Locked Loop-PLL) là hệ thống vòng kín hồi tiếp, trong đó tín hiệu hồi tiếp dùng để khóa tần số và pha của tín hiệu ra theo tần số và pha tín hiệu vào

1.2 Sơ đồ khối

Hình 1.1 Sơ đồ khối vòng khóa pha

PLL là 1 hệ thống hồi tiếp gồm có 1 bộ so pha (bộ tách sóng pha), bộ lọc thông

thấp và bộ khuếch đại một chiều trên đường truyền tín hiệu thuận và bộ tạo dao động được điều chỉnh bằng điện áp (VCO) trên đường hồi tiếp

• Tách sóng pha: so sánh pha giữa tín hiệu vào và tín hiệu ra của VCO

để tạo ra tín hiệu sai lệch 𝑉𝑉𝑑𝑑(𝑡𝑡)

• Lọc thông thấp: lọc gợn của điện áp 𝑉𝑉𝑑𝑑(𝑡𝑡) để trở thành điện áp biến đổi chậm và đưa vào mạch khuếch đại một chiều

• Khuếch đại một chiều: khuếch đại điện áp một chiều 𝑉𝑉𝑑𝑑𝑑𝑑(𝑡𝑡) để đưa vào điều khiển tần số của mạch VCO

• VCO (Voltage Controled Oscillator): bộ dao động mà tần số ra được điều khiển bằng điện áp đưa vào

1.3 Nguyên lý ho ạt động

Vòng khoá pha hoạt động theo nguyên tắc vòng điều khiển mà đại lượng vào

và ra là tần số và chúng được so sánh với nhau về pha Vòng điều khiển pha có nhiệm vụ phát hiện và điều chỉnh những sai số nhỏ về tần số giữa tín hiệu vào và ra Nghĩa là PLL làm cho tần số 𝑓𝑓0 của tín hiệu VCO bám theo tần số 𝑓𝑓𝑖𝑖 của tín hiệu

vào

Khi không có tín hiệu 𝑣𝑣𝑖𝑖 ở ngõ vào, điện áp ngõ ra bộ khuếch đại 𝑉𝑉𝑑𝑑𝑑𝑑(𝑡𝑡) =

0, bộ dao động VCO hoạt động ở tần số tự nhiên 𝑓𝑓𝑁𝑁 được cài đặt bởi điện trở, tụ điện ngoài Khi có tín hiệu vào 𝑣𝑣𝑖𝑖, bộ tách sóng pha so sánh pha và tần số của tín

hiệu vào với tín hiệu ra của VCO Ngõ ra bộ tách sóng pha là điện áp sai lệch 𝑉𝑉𝑑𝑑(𝑡𝑡),

chỉ sự sai biệt về pha và tần số của hai tín hiệu Điện áp sai lệch 𝑉𝑉𝑑𝑑(𝑡𝑡) được lọc lấy thành phần biến đổi chậm 𝑉𝑉𝑑𝑑𝑑𝑑(𝑡𝑡) nhờ bộ lọc thông thấp LPF, khuếch đại để thành tín hiệu 𝑉𝑉𝑑𝑑𝑑𝑑(𝑡𝑡) đưa đến ngõ vào VCO, để điều khiển tần số VCO bám theo tần số tín hiệu vào Đến khi tần số 𝑓𝑓0 của VCO bằng tần số 𝑓𝑓𝑖𝑖 của tín hiệu vào, ta nói bộ VCO đã bắt kịp tín hiệu vào Lúc bấy giờ sự sai lệch giữa 2 tín hiệu này chỉ còn là

sự sai lệch về pha mà thôi Bộ tách sóng pha sẽ tiếp tục so sánh pha giữa 2 tín hiệu

để điều khiển cho VCO hoạt động sao cho sự sai lệch pha giữa chúng giảm đến giá

trị bé nhất

Hình 1.2 D ải bắt và dải khóa của PLL

Dải bắt 𝐵𝐵𝐶𝐶 (Capture range): ký hiệu 𝐵𝐵𝐶𝐶= 𝑓𝑓2- 𝑓𝑓1, là dải tần số mà tín hiệu vào thay đổi nhưng PLL vẫn đạt được sự khoá pha, nghĩa là bộ VCO vẫn bắt kịp tần số tín hiệu vào Nói cách khác, là dải tần số mà tín hiệu vào ban đầu phải lọt vào để PLL có thể thiết lập chế độ đồng bộ (chế độ khóa)

𝐵𝐵𝐶𝐶 phụ thuộc vào băng thông LPF Để PLL đạt được sự khóa pha thì độ sai

lệch tần số (𝑓𝑓𝑖𝑖 - 𝑓𝑓𝑁𝑁) phải nằm trong băng thông LPF Nếu nó nằm ngoài băng thông thì PLL sẽ không đạt được khóa pha vì biên độ điện áp sau LPF giảm nhanh

Hình 1.3 Điện áp sau bộ lọc thông thấp

Giả sử mạch PLL đã đạt được chế độ khoá, VCO đã đồng bộ với tín hiệu vào Bây giờ ta thay đổi tần số tín hiệu vào theo hướng lớn hơn tần số VCO thì VCO sẽ bám theo Tuy nhiên khi tăng đến một giá trị nào đó thì VCO sẽ không bám theo được nữa và quay về tần số tự nhiên ban đầu của nó Ta làm tương tự như trên

nhưng thay đổi tần số tín hiệu vào theo hướng nhỏ hơn tần số VCO Đến một giá trị nào đó của tần số tín hiệu vào thì VCO sẽ không bám theo được nữa và cũng trở về

tần số tự nhiên của nó Dải giá trị tần số từ thấp nhất đến cao nhất đó của tín hiệu

vào được gọi là dải khoá

Dải khóa 𝐵𝐵𝐿𝐿 (Lock range): ký hiệu 𝐵𝐵𝐿𝐿 = 𝑓𝑓𝑚𝑚𝑚𝑚𝑚𝑚 - 𝑓𝑓𝑚𝑚𝑖𝑖𝑚𝑚 , là dải tần số mà PLL đồng nhất được tần số 𝑓𝑓0 với 𝑓𝑓𝑖𝑖 Các tần số 𝑓𝑓𝑚𝑚𝑚𝑚𝑚𝑚, 𝑓𝑓𝑚𝑚𝑖𝑖𝑚𝑚, tần số cực đại và cực tiểu mà PLL thực hiện được khóa pha (đồng bộ) Dải khóa phụ thuộc hàm truyền đạt (độ

lợi) của bộ tách sóng pha, khuếch đại, VCO Nó không phụ thuộc vào đáp tuyến bộ

lọc LPF vì khi PLL khóa pha thì 𝑓𝑓𝑖𝑖 − 𝑓𝑓0 = 0

Khi PLL chưa khóa pha: 𝑓𝑓𝑖𝑖 ≠ 𝑓𝑓0 Khi PLL khóa pha: 𝑓𝑓𝑖𝑖 = 𝑓𝑓0 ở chế độ khóa pha, dao động 𝑓𝑓0 của VCO bám đồng bộ theo 𝑓𝑓𝑖𝑖 trong dải tần khóa 𝐵𝐵𝐿𝐿 rộng hơn dải

tần bắt 𝐵𝐵𝐶𝐶

1.4 Các kh ối cơ bản của PLL

1.4.1 B ộ tách sóng pha (Phase Detector)

Bộ tách sóng pha còn gọi là bộ so sánh pha Bộ tách sóng pha có 2 loại:

Bộ tách sóng pha tương tự: là loại có tín hiệu ra tỷ lệ với biên độ tín hiệu vào

Hình 1.4 Nguyên lý ho ạt động của bộ tách sóng pha tương tự

Bộ đổi tần hay mạch nhân thực hiện nhân hai tín hiệu Đầu ra của nó có điện

áp:

𝑉𝑉𝑑𝑑(𝑡𝑡) = 𝐴𝐴 𝑠𝑠𝑠𝑠𝑠𝑠[(𝜔𝜔𝑖𝑖− 𝜔𝜔0)𝑡𝑡 + (𝜃𝜃𝑖𝑖− 𝜃𝜃0)] + 𝐴𝐴 𝑠𝑠𝑠𝑠𝑠𝑠[(𝜔𝜔𝑖𝑖+ 𝜔𝜔0)𝑡𝑡 + (𝜃𝜃𝑖𝑖+ 𝜃𝜃0)] Qua bộ lọc thông thấp LPF, chỉ còn thành phần tần số thấp Khi khóa pha (𝜔𝜔𝑖𝑖 = 𝜔𝜔0) và có 𝑉𝑉𝑑𝑑 = 𝐴𝐴 𝑠𝑠𝑠𝑠𝑠𝑠[(𝜃𝜃𝑖𝑖− 𝜃𝜃0)] Điện áp này tỷ lệ với biên độ điện áp vào

A và độ sai pha 𝜃𝜃𝑒𝑒 = 𝜃𝜃𝑖𝑖 − 𝜃𝜃0 Nếu 𝜃𝜃𝑒𝑒 nhỏ, hàm truyền đạt của bộ tách sóng pha coi như tuyến tính Dải khóa giới hạn trong |𝜃𝜃𝑒𝑒| < 𝜋𝜋 2� Ta có độ lợi tách sóng pha 𝑘𝑘∅tính được theo công thức: 𝑘𝑘∅ = 𝐴𝐴(𝑉𝑉/𝑟𝑟𝑟𝑟𝑟𝑟𝑠𝑠𝑟𝑟𝑠𝑠)

Hình 1.5 Hàm truy ền đạt của bộ tách sóng pha tương tự

 Bộ tách sóng pha số

Bộ tách sóng pha số dùng mạch số EX-OR, R-S Flip Flop … có đáp tuyến so sánh pha dạng:

Hình 1.6 Hàm truy ền đạt của bộ tách sóng pha số

Đáp tuyến tuyến tính trong khoảng |𝜃𝜃𝑒𝑒| ≤ 𝜋𝜋 2�

Độ lợi tách sóng pha : 𝑘𝑘∅ = 𝐴𝐴/(𝜋𝜋/2) = 2A/π

Hình 1.7 Tách sóng pha s ố EX-OR và đáp tuyến

Hình 1.8 Tách sóng pha s ố dùng R-S Flip Flop và đáp tuyến

Điện áp sai lệch biến đổi chậm 𝑉𝑉𝑑𝑑 tại ngõ ra bộ tách sóng pha số tỷ lệ với độ

rộng xung ngõ ra tức là tỷ lệ độ sai lệch về pha 𝜃𝜃𝑒𝑒 (hay tần số tức thời) của hai tín

hiệu vào

1.4.2 B ộ lọc thông thấp (Low Pass Filter)

Trong hệ thống PLL bộ lọc thông thấp có những chức năng sau:

• Cho tín hiệu tần số thấp qua, nén thành phần tần số cao

• Bảo đảm cho PLL bắt nhanh và bám được tín hiệu khi tần số thay đổi,

nghĩa là tốc độ đáp ứng của nó đủ cao

• Vì dải bắt của PLL phụ thuộc vào dải thông của bộ lọc thông thấp 𝜔𝜔𝑑𝑑nên yêu cầu dải thông của bộ lọc thông thấp phải đủ lớn để đảm bảo

dải bắt cần thiết cho PLL

Thông thường trong hệ thống PLL người ta dùng các bộ lọc thông thấp bậc

nhất, vì dùng các bộ lọc bậc cao hơn có thể ảnh hưởng đến tính ổn định của hệ

thống Dùng bộ lọc tích cực có thể tăng hệ số khuếch đại của cả hệ thống và cho

phép có được dải bắt mong muốn hay dải bám tùy ý khi thay đổi dải thông và hệ số khuếch đại

Ngõ ra bộ tách sóng pha gồm nhiều thành phần 𝑓𝑓0, 𝑓𝑓𝑖𝑖, 𝑓𝑓𝑖𝑖 − 𝑓𝑓0, 𝑓𝑓𝑖𝑖 + 𝑓𝑓0,… Sau LPF chỉ còn thành phần tần số rất thấp (𝑓𝑓𝑖𝑖− 𝑓𝑓0 ) đến bộ khuếch đại để điều khiển tần số VCO bám theo 𝑓𝑓𝑖𝑖 Sau vài vòng điều khiển hồi tiếp PLL được đồng bộ (khóa pha) 𝑓𝑓𝑖𝑖 = 𝑓𝑓0, tần số phách (𝑓𝑓𝑖𝑖 − 𝑓𝑓0) =0 Vòng khóa pha hoạt động chính xác khi tần số vào 𝑓𝑓𝑖𝑖, 𝑓𝑓0 thấp khoảng vài trăm KHz trở lại

1.4.3 Khu ếch đại một chiều

Khuếch đại tín hiệu biến đổi chậm DC sau bộ lọc thông thấp LPF Độ lợi khuếch đại 𝒌𝒌𝑨𝑨

Hình 1.9 Khu ếch đại một chiều

1.4.4 B ộ tạo dao động được điều khiển bằng điện áp VCO

Bộ dao động VCO là mạch dao động có tần số được kiểm soát bằng điện áp Yêu cầu chung của mạch VCO là quan hệ giữa điện áp điều khiển 𝑉𝑉𝑑𝑑𝑑𝑑(t) và tần số

ra 𝑓𝑓0(t) phải tuyến tính Ngoài ra mạch còn có độ ổn định tần số cao, dải biến đổi

của tần sô theo điện áp vào rộng, đơn giản, dễ điều chỉnh và thuận lợi cho việc tổ

hợp thành vi mạch (không có điện cảm)

VCO là một khối quan trọng nhất trong PLL vì nó quyết định độ ổn định tần

số các đặc trưng giải điều chế tín hiệu điều tần (FM) Để đảm bảo có thể làm việc

tốt nhất và làm nhiều chức năng khác nhau, VCO phải thỏa mãn những yêu cầu cơ

bản sau:

• Đặc tuyến truyền đạt điện áp – tần số tuyến tính

• Độ ổn định tần số cao

• Tạo được dao động tần số cao

• Hệ số chuyển đổi điện áp – tần số cao

• Dải bám rộng

• Điều chỉnh tần số đơn giản

• Không có cuộn cảm để dễ thích hợp với sự tổ hợp đơn khối

1.5 Ứng dụng của vòng khóa pha PLL

1.5.1 B ộ tổ hợp tần số đơn

Trong các máy phát hoặc các máy thu đổi tần cần có các mạch dao động có thể thay đổi tần số để phát hoặc thu các kênh khác nhau Trước đây, người ta thực hiện thay đổi tần số mạch dao động LC bằng cách thay đổi giá trị của L hoặc C Lúc

đó chúng được gọi là các mạch dao động có thể thay đổi tần số VFO

(Variable-Frequency Oscillators) Tuy nhiên, mạch dao động thường không có độ ổn định cao trong một dải tần số rộng do giá trị của L và C thường thay đổi theo nhiệt độ, độ

ẩm và các tác nhân khác Đồng thời chúng thường cồng kềnh và giá thành cao

Việc sử dụng thạch anh trong mạch dao động có thể tăng độ ổn định tần số dao động lên rất cao, độ di tần tương đối có thể giảm đến vài phần triệu trong khoảng thời gian dài Tuy nhiên, tần số của chúng chỉ có thể thay đổi rất nhỏ bằng cách thay đổi các tụ nối tiếp hoặc song song, nghĩa là nó không tạo ra được các tần

số khác biệt nhau

Một giải pháp khác đo là ta kết hợp các mạch dao động thạch anh có tần số

ổn định với các chuyển mạch để tạo ra các tần số khác nhau cho các kênh Tuy nhiên, giải pháp này cũng tốn nhiều linh kiện và giá thành cao

Hiện nay, việc thiết kế và đưa vào sử dụng các bộ tổng hợp tần số dựa trên nguyên lý vòng khoá pha PLL càng ngày càng phổ biến và được dùng trong hầu hết các máy thu phát hiện đại do tính gọn nhẹ, không yêu cầu độ chính xác cơ khí cao,

ứng dụng các thành quả của công nghệ sản xuất vi mạch để nâng cao tốc độ và tính chính xác của các IC chế tạo nên PLL Đồng thời khi kết hợp với thạch anh, nó có khả năng tạo ra dải tần rộng, độ chính xác cao, giá thành thấp…

Hình 1.10 B ộ tổ hợp tần số đơn

Bộ tổ hợp tần số đơn được thiết kế bằng cách đưa tín hiệu chuẩn từ dao động

thạch anh vào so pha một mạch PLL có bộ chia lập trình được Khi PLL thực hiện khóa pha thì ta có 𝒇𝒇𝒓𝒓𝒓𝒓𝒇𝒇 = 𝒇𝒇𝑽𝑽𝑽𝑽𝑽𝑽

𝑵𝑵 Suy ra 𝒇𝒇𝑽𝑽𝑽𝑽𝑽𝑽 = 𝑵𝑵 𝒇𝒇𝒓𝒓𝒓𝒓𝒇𝒇 = 𝒇𝒇𝟎𝟎 Như vậy, khi ta thay đổi N từ bộ chia thì sẽ nhận được các tần số ra khác nhau Hệ số N có thể được chọn giá trị khác nhau bằng cách thay đổi điện áp một vài chân của IC chia Do đó bộ tổng hợp tần số này có thể được điều khiển dễ dàng

nhờ máy tính hoặc điều khiển từ xa, giảm được giá thành và độ phức tạp so với các

Hình 1.11 B ộ tổ hợp tần số có tần số ra thấp

1.5.2 Gi ải điều chế FM

Nếu PLL khóa theo tần số tín hiệu vào, điện áp ngõ vào VCO tỷ lệ với độ dịch tần số VCO kể từ 𝒇𝒇𝑵𝑵 Nếu tần số vào thay đổi, điện áp điều khiển VCO dịch tương ứng trong khoảng dải khóa 𝑩𝑩𝑳𝑳

Nếu tín hiệu vào là điều tần, điện áp điều khiển VCO chính là điện áp giải điều chế FM PLL dùng để tách sóng FM dải hẹp hoặc dải rộng với độ tuyến tính cao Giả sử điện áp ra bộ tách sóng pha cực đại là 𝑽𝑽𝒅𝒅, điện áp ngõ vào VCO là

𝒌𝒌𝑨𝑨 𝑽𝑽𝒅𝒅 , độ di tần cực đại: ∆𝝎𝝎𝒎𝒎𝒎𝒎𝒎𝒎 = 𝒌𝒌𝟎𝟎𝒌𝒌𝑨𝑨𝑽𝑽𝒅𝒅 với 𝒌𝒌𝟎𝟎 là độ lợi VCO

Dải khóa 𝑩𝑩𝑳𝑳 = 𝟐𝟐∆𝝎𝝎𝒎𝒎𝒎𝒎𝒎𝒎 = 𝟐𝟐𝒌𝒌𝟎𝟎𝒌𝒌𝑨𝑨𝑽𝑽𝒅𝒅 Dải khóa hay còn gọi là dải đồng bộ

phải lớn hơn độ di tần của tín hiệu vào

Giải điều chế FM dùng PLL thực hiện bằng cách cài đặt tần số dao động tự

do 𝒇𝒇𝑵𝑵bằng tần số trung tâm tín hiệu FM ngõ vào có biên độ không đổi Trong nhiều ứng dụng cụ thể, trước tách sóng pha PLL có mạch khuyếch đại – hạn biên

độ

2 CHƯƠNG 2 BỘ TỔ HỢP TẦN SỐ 2.1 Khái quát chung v ề các bộ tổ hợp tần số

2.1.1 V ị trí và yêu cầu

Bộ tổ hợp tần số (THTS) là một thành phần cơ bản rất quan trọng trong các thiết bị thu phát vô tuyến Nó có nhiệm vụ tạo ra các tần số dùng làm dao động chủ sóng cho tuyến phát và dao động ngoại sai cho tuyến thu Trong kỹ thuật thông tin hiện đại, để thiết bị thu phát vô tuyến có thể thực hiện thông tin liên lạc tin

cậy, khi bắt đầu liên lạc không phải tìm kiếm và trong quá trình liên lạc không phải

vi chỉnh tần số, thì bộ THTS phải đạt được những yêu cầu sau:

- Làm việc trong dải tần rộng thảo mãn được các yêu cầu đề ra với số lượng thạch anh là ít nhất

- Bước tần (độ phân giải tần số) nhỏ đáp ứng được các yêu cầu đối với

từng loại thiết bị trong các dải tần khác nhau

- Đảm bảo độ ổn định và chính xác tần số cao

- Đảm bảo độ sạch dao động (độ tinh khiết phổ), loại bỏ đến mức thấp

nhất các dao động phụ sinh ra trong quá trình biến đổi tần số: phải rất gần với dao động đơn điều hoà, không có các dao động phụ đáng kể, không có sự điều biên, điều tần hay điều pha rõ rệt bởi các tạp âm, bởi tiếng ù xoay chiều

- Thời gian thiết lập tần số nhanh, chính xác

- Có khả năng nhớ và điều chỉnh chuyển tần số tự động

- Kích thước, trọng lượng nhỏ, khả năng module hoá cao

- Giá thành hạ

Bộ THTS là thiết bị có khả năng tạo ra một số lượng lớn tần số chính xác từ

một tần số chuẩn Thuật ngữ THTS (frequency synthesizer) được Finden sử

dụng lần đầu tiên năm 1943 cho việc tạo ra các tần số là hài của tần số chuẩn[10] Các tiến bộ gần đây trong việc thiết kế các mạch tích hợp cho phép phát triển các bộ THTS rẻ tiền, nhờ đó có thể áp dụng chúng trong hầu hết các máy thu phát thông tin

Một bộ THTS có thể thay thế cho nhiều mạch cộng hưởng thạch anh đắt tiền trong một máy thu vô tuyến nhiều kênh Bộ dao động sử dụng một thạch anh tạo ra

một tần số chuẩn, còn bộ THTS thì tạo ra các tần số chuẩn khác Do chúng khá rẻ

và có thể dễ dàng điều khiển bằng các mạch số, nên các bộ THTS được ứng dụng nhiều trong thiết kế các hệ thống thông tin mới

2.1.2 Phân lo ại các phương pháp tổ hợp tần số

Có nhiều cách phân loại tổ hợp tần số dựa theo nhiều tiêu chí khác nhau, nhưng hiện nay thông dụng hơn cả có thể phân chia các bộ tổ hợp tần số thành ba loại sau: THTS trực tiếp, THTS gián tiếp có sử dụng vòng khoá pha PLL và THTS số trực tiếp (DDS)

Phương pháp lâu đời nhất được mô tả lần đầu tiên bởi Finden, và được gọi là THTS trực tiếp, bao gồm các bộ trộn, bộ nhân tần, bộ chia tần và các bộ lọc thông

dải Sau đó, trong hầu hết các ứng dụng, THTS trực tiếp đã được thay thế bởi THTS gián tiếp (kết hợp), sử dụng mạch vòng khoá pha PLL tương tự hay PLL số Phương pháp THTS mới nhất hiện nay - THTS số trực tiếp, sử dụng máy tính số và

một bộ biến đổi số - tương tự (DAC) để tạo ra tín hiệu Mỗi phương pháp THTS

có ưu nhược điểm riêng, và có thể cần thiết phải kết hợp cả ba phương pháp trong khi thiết kế bộ THTS Trong chương này, cả ba phương pháp THTS trên

sẽ lần lượt được giới thiệu

2.2 Các m ạch cơ sở trong các bộ tổ hợp tần số

2.2.1 T ổ hợp tần số sử dụng các mạch nhân, chia, cộng và trừ

 Hai phép tính đầu cho phép từ tần số 𝑓𝑓0 nhận được các tần số cao hơn 𝐾𝐾1 𝑓𝑓0 và thấp hơn 𝑓𝑓0/𝐾𝐾2 (𝐾𝐾1, 𝐾𝐾2 là các số nguyên) Thực hiện liên tiếp hai phép tính này cho phép nhận được các tần số với hệ số phân số 𝐾𝐾1

𝐾𝐾2𝑓𝑓0 Các tần số được hình thành như vậy nếu vẫn chưa thoả mãn yêu cầu thì có thể cộng hoặc trừ liên tiếp 𝑓𝑓0sẽ là thừa số chung trong tất cả phép tính được thực hiện Bởi vậy ta sẽ

biểu diễn các phép tính bằng một toán tử V Tần số được tổng hợp 𝑓𝑓 = 𝑉𝑉𝑓𝑓0

 Phép chia tần được thực hiện trên cơ sở sử dụng rộng rãi các vi mạch tích hợp logic Những bộ chia xây dựng trên IC thường gọi là bộ chia số Chúng là thiết bị đếm, tạo nên dãy xung ở lối ra với tần số nhỏ hơn tần số lặp lại của xung vào một hệ số chia 𝐾𝐾𝐷𝐷

Trigơ có lối vào đếm là bộ chia hai đơn giản nhất Nối nối tiếp n trigơ cho ta

bộ chia với hệ số chia 𝐾𝐾𝐷𝐷 = 2𝑚𝑚

Tần số được chia giới hạn 𝑓𝑓𝑇𝑇 = 1/(𝜏𝜏𝑃𝑃+ 𝜏𝜏𝑇𝑇) với 𝜏𝜏𝑃𝑃 là độ rộng xung vào và

𝜏𝜏𝑇𝑇 là thời gian chuyển trạng thái của trigơ

Thường cần bộ chia với hệ số chia thoả mãn điều kiện 2𝑚𝑚−1 < 𝐾𝐾𝐷𝐷 < 2𝑚𝑚

Muốn vậy cần nối nối tiếp n trigơ và loại bỏ các trạng thái thừa Điều này đạt được

bằng cách chuyển mạch cưỡng bức một số trigơ hoặc giữ chúng không chuyển

mạch một cách cưỡng bức Độ thừa trạng thái được loại trừ bằng việc đưa các hồi

tiếp phụ vào dãy trigơ như hình 2.1

Hình 2.1 B ộ chia có hồi tiếp

Nếu đưa hối tiếp từ hàng n về hàng đầu tiên thì hệ số chia sẽ giảm đi 1 đơn

vị 𝐾𝐾𝐷𝐷(1) = 2𝑚𝑚− 20 = 2𝑚𝑚− 1

Nếu đưa hối tiếp từ hàng n về hàng thứ hai thì

𝐾𝐾𝐷𝐷(2) = 2𝑚𝑚− 21 = 2(2𝑚𝑚−1− 1)

Hồi tiếp từ hàng thứ n về hàng thứ i (khi i < n) dẫn tới hệ số chia:

𝐾𝐾𝐷𝐷(𝑖𝑖) = 2𝑚𝑚− 2𝑖𝑖−1

Các bộ chia có hệ số chia biến đổi chiếm một vị trí đặc biệt trong tổng hợp

mạng tần số Giả sử rằng ta có bộ đếm xung gồm một chuỗi các trigơ nối nối tiếp

với dung lượng bằng hệ số chia yêu cầu 𝐾𝐾𝐷𝐷 Nếu số xung đi vào lối vào của nó (tính

từ thời điểm bật nguồn bộ đếm) bằng dung lượng thì ở lối ra sẽ xuất hiện một xung

Ta dùng xung này làm xung ra và đồng thời là xung đưa bộ đếm về trạng thái ban đầu

Tần số lặp lại của các xung ở lối ra sơ đồ sẽ nhỏ hơn 𝐾𝐾𝐷𝐷 lần so với ở lối vào

Để thay đổi 𝐾𝐾𝐷𝐷 cần thay đổi dung lượng bộ đếm Dung lượng bộ đếm phụ thuộc vào trạng thái ban đầu của mỗi trigơ Số tổ hợp có thể các trạng thái của trigơ trừ đi

Thay cho các trigơ, trong các bộ chia có thể sử dụng các decade đếm, nghĩa

là các bộ chia với dung lượng bằng 10 (hình 4.3)

Hình 2.3 Sơ đồ bộ chia biến đổi dùng decade

Dưới tác động của xung ra, toàn bộ decade nằm ở trạng thái xác định bởi vị trí của các chuyển mạch nghĩa là ở trạng thái bù hệ số chia đến dung lượng cực đại Sau khi đầy toàn bộ dung lượng bộ chia, mạch “và” (AND) với n lối vào sẽ làm

việc và chu trình lặp lại Hệ số chia xác định bằng biểu thức:

𝐾𝐾𝐷𝐷 = (9 − 𝑟𝑟𝑚𝑚) 10𝑚𝑚−1+ (9 − 𝑟𝑟𝑚𝑚−1) 10𝑚𝑚−2+ ⋯ + (9 − 𝑟𝑟1) 100

Với 𝑟𝑟1, 𝑟𝑟2…𝑟𝑟𝑚𝑚 là các số ghi trong decade tương ứng

Có thể chia với hệ số chia là phân số Nếu hệ số chia chỉ chứa các phần chục, thì trong 10 chu trình chia cần thực hiện chia cho hệ số 𝐾𝐾𝐷𝐷 và 𝐾𝐾𝐷𝐷+1 tương ứng (10-k) lần và k lần Hệ số chia trung bình:

𝐾𝐾𝐷𝐷 𝑚𝑚𝑎𝑎𝑎𝑎 =𝐾𝐾𝐷𝐷 (10 − 𝑘𝑘) + (𝐾𝐾10 𝐷𝐷+ 1) 𝑘𝑘 = 𝐾𝐾𝐷𝐷+ 𝑘𝑘/10

Nếu muốn có phần trăm trong hệ số chia, cần thực hiện phép chia cho các hệ

số (𝐾𝐾𝐷𝐷 + 𝑘𝑘/10) và [𝐾𝐾𝐷𝐷 + (𝑘𝑘 + 1)/10] tương ứng (10-𝑘𝑘1) lần và 𝑘𝑘1 lần Hệ số chia trung bình:

𝐾𝐾𝐷𝐷 𝑚𝑚𝑎𝑎𝑎𝑎 = 𝐾𝐾𝐷𝐷 + �10𝑘𝑘𝑖𝑖𝑖𝑖

𝑚𝑚

𝑖𝑖=1Trong sơ đồ thực tế cần điều khiển số phép chia (ví dụ cho 𝐾𝐾𝐷𝐷 và 𝐾𝐾𝐷𝐷+1) và

cần lấy trung bình dãy ở lối ra bộ chia nhờ bộ lọc hoặc bộ chia phụ

 Phép cộng và phép trừ tần số hay được thực hiện bằng các bộ biến tần thông thường, chủ yếu là các bộ biến tần vòng cân bằng kết hợp với lọc trực tiếp

2.2.2 Các h ệ thống tinh chỉnh tự động tần số trong các bộ tổ hợp

Bộ tự dao động tinh chỉnh theo tần số chuẩn cần phải xét như một dạng của

bộ lọc dải hẹp Nguyên tắc của phương pháp lọc này được giải thích trên hình 2.4

Hình 2.4 Sơ đồ tinh chỉnh tự động tần số

Tần số của bộ dao động được tinh chỉnh (được ổn định) sẽ so sánh với một trong các tần số của mạng tạo bằng phương pháp trực tiếp Điện áp ra của phần tử

so sánh có giá trị và dấu phụ thuộc vào độ sai pha hoặc sai tần và sẽ được lọc bởi bộ

lọc thấp tần dải hẹp Điện áp sau lọc này dùng để điều chỉnh tần số của bộ dao động thông qua phần trở kháng

Tuỳ thuộc vào kiểu của phần tử so sánh mà nó có thể phản ứng với hiệu pha

hoặc hiệu tần số của các dao động được so sánh Tương ứng sẽ có các hệ thống tự động tinh chỉnh tần số theo pha và tự động tinh chỉnh tần số theo tần số

2.2.2.1 H ệ thống tự động tinh chỉnh tần số theo pha

 VCO là bộ dao động có tần số ổn định phụ thuộc vào thiên áp ngoài Tín hiệu ra của VCO là tần số, còn tín hiệu vào là điện áp điều khiển (có thể là DC

hoặc AC) Đặc tuyến điều khiển điển hình của VCO như hình 2.5 Tần số ra khi thiên áp vào bằng 0(V) là tần số tự nhiên 𝑓𝑓𝑚𝑚, còn khi thiên áp thay đổi gây nên sự

lệch tần ∆f Do đó, ta có 𝑓𝑓𝑎𝑎𝑚𝑚 = 𝑓𝑓𝑚𝑚 + ∆𝑓𝑓 Để ∆𝑓𝑓 đối xứng, tần số tự nhiên của VCO

phải nằm ở giữa của đoạn tuyến tính đặc tuyến vào – ra

Hàm truyền đạt của VCO là 𝐾𝐾0 = ∆𝑓𝑓/∆𝑉𝑉, trong đó ∆𝑉𝑉 là sự thay đổi thiên

áp điều khiển và ∆𝑓𝑓 là sự thay đổi tần số ra

Hình 2.5 Đặc tuyến điện áp vào – tần số ra của VCO

 Bộ so pha là thiết bị phi tuyến có 2 tín hiệu vào: tín hiệu chuẩn 𝑓𝑓𝑜𝑜 và tín hiệu ra của VCO 𝑓𝑓𝑉𝑉𝐶𝐶𝑉𝑉 Tín hiệu ra của PD là tích của 2 tín hiệu vào, vì thế có

chứa các thành phần 𝑓𝑓𝑜𝑜 ± 𝑓𝑓𝑉𝑉𝐶𝐶𝑉𝑉 Công thức toán học như sau:

𝑉𝑉𝑝𝑝𝑑𝑑(𝑡𝑡) = 𝐾𝐾𝑝𝑝𝑑𝑑 𝑉𝑉𝑉𝑉𝐶𝐶𝑉𝑉 𝑉𝑉𝑜𝑜 sin(𝜔𝜔0𝑡𝑡 + 𝜑𝜑0) sin(𝜔𝜔𝑉𝑉𝐶𝐶𝑉𝑉𝑡𝑡 + 𝜑𝜑𝑉𝑉𝐶𝐶𝑉𝑉)

Với 𝐾𝐾𝑓𝑓 là hệ số truyền đạt của bộ lọc LPF

Khi hai tần số vào bằng nhau 𝜔𝜔𝑉𝑉𝐶𝐶𝑉𝑉 = 𝜔𝜔0 ta có

𝑉𝑉𝑑𝑑𝑑𝑑(𝑡𝑡) = 𝐾𝐾𝑝𝑝𝑑𝑑 𝐾𝐾𝑓𝑓2 𝑉𝑉𝑉𝑉𝐶𝐶𝑉𝑉 𝑉𝑉𝑜𝑜[cos(𝜔𝜔𝑉𝑉𝐶𝐶𝑉𝑉 − 𝜔𝜔0)] = 𝐾𝐾𝐿𝐿 cos φe

Với 𝐾𝐾𝐿𝐿 là hệ số truyền đạt của vòng, φelà sai pha giữa 2 tín hiệu vào

Hình 2.6 là đặc tuyến hiệu pha lối vào - điện áp ra của bộ so pha Hình 2.6a

là của bộ so pha dạng sóng vuông, có dạng răng cưa với độ dốc âm từ 0𝑜𝑜 đến 180𝑜𝑜 Điện áp ra cực đại dương khi 2 tín hiệu vào cùng pha, bằng 0 khi VCO vượt pha tín

hiệu chuẩn 90𝑜𝑜, cực đại âm khi VCO nhanh pha hơn tín hiệu chuẩn 180𝑜𝑜

Nếu VCO nhanh pha nhiều hơn nữa, điện áp ra trở nên ít âm hơn, còn khi VCO chậm pha hơn thì điện áp ra trở nên ít dương hơn Như vậy, sai pha cực đại

mà bộ so pha có thể bám là -90𝑜𝑜 đế𝑠𝑠 90𝑜𝑜, hay từ 0𝑜𝑜 đến 180𝑜𝑜 Bộ so pha tạo nên điện áp ra tỉ lệ với sai pha giữa 2 tín hiệu vào

Hình 2.6c là đặc tuyến pha của bộ so pha tương tự với đặc tính hình sin Điện áp ra chỉ tuyến tính với sai pha trong khoảng 45𝑜𝑜 đến 135𝑜𝑜 Từ 2 hình này ta

thấy rằng điện áp ra so pha bằng 0 khi 2 tín hiệu vào có tần số bằng nhau và lệch pha nhau 90𝑜𝑜 Vì thế, nếu ban đầu tần số dao động tự nhiên bằng với tần số chuẩn thì cần có sai pha 90𝑜𝑜để giữ điện áp ra so pha bằng 0(V) và tần số VCO bằng tần

số tự nhiên của nó Sai pha 90𝑜𝑜 này tương đương với định thiên pha Nói chung,

người ta coi định thiên pha như pha chuẩn có trị bằng ±90𝑜𝑜 Do đó, điện áp ra đi từ giá trị dương cực đại của nó tại -90𝑜𝑜 đến giá trị âm cực đại tại +90𝑜𝑜(hình 2.6b)

Hình 2.6 Đặc tuyến tách sóng pha

 Hoạt động của hệ thống:

Khi không có tín hiệu chuẩn bên ngoài, điện áp 𝑉𝑉𝑑𝑑𝑑𝑑(𝑡𝑡) = 0, VCO dao động

ở tần số tự nhiên của nó 𝑓𝑓𝑚𝑚 Khi có tín hiệu chuẩn, tại bộ so pha sẽ thực hiện trộn 2 tín hiệu vào Ban đầu, 2 tần số không bằng nhau 𝑓𝑓𝑉𝑉𝐶𝐶𝑉𝑉 ≠ 𝑓𝑓0 và vòng không khóa Vì

bộ so pha là thiết bị phi tuyến nên sau trộn ta có các thành phần tần số VCO, tần số chuẩn và thành phần tần số tổng và hiệu của chúng

LPF chặn 2 tần số vào và tần số tổng nên lối ra bộ lọc chỉ còn thành phần điện áp tần số hiệu 𝑓𝑓0− 𝑓𝑓𝑉𝑉𝐶𝐶𝑉𝑉 = 𝑓𝑓𝑑𝑑 đưa đến lối vào VCO Điện áp điều khiển này làm thay đổi tần số VCO một lượng tỉ lệ với cực tính và biên độ của nó Khi tần số VCO thay đổi, biên độ và tần số của tần số phách cũng thay đổi tương ứng

Hình 2.7 T ần số phách

Sau vài chu kì, tần số VCO bằng với tần số chuẩn và vòng được khóa Khi đã khóa thì tần số phách tại lối ra LPF bằng 0Hz (điện áp DC), điều này là cần thiết để định thiên VCO và giữ nó khóa vào tần số chuẩn Một khi vòng đã khóa, bất kì sự thay đổi nào của tần số vào đều được nhìn nhận như sai pha, và bộ so pha tạo nên sự thay đổi tương ứng ở điện áp ra của nó để tái lập khóa

Hình 2.8 D ải khóa và dải bắt của PLL

Để đạt được hiệu quả lọc của các dao động tổ hợp phụ, cần dùng LPF có dải thông rất hẹp và do đó giảm dải bắt Bởi vậy khi chuyển bộ tổng hợp từ tần số này sang tần số khác, người ta phải dùng một hệ thống tự động đưa tần số của bộ dao động điều chỉnh vào dải bắt của vòng PLL Đó thường là bộ dao động tìm kiếm hay

bộ tạo điện áp răng cưa Khi bật nguồn bộ tổng hợp, điện áp này tác động lên phần

tử kháng và thực hiện sự quét tần số của VCO, sao cho bắt được dải chứa tần số danh định Sau khi bắt được thì bộ dao động tìm kiếm tự ngắt ra

Trong một số bộ tổng hợp người ta áp dụng bộ so pha xung Trong so pha thông thường các dao động có dạng hình sin hoặc chữ nhật được dùng làm các dao động chuyển mạch và được chuyển mạch Trong so pha xung, để chuyển mạch người ta dùng dãy các xung ngắn Tính chất lý thú của so pha xung là khả năng so sánh không chỉ các tần số như nhau, mà còn cả các tần số bội của nhau

Nếu tần số của dãy xung là 𝑓𝑓𝑃𝑃 thì để so sánh với nó có thể dùng dao động điều hoà 𝑠𝑠 𝑓𝑓𝑃𝑃 Điện áp ở lối ra bộ so pha xung được xác định bởi giá trị và dấu của

điện áp hình sin tại thời điểm tác động của xung Nếu 𝑓𝑓𝑉𝑉𝐶𝐶𝑉𝑉 và 𝑓𝑓𝑃𝑃 là bội của nhau thì các xung trùng với cùng một giá trị của điện áp hình sin tần số 𝑓𝑓𝑉𝑉𝐶𝐶𝑉𝑉 và điện áp ghim

bởi xung sẽ như nhau (hình 2.9) Độ lớn của điện áp này xác định bởi độ dịch pha

của điện áp hình sin so với dãy xung Khi các tần số không phải bội của nhau, dãy xung ra sẽ bị biến đổi về biên độ Điện áp ra bộ so pha xung được san bằng bởi LPF

có thời hằng đủ lớn

Hình 2.9 Hình thành điện áp ra của so pha xung

Sơ đồ minh họa ứng dụng vòng PLL như hình 2.10 Ở đây tần số bộ dao động điều chỉnh được biến đổi nội suy để đưa về tần số không đổi để so sánh với

tần số chuẩn ở so pha Sự biến tần thực hiện từ cao đến thấp cùng với sự thu hẹp liên tiếp dải thông các bộ lọc, nhờ đó triệt tốt các tổ hợp phụ Ưu điểm này giải thích sự ứng dụng rộng rãi của sơ đồ

Hình 2.10 Sơ đồ nội suy có vòng PLL

2.2.2.2 H ệ thống tự động tinh chỉnh tần số theo tần số

Ở đây thiết bị so sánh phản ứng với sự thay đổi tần số của bộ dao động được điều chỉnh và cũng không có sự so sánh trực tiếp các tần số Tần số bộ dao động

nhờ tần số của thành phần của mạng, được biến đổi xuống thành tần số của bộ phân

biệt Đặc tuyến tần số lối vào - điện áp ra của của bộ phân biệt như hình 2.11a

Nếu tần số đã biến đổi của bộ dao động khác với 𝑓𝑓𝐷𝐷0 thì ở lối ra của bộ phân

biệt sẽ xuất hiện điện áp có giá trị và dấu được quyết định bởi giá trị và dấu của độ

lệch tần số bộ dao động so với danh định (tần số danh định là 𝑓𝑓 + 𝑓𝑓𝐷𝐷0 hoặc 𝑓𝑓 − 𝑓𝑓𝐷𝐷0

nếu f là thành phần của mạng tần số)

Hình 2.11b là sự biểu diễn kết hợp đặc tính của bộ phân biệt và của phần tử điều khiển

Hình 2.11 Đặc tuyến của bộ phân biệt

Trong hình này ∆𝑓𝑓𝑏𝑏𝑑𝑑 là độ lệch ban đầu của tần số bộ dao động so với danh định, ∆𝑓𝑓𝑑𝑑𝑢𝑢 là độ lệch còn dư

Điểm O’ ứng với trạng thái cân bằng ổn định của hệ Độ tăng ích của hệ

thống lúc này là 𝐾𝐾 = ∆𝑓𝑓𝑏𝑏𝑑𝑑/∆𝑓𝑓𝑑𝑑𝑢𝑢

∆𝑓𝑓𝑑𝑑𝑢𝑢 phụ thuộc vào độ dốc của bộ phân biệt và phần tử kháng Ta có

𝑆𝑆𝐷𝐷 = � 𝑉𝑉

∆𝑓𝑓𝐷𝐷� = 𝑡𝑡𝑡𝑡𝑡𝑡

Và

𝑆𝑆đ𝑑𝑑 = �∆𝑓𝑓𝑉𝑉𝐶𝐶𝑉𝑉

𝑉𝑉 � = 𝑡𝑡𝑡𝑡𝑡𝑡

𝐾𝐾 = 1 + (∆𝑓𝑓𝑏𝑏𝑑𝑑− ∆𝑓𝑓𝑑𝑑𝑢𝑢)/∆𝑓𝑓𝑑𝑑𝑢𝑢

Ở đây S là độ dốc của đặc tuyến, V là điện áp sau bộ phân biệt

Tại điểm cân bằng ∆𝑓𝑓𝑏𝑏𝑑𝑑 − ∆𝑓𝑓𝑑𝑑𝑢𝑢 = −𝑆𝑆đ𝑑𝑑 𝑉𝑉

∆𝑓𝑓𝑑𝑑𝑢𝑢 = 𝑉𝑉/ 𝑡𝑡𝑡𝑡𝑡𝑡

𝐾𝐾 = 1 − 𝑆𝑆đ𝑑𝑑 𝑆𝑆𝐷𝐷

Vì cần có K>1 nên 𝑆𝑆đ𝑑𝑑 và 𝑆𝑆𝐷𝐷 phải khác dấu

Dải bắt của hệ thống tự động tinh chỉnh tần số theo tần số được xác định bởi

độ lệch ban đầu cực đại của bộ dao động được điều chỉnh, khi đó vẫn bảo đảm được tác dụng điều chỉnh của hệ thống

Dải giữ của hệ thống tự động tinh chỉnh tần số theo tần số được xác định bởi

độ lệch cực đại của bộ dao động điều mà vẫn giữ nguyên tác dụng điều chỉnh trong quá trình tăng độ lệch ban đầu (khi hệ thống được mở nguồn liên tục)

Cơ cấu lọc tổ hợp phụ trong hệ thống tự động tinh chỉnh tần số theo tần số khá giống trong hệ thống tự động tinh chỉnh tần số theo pha đã xét Giữa thành phần chuẩn của mạng f và các dao động tổ hợp f + F phát sinh các phách Các phách biên

độ được hạn chế bởi bộ hạn biên, các phách tần số được tách sóng bởi bộ phân biệt

Vì vậy các dao động với tần số F được chồng lên điện áp điều khiển Nếu F>𝑓𝑓𝑑𝑑ắ𝑡𝑡 𝐿𝐿𝑃𝑃𝐿𝐿 nó sẽ bị lọc bỏ, nếu F≤ 𝑓𝑓𝑑𝑑ắ𝑡𝑡 𝐿𝐿𝑃𝑃𝐿𝐿 nó sẽ điều chế các dao động của bộ dao động được điều chỉnh

Trong trường hợp phát sinh điều tần kí sinh 𝑓𝑓𝑉𝑉𝐶𝐶𝑉𝑉 và tuân thủ điều kiện tần số điều chế nhỏ hơn tần số cắt LPF, độ di tần số giảm đi K lần Do có độ lệch còn dư, nên K không áp dụng được trong các bộ tổ hợp ở vai trò như hệ thống tự động tinh

chỉnh tần số theo pha Thường hệ thống tự động tinh chỉnh tần số theo tần số đóng vai trò phụ Khi xét sơ đồ bù trừ ta đã thấy rằng cần duy trì 𝑓𝑓𝑉𝑉𝐶𝐶𝑉𝑉 không được vượt

quá ±∆𝑓𝑓/2 (dải thông của bộ lọc cơ bản) Yêu cầu này thường đạt được nhờ hệ

biến đổi tần số dao động phụ (hình 2.12)

Hoạt động của sơ đồ như sau: khi đặt tần số công tác của bộ tổng hợp, tần số

của dao động phụ ứng với tần số công tác cũ hoặc tần số ngẫu nhiên trong dải của

nó, bởi vậy các dao động ở lối ra bộ lọc cơ bản của sơ đồ bù trừ sẽ không có Đây là điều kiện để bộ dao động tích thoát làm việc, bảo đảm quét tần số của dao động

phụ Điện áp nguồn (-E) nạp tụ C qua 𝑅𝑅1 và 𝑉𝑉1 Khi 𝑈𝑈𝐶𝐶 đạt giá trị ngưỡng nào đó, khóa K2 mở ra và tụ phóng Vì tụ nối với phần tử kháng 1, sự thay đổi điện áp trên

tụ kéo theo sự thay đổi tần số dao động phụ Khi tần số này đi qua giá trị danh định,

ở lối ra BPF1 xuất hiện điện áp Sau hạn chế, khuếch đại, tách sóng sẽ mở khoá K1 Điện áp trên tụ C được ghim lại và thôi nạp Cùng lúc đó hệ thống tự động tinh

chỉnh tần số theo tần số bắt đầu hoạt động Điện áp điều khiển từ lối ra bộ phân biệt qua LPF2 tác động lên phần tử kháng 2 Điện áp này còn được khuếch đại trong bộ khuếch đại một chiều và bảo đảm nạp thêm cho tụ C đang phóng chậm Hằng số

thời gian 𝑅𝑅2𝐶𝐶 ≫ hằng số thời gian bộ lọc LPF2, bởi vậy ở đây có thể coi như có hai

hệ thống dải rộng và dải hẹp Hệ thống dải rộng (𝑅𝑅2𝐶𝐶- phần tử kháng 1) bảo đảm đưa tần số bộ dao động vào dải khóa của hệ thống dải hẹp (𝑅𝑅2𝐶𝐶- phần tử kháng 2), còn hệ thống dải hẹp duy trì tần số đã biến đổi của bộ dao động trong dải thông của BPF1

Hình 2.12 Sơ đồ điều chỉnh điện tử bộ dao động phụ

2.3 Các phương pháp tổ hợp tần số

2.3.1 P hương pháp tổ hợp tương tự trực tiếp

Phương pháp tổ hợp tần số tương tự trực tiếp(Direct Analog - DA) là phương pháp trong đó một nhóm các tần số tham chiếu được tạo ra từ một tần số chính và các tần số này được trộn, lọc, cộng, trừ, hoặc chia theo đầu ra được yêu cầu Không

giống như PLL, công nghệ DA sử dụng nguyên tắc số học trong miền tần số (không

có cơ chế hồi tiếp vòng lặp khép kín) để chuyển đổi tín hiệu tham chiếu đầu vào thành tín hiệu đầu ra yêu cầu Công cụ chính trong công nghệ DA là bộ phát dao động, bộ nhân, bộ trộn, lọc và bộ chia tần

Tổng hợp trực tiếp tần số có nghĩa là nhận được tần số chuẩn mới từ các tần

số của dao động chuẩn sơ cấp đã cho bằng các phép tính số học đơn giản đối với các tần số đó, chúng bao gồm các phép: nhân, chia, cộng và trừ Đây là phương pháp THTS cổ điển được ứng dụng sớm và có nhiều điểm hạn chế

Theo nguyên lí này ta có bộ THTS dùng nhiều bộ dao động chuẩn với nhiều

thạch anh (kiểu 1) và bộ THTS dùng 1 thạch anh (kiểu 2) Kiểu 1 đơn giản song đắt

tiền nên ít sử dụng

2.3.1.1 T ổ hợp trực tiếp sử dụng nhiều dao động chuẩn

Hình 2.13 T ổ hợp tần số trực tiếp sử dụng nhiều dao động chuẩn

Trên thực tế, việc tạo ra các bộ dao động thường thực hiện dễ dàng hơn so

với các bộ lọc dải có độ chọn lọc cao Thay vì phải dùng các bộ lọc dải có độ chọn

lọc cực kỳ cao,ta thường dùng nhiều bộ dao động chuẩn, phương pháp này còn gọi

là phương pháp luân phiên

Ví dụ tại hình 2.13, sơ đồ gồm 18 bộ dao động chuẩn, 2 đảo mạch, bộ trộn

và lọc dải Đảo mạch SW2 có nhiệm vụ chọn 1 trong 9 bộ dao động có dải tần từ 1 đến 9kHz với bước tần 1kHz Đảo mạch SW1 có nhiệm vụ chọn 1 trong 9 bộ dao động bao trùm dải tần từ 10 đến 90 kHz với bước tần là 10kHz Hai tín hiệu được

chọn từ hai đảo mạch đưa tới bộ trộn tần Bộ lọc đầu ra sẽ chọn thành phần tổ hợp

tần số cao trong hai thành phần tổ hợp đầu ra bộ trộn Ví dụ ta cần đặt tần số là 91KHz, ta đặt SW1 ở vị trí lấy bộ dao động 1 kHz, SW2 ở vị trí lấy bộ dao động 90 kHz, đầu ra bộ trộn có hai thành phần chính 90 + 1 = 91 kHz và 90 - 1 = 89 kHz, bộ

lọc dải sẽ chọn lấy thành phần 91 kHz Với sơ đồ này, ta thu được dải tần 1 ÷ 99 kHz bước tần là 1 kHz

Sơ đồ sử dụng bộ trộn như thế này gặp phải khó khăn lớn nhất là: đầu ra bộ

trộn có hai thành phần tần số tổng và hiệu, nếu hai thành phần tần số này quá gần

nhau thì việc loại bỏ một trong hai thành phần đó là khó khăn, yêu cầu về bộ lọc tăng lên Một trong những điều cần quan tâm đầu tiên khi thiết kế các bộ THTS trực

tiếp là hệ số trộn r (mixing ratio)

r =ff12

với 𝑓𝑓1 và 𝑓𝑓2 là các tần số đầu vào bộ trộn Khi r quá lớn hoặc quá nhỏ thì hai

tần số đầu ra sẽ quá gần nhau, nên khó lọc lấy một thành phần Để dễ dàng chọn lọc

sử dụng phương pháp tạo mạng chọn hài như trên sơ đồ hình 2.14

Hình 2.14 T ạo mạng tần số rời rạc bằng tổng hợp trực tiếp

Hai tần số 𝑓𝑓1𝑎𝑎𝑒𝑒𝑓𝑓 và 𝑓𝑓2𝑎𝑎𝑒𝑒𝑓𝑓 từ lối ra các bộ chọn hài đi tới bộ trộn Tần số tổng

𝑓𝑓𝑜𝑜/𝑝𝑝 = 𝑓𝑓1𝑎𝑎𝑒𝑒𝑓𝑓 + 𝑓𝑓2𝑎𝑎𝑒𝑒𝑓𝑓 được tách ra bằng bộ lọc ở lối ra bộ trộn Tần số 𝑓𝑓1𝑎𝑎𝑒𝑒𝑓𝑓 có được

nhờ nhân tần số 𝑓𝑓1 bằng bước của mạng tổng hợp ∆𝑓𝑓𝑠𝑠 với hệ số (n+1), còn 𝑓𝑓2𝑎𝑎𝑒𝑒𝑓𝑓 nhờ nhân tần số 𝑓𝑓2 = 10 ∆𝑓𝑓𝑠𝑠 với hệ số p

Do vậy 𝑓𝑓𝑜𝑜/𝑝𝑝 = (1 + 𝑠𝑠) ∆𝑓𝑓𝑠𝑠+ 𝑝𝑝 10 ∆𝑓𝑓𝑠𝑠= ∆𝑓𝑓𝑠𝑠(1 + 𝑠𝑠 + 10 𝑝𝑝)

𝑓𝑓1, 𝑓𝑓2 nhận được bằng tổng hợp trực tiếp từ tần số bộ dao động thạch anh chuẩn Hệ thức 𝑓𝑓2= 10. 𝑓𝑓1 chọn xuất phát từ mục đích sử dụng hệ thống decade; l

và p có thể nhận các giá trị của các số nguyên dương khác không Chúng xác định

vị trí của tần số đầu tiên của mạng được tổng hợp trên trục tần số, còn n có thể nhận các giá trị từ 0 ÷ 9