Nhiên cứu và mô phỏng transistor một điện tử set ( research and simulation of single electron transistor)

điện trở đường hầm của cực nguồn và máng giống nhau, đưa ra mô hình transistor một điện tử đối xứng, các phép toáùn để phân tích SET, từ đó vẽ đặc trưng Volt-Ampere của SET tương ứng với

ĐẠI HỌC QUỐC GIA THÀNH PHỐÁ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA

SINGLE ELECTRON TRANSISTOR)

MÃ SỐ NGÀNH : 2.07.01

LUẬN VĂN THẠC SĨ

LỜI CẢM ƠN

Tôi xin được gởi lời cảm ơn sâu sắc đến GS.TSKH Đặng Lương Mô ,người Thầy đã giúp đỡ ,hướng dẫn tôi hoàn thành luận văn này

Tôi xin được gởi lời cảm ơn chân thành đến các Thầy Cô trường Đại Học Bách Khoa Thành Phố Hồ Chí Minh đã truyền đạt cho tôi những kiến thức để tôi hoàn thành luận văn này

Cuối cùng, tôi xin được gởi lời cảm ơn chân thành đến gia đình, bạn bè đã động viên ,chia sẻ ,giúp đỡ tôi hoàn thành luận văn này

Trần Thanh Trang

TÓM TẮT

Trong những năm gần đây với sự phát triển vượt bậc của khoa học công nghệ trên thế giới đã mang đến cho nhân loại những kết quả rất đáng trân trọng Nổi bật trong số đó chúng ta không thể không kể đến sự phát triển không ngừng của lĩnh vực công nghệ thông tin và điện tử, chính trong phần nhỏ đó lại là sự ra đời của công nghệ nano Sự ra đời công nghệ nano là một quy luật tất yếu của sự tiến triển không ngừng của khoa học-kỹ thuật ở thời điểm hiện tại trên toàn thế giới Mục đích cơ bản của sự tiến triển không ngừng này không nằm ngoài những dự định là chế tạo các linh kiện điện tử sao cho chúng truyền đạt, lưu trữ và xử lý thông tin cực nhanh, tốc độ cực cao, kích thước cực nhỏ đồng thời tiêu thụ năng lượng cực ít Linh kiện một điện tử là một trong những linh kiện tiêu biểu của nano-electronics devices Trong họ linh kiện một điện tử thì transistor một điện tử SETs là một linh kiện khá quan trọng bởi nó có đặc tính của một linh kiện chuyển mạch điều khiển cổng và số điện tử trong nó được điều khiển từng số một Do những đặc tính độc đáo của transistor một điện tử (SETs) mà các linh kiện điện tử thông thường không có, hơn nữa để đáp ứng yêu cầu đặt ra ngày càng cao của xã hội nên tác giả đã chọn đề tài “Nghiên cứu và mô phỏng transistor một điện tử trong công nghệ nano”

Luận văn này bao gồm toàn bộ 9 chương với các nội dung chính sau đây:

Chương 1: Giới thiệu sự ra đời công nghệ nano, giới thiệu về nano-electronics, tương lai của nano-electronics và vị trí tác giả nghiên cứu

Chương 2: Nghiên cứu về linh kiện một điện tử loại Silicon: từ linh kiện một điện tử đơn giản nhất là hộp một điện tử đến linh kiện chuyển mạch ba cực là transistor một điện tử, quy trình cấu trúc của transistor một điện tử loại Silicon

Chương 3: Nghiên cứu về việc phát triển các linh kiện đơn điện tử Silicon, chủ yếu là ứng dụng các đặc tính đặc biệt của SET mà các linh kiện điện tử khác không có, đó là khả năng đa cực cổng và đặc trưng đa đỉnh

Chương 4: Tìm hiểu về sự phân tán và truyền lượng tử trong transistor một điện tử: năng lượng điện tích điện tử, tốc độ đường hầm một điện tử, quá trình co-tunneling và ảnh hưởng của trường điện từ

Chương 5: Tìm hiểu về Coulomb blockade của đường hầm một

điện trở đường hầm của cực nguồn và máng giống nhau, đưa ra mô hình transistor một điện tử đối xứng, các phép toáùn để phân tích SET, từ đó vẽ đặc trưng Volt-Ampere của SET tương ứng với các điều kiện nhiệt độ và điện áp khác nhau

Chương 7: Giải tích transistor một điện tử loại không đối xứng với các điện trở đường hầm của cực nguồn và cực máng không bằng nhau, tìm hiểu các phép tóan giải tích và dựa trên các công thức thu được để từ đó vẽ đặc trưng Volt-Ampere của nó tùy thuộc vào điều kiện bất đối xứng, nhiệt độ hoạt động và điện áp máng-nguồn

Chương 8: Ứng dụng transistor một điện tử SET trong việc thiết kế các mạch logic, cấu trúc mảng logic SET, các bộ cộng nhị phân và đặc biệt là bộ nhớ một điện tử

Chương 9: Ứng dụng Matlab để mô phỏng đặc trưng Volt-Ampere của transistor một điện tử loại đối xứng và không đối xứng, đưa ra các kết quả và đối chiếu với các kết quả mà các tác giả khác đã thực hiện bằng các bộ mô phỏng số chuyên nghiệp như CAMSET, MONTE CARLO SIMON

Đối với các nước có nền công nghiệp phát triển thì đề tài này không có gì là mới lạ, nhưng đối với Việt Nam, một nước có nền công nghiệp còn chậm phát triển, thì đây là một đề tài hoàn toàn mới, lần đầu tiên tác giả nghiên cứu tại Trường Đại học Bách khoa TP Hồ Chí Minh mà chưa có một tác giả nào đã nghiên cứu trước đó

In recent years nanotechnology has become one of the most important and exciting forefront fields in Physics, Chemistry, Engineering and Biology It shows great promise for providing us in the near future with many breakthroughs that will change the direction of technological advances in a wide range of applications The tremendous impact of information technology (IT) has become possible because of the progressive downscaling of integrated circuits and storage devices IT and electronics are a key driver of today information society which are rapidly into on corners of our dayly life Integrated circuits are also known as micro-electronics and it will gradually evolve into nano-electronics Single electron transistor (SET) is one of the most typical devices in nano-electronics devices SETs have special featurea for future large-scale integration, such as small size, low power dissipation and high functionality Beside, it has two special features: multiple-gate capability and multiple-peak characteristic This book includes 9 chapters with essensial contents as follows:

Chapter 1: Introduction to Nanotechnology, nano-electronics and nano-electronics in the future

Chapter 2: Research about silicon Single Electron Devivces (SEDs), from the simplist silicon single electron devices such as single electron box to the most fundamental three- terminal single electron devices, which is called the single electron transistor (SETs) I also research about fabrication of single electron transistors

Chapter 3: Research about development of single electron devices, especially we exploited the two special features: multiple-gate capability and multiple-peak characteristics We can make complicated functions with a small number of transistors Chapter 4: The quantum transport and dissipation of single electron tunneling transistor, electron charging energy, tunneling rates, co-tunneling processes and influence of the electromagnetic environment

Chapter 5: Coulomb blockade of single electron tunneling, coherent oscillations in small tunnel junctions, SET oscillations, coexistence of the SET and Bloch oscillations Chapter 6: Symetric analytical single electron transistor model for design and analysis of realistic SET circuits with the tunneling resistance of the source is assumed to

be same as that of the drain Draw the SET I-V characteristic calculated using the SET model for various drain voltages and temperatures

Chapter 7: A compact analytical model for asymmetric single electron tunneling transistor, in which resistance and capacitance parameters of source/drain junctions are not equal Draw the SET I-V characteristic calculated using the SET model for various drain voltages and temperatures

Chapter 8: Single electron devices (SEDs) for logic applications such as single electron transistor logic circuits, logic gates, programmable single electron transistor logic for future low-power Intelligent LSI, SET array structure and single electron memory

Chapter 9: Application of MATLAB to simulate the I-V charactersitics of Symetric and Asymetric single electron transistor The results of simulations are compared to

MỤC LỤC

TRANG CHƯƠNG 1 : SỰ RA ĐỜI CÔNG NGHỆ NANO ……….1

1.1 Giới thiệu công nghệ nano ………2

1.2 Nanoelectronics là gì? Tại sao nó lại trở nên quan trọng? 5

1.3 Tương lai của nanoelectronics……… 6

1.4 Transistors một điện tử………7

CHƯƠNG 2 : LINH KIỆN MỘT ĐIỆN TỬ LOẠI SILICON………9

2.1 Hộp một điện tử……… 10

2.2 Transistor một điện tử……….14

2.3 Quy trình cấu trúc transistor một điện tử Silicon……….18

CHƯƠNG 3 : VIỆC PHÁT TRIỂN CÁC LINH KIỆN ĐƠN ĐIỆN TỬ …….………27

3.1 Giới thiệu ……….28

3.2 Nguyên lý hoạt động của SET đa cực cổng……….28

3.3 Cấu trúc của SETs loại Silicon……….30

3.4 Ứng dụng của SETs……….32

3.5 Kết luận……… 37

CHƯƠNG 4 : SỰ PHÂN TÁN VÀ TRUYỀN LƯỢNG TỬ TRONG TRANSISTOR ĐƯỜNG HẦM MỘT ĐIỆN TỬ ……… ………38

4.1 Giới thiệu………39

4.2 Năng lượng điện tích và linh kiện đơn điện tử……….39

4.3 Tốc độ đường hầm và đặc trưng V-I……… 43

4.4 Aûnh hưởng của trường điện từ……….50

CHƯƠNG 5 : COULOMB BLOCKADE CỦA ĐƯỜNG HẦM MỘT ĐIỆN TỬ……… 53

5.1 Giới thiệu………54

5.2 Thiết lập vấn đề và các quan hệ cơ bản………54

5.3 Phương trình ma trận mật độ………55

5.4 Coulomb blockade của đường hầm……….57

5.5 Dao động SET cơ sở……….59

5.6 Dao động SET: Hiệu ứng dòng điện, sự chuyển hướng và nhiệt độ………60

5.7 Đồng tồn tại của dao động SET và dao động Bloch……….64

5.8 Tình huống thí nghiệm và các ứng dụng có thể……….67

CHƯƠNG 6 : MÔ HÌNH TRANSISTOR MỘT ĐIỆN TỬ ĐỐI XỨNG TRONG PHÂN TÍCH VÀ THIẾT KẾ CÁC MẠCH SET THỰC TẾ ……… 69

6.1 Mô hình giải tích transistor một điện tử đối xứng……….70

6.2 Mô phỏng mạch với mô hình………75

6.3 Nhận xét……….76

6.4 Kết luận………77

CHƯƠNG 7: MÔ HÌNH TRANSISTOR MỘT ĐIỆN TỬ KHÔNG ĐỐI XỨNG…… 78

7.1 Giới thiệu………79

7.2 Mô hình transistor bất đối xứng………80

7.3 Nhận xét……….88

7.4 Kết luận………89

7.5 Phụ lục………89

CHƯƠNG 8 :

8.1 Các mạch logic với transistor một điện tử……….94 8.2 Kế hoạch thiết kế mới cho các mạch logic với SET……….96 8.3 Logic SET lập trình được cho các ứng dụng vi mạch LSI công suất thấp……….100 8.4 Bộ cộng nhị phân của transistor một điện tử đa cực cổng……… 107 8.5 Bộ nhớ một điện tử……….110

CHƯƠNG 9 :

KẾT QUẢ MÔ PHỎNG TRANSISTOR MỘT ĐIỆN TỬ LOẠI ĐỐI

9.1 Transistor một điện tử loại đối xứng………116 9.2 Transistor một điện tử loại không đối xứng……… 121

CHƯƠNG 1

SỰ RA ĐỜI CÔNG NGHỆ NANO

1.1 GIỚI THIỆU CÔNG NGHỆ NANO ( NANOTECHNOLOGY)

Trong những năm gần đây công nghệ nanotechnology đã trở thành một trong những vấn đề quan trọng và thú vị hàng đầu trong vật lý, hoá học, kỹ thuật và sinh học Nó hứa hẹn cung cấp cho chúng ta trong tương lai không xa với nhiều bước đột phá mà sẽ thay đổi chiều hướng công nghệ trong tầm ứng dụng rộng

Tiền tố nano trong từ nanotechnology có nghĩa là một phần tỷ (10-9) Công nghệ nano liên quan đến các cấu trúc khác nhau có kích thước một phần tỷ mét Trong khi công nghệ nano tương đối mới nhưng sự tồi tại của các cấu trúc và các linh kiện chức năng thì không phải là mới, thực tế các cấu trúc này đã tồn tại trên trái đất như sự sống của chính nó Thật không rõ ràng khi lần đầu tiên loài người nhận thấy ưu điểm của các vật liệu có kính thước nano, đó là vào khoảng thế kỷ thứ 4 người làm kính A.D Roman đã chế tạo thủy tinh chứa đựng các vật liệu có kính thước nano, thủy tinh này chế tạo thành chiếc tách được đặt trong bảo tàng Anh ở Luân Đôn Chiếc tách này mô tả cái chết của vua Lycurgus, nó được làm từ thuỷ tinh kết hợp với vôi và các hợp chất của Natri, chứa đựng các phần tử vàng và bạc có kính thước nano Màu của chiếc tách này thay đổi từ xanh lá sang đỏ sẫm khi một nguồn sáng được đặt ở trong nó Sự đa dạng của các màu sắc tuyệt đẹp trên cửa sổ của thánh đường thời trung cổ là tuỳ thuộc vào sự có mặt của các phần tử kim loại kích thước nano trong thủy tinh

Vấn đề chính yếu trong thời kỳ này được phát hiện bởi nhà hoá học Ailen Robert Boyle, ông đã phê phán thuyết Aristotle rằng vật chất được tổng hợp từ 4 thành phần là đất, nước, lửa và không khí, ông cho rằng những phần tử rất nhỏ của vật chất kết hợp theo nhiều cách khác nhau để hình thành nên cái gọi là hạt (corpuscles) Thuật nhiếp ảnh là một kỹ thuật được nghiên cứu và phát triển hoàn thiện vào thế kỷ 18, 19, nó tùy thuộc vào việc chế tạo các phần tử bạc có kích thước nano Phim nhiếp ảnh là một nhũ tương, một lớp mỏng chất lỏng trong suốt chứa đựng hợp chất của halogen bạc, như là Bạc Brôm, và một nền trong suốt xenlulo axêtát Aùnh sáng phân hủy hợp chất bạc halogen, tạo ra các phần tử bạc kích thuớc nano, đó là các pixels của hình ảnh Vào cuối thế kỷ 19, nhà khoa học Anh Thomas Wedgewood và Sir Humprey Davy có thể tạo ra các hình ảnh sử dụng Bạc nitrát và bạc cloric nhưng những hình ảnh này không tồn tại vĩnh viễn Cũng vào thời điểm này, Clark Maxwell, người đưa ra lý thuyết trường điện từ, đã tạo ra bức ảnh màu đầu tiên vào năm 1861 Năm 1883, nhà phát minh người Mỹ George Eastman, sáng lập ra tập đoàn Kodak sau này, tạo ra phim chứa một mảnh giấy dài được phủ nhũ tương chứa hợp chất halogen bạc Sau này ông ta phát triển thành phim mềm, có thể cuộn được để dễ dàng chụp ảnh cho nhiều người Vì vậy, công nghệ dựa trên vật liệu có kích thước nano thật sự không phải là mới

Năm 1857, Michael Faraday đã xuất bản sách “Philosophical Transactions of the Royal Society”, cuốn sách này giải thích tại sao các phần tử kim loại ảnh hưởng đến màu của cửa sổ thánh đường Richard Feynman đoạt giải Nobel vật lý vào năm 1965về việc phân phối thuyết động lực điện lượng tử Năm 1960, ông đại diện là một

giảng viên tiên đoán và tham gia vào cuộc hội thảo xã hội vật lý Mỹ với tên gọi là

“There is plenty of Room at the bottom”, nơi mà ông đã nghiên cứu các khả năng và tiềm lực của các vật liệu có kích thước nano mét Ôâng hình dung việc khắc các đường trên nguyên tử với các chùm điện tử, tiên đoán thực tế sự tồn tại thuật in thạch bản chùm điện tử mà được sử dụng trong ngày hôm nay để chế tạo các chip silic Ôâng đề nghị thao tác trên các nguyên tử riêng rẽ để tạo ra các cấu trúc nhỏ mới có các tính chất khác nhau Ôâng hình dung việc xây dựng các mạch điện trên thang đo nano mét có thể được sử dụng như các thành phần trong các máy tính mạnh hơn

Mặc dù Feynman đã hình dung được vấn đề này năm 1960 và đã có những thí nghiệm vào những năm 50 và 60 trên các mẫu kim loại nhỏ, nhưng nó không được gọi là công nghệ nano ở thời điểm này Nhóm Bell Laboratory và IBM đã xây dựng nên các giếng lượng tử hai chiều đầu tiên vào những năm đầu 1970 Nó được làm bởi phim mỏng dựa trên kỹ thuật xây dựng một lớp bán dẫn một nguyên tử ở một thời điểm Và bắt đầu phát triển chấm lượng tử zero chiều mà giờ đây nó là một trong những công nghệ hoàn thiện với các ứng dụng thương mại

Công nghệ nano đã được quan tâm và bắt đầu lan rộng từ năm 1996-1998 ở Mỹ, thành lập một ban hội thẩm dưới sự bảo trợ của trung tâm ước lượng công nghệ thế giới (WTEC), được tài trợ bởi tổ chức khoa học quốc tế và các tổ chức liên bang khác, đảm nhận công việc nghiên cứu và phát triển công nghệ nano trên toàn thế giới Công nghệ nano dựa trên sự nhận ra các mẫu nhỏ có kích thước nhỏ hơn 100 nano mét Việc xử lý các mẫu nhỏ ở thang đo nano mét như thế sẽ dẫn đến các trạng thái và hành vi mới tùy thuộc vào kích thước Ví dụ như cấu trúc điện tử, sự dẫn điện, các phản ứng, nhiệt độ chảy và các đặc tính khác sẽ thay đổi khi các mẫu nhỏ có kích thước nhỏ hơn kích thước tới hạn

Bắt đầu từ đó, công nghệ nano đã lan rộng ra các nước trên thế giới như : Anh Quốc, Đức, Nhật Bản, Nga, Hà Lan Công nghệ nano nói chung bao gồm rất nhiều khía cạnh, như là nano-electronics, nano-foundry, nano-devices Nhưng trong cuốn luận văn này tác giả chỉ tìm hiểu về nano-electronics

Một số hình ảnh minh họa về công nghệ nano

Hình 1.2 : Nanomotor

Hình 1.3 : Hệ thống bộ nhớ kim cương

Hình 1.4 : Nanogear

1.2 NANO-ELECTRONICS LÀ GÌ? TẠI SAO NÓ LẠI TRỞ NÊN QUAN TRỌNG?

Công nghệ thông tin là chìa khóa để tiến đến xã hội thông tin ngày hôm nay, nó can thiệp vào tất cả các khía cạnh cuộc sống của chúng ta Tác động to lớn của công nghệ thông tin đã đưa ra những dự định là chế tạo các linh kiện điện tử sao cho chúng truyền đạt, lưu trữ và xử lý thông tin rất nhanh, tốc độ rất cao, đồng thời tiêu thụ rất ít năng lượng Nghĩa là phải chế tạo các linh kiện điện tử sao cho chúng có kích thước nhỏ hơn và độ tập trung tạp chất cao hơn Điều này biểu thị hàng rào dữ dội để công nghệ CMOS thông thường đã trở nên có ưu thế hơn mặc dù việc tiến đến công nghệ này sẽ tiếp tục cho thập kỷ tới hoặc lâu hơn nữa Điều này trở nên hiển nhiên rằng công nghệ này sẽ tiến đến một giới hạn khi kích thước cổng tiến đến thang đo 25nm Ở kích thước này, mức độ tạp chất cho hầu hết các linh kiện trở nên rất cao và độ dày của lớp cách điện rất nhỏ, vì vậy kỹ thuật đường hầm (tunneling) trở nên có ưu thế và biểu thị giới hạn khắc khe trong việc thực hiện các linh kiện Các giới hạn này được biểu thị tổng quát là dòng điện rò cổng cao và điện áp đánh thủng nhỏ

Như chúng ta đã biết về công nghệ Micro, những mạch tích hợp được gọi là microelectronics Thuật ngữ micro bắt nguồn từ kỹ thuật vi cấu trúc ( microfabrication technology), nó bao trùm tất cả các kỹ thuật có độ phức tạp cao như là thuật in thạch bản( lithography) chùm tia điện tử và thuật in thạch bản quang, sự bọc một lớp kim loại( metallization), sự cắm chặt vào ( implantation) và khắc axít( etching) cho phép tạo ra các cấu trúc có thang đo là 1 mico mét

Như vậy “Nano” xuất phát từ đâu? Câu trả lời là xuất phát từ chiều hướng tiến lên của xã hội : Micoelectronics sẽ dần dần tiến triển thành Nanoelectronics Thực tế, điều này đã xảy ra và có thể thấy kích thước nhỏ nhất của các mạch tích hợp ngày hôm nay là nhỏ hơn 1 micro mét Điện tử sẽ dựa trên silicon và các chức năng, quy luật của sự tiến triển này là phải tạo ra kích thước nhỏ hơn nữa, chất lượng tốt hơn nữa và tốc độ nhanh hơn nữa Không dễ có một chuyên gia nào lập tức nhận thức được các vấn đề trên có thể thực hiện trong một, hai năm tới mà có thể là trong thập kỷ tới Điều này có thể khi chúng ta tiến đến các nguyên tử đơn, các phân tử nhỏ hay ở mức cấu trúc siêu phân tử ( supramolecular)? Chúng ta không thể biết chắc chắn nhưng chúng ta biết rằng nguyên lý họat động cơ bản của điện tử ngày hôm nay là không thể dưới thang đo xấp xỉ 10nm

Phần tử mang điện tích trong chất bán dẫn tùy thuộc vào lượng tạp chất, thậm chí nếu chúng ta chỉ sử dụng một mình vật liệu có độ tạp chất cao thì chỉ bằng ngẫu nhiên có thể tìm một tạp chất đơn trong transistor kích thước 10nm Đương nhiên, chúng ta sẽ giải quyết với một số rất ít các phần tử mang điện tích và khi đó việc điều khiển điện tích và dòng điện trong một mức đơn điện tử sẽ được yêu cầu Hơn nữa, vấn đề lượng tử sẽ bắt đầu tăng để chinh phục tất cả các hành vi khác của cấu trúc Cuối cùng, các cấu trúc không chắc chắn có tỷ lệ bề mặt/ dung lượng lớn có thể giết chết các linh kiện

Hai khuynh hướng tiến tới thiết lập những cấu trúc bên trong có kích thước khống chế 1 – 100 nm được đề cập : Thứ nhất là phương pháp từ trên xuống dưới (top-down approach) dựa trên thuật in thạch bản (lithography) hiện đang được sử dụng để xây dựng các mạch tích hợp Cho đến bây giờ nó vẫn thành công cao nhưng thiếu sự kiểm soát trên mức nguyên tử đơn Thứ hai là phương pháp từ dưới lên trên (bottom-up approach) dùng trong các cấu trúc phức tạp mà được tập hợp từ các đơn nguyên tử và phân tử để hình thành nên cấu trúc siêu phân tử (supramolecular) Điều bất lợi là chúng ta không có ý kiến là làm thế nào để thiết lập các phân tử này thành các linh kiện họat động hữu dụng Thiết nghĩ, với hai khuynh hướng được đề cập, hầu hết những nhà nghiên cứu nanoelectronics tận dụng kỹ thuật từ trên xuống dưới (top-down) truyền thống đã được huấn luyện của riêng họ thì sẽ không có những mô hình thay đổi xuất hiện

1.3 TƯƠNG LAI CỦA NANOELECTRONICS

Nanoelectronics chứng tỏ tiến tới hệ thống phân tử trong những năm gần đây Tiến tới một ý định tốt này là do việc nghiên cứu trên các tuýp nano carbon (carbon nanotube) Trước khi carbon nanotube đi vào khoa học, điện tử phân tử là khoa học của hợp chất cao phân tử hữu cơ, tổng hợp, xử lý và kích thích chúng Với carbon nanotube cuối cùng chúng ta có hệ thống mô hình thích hợp cho các nhà hóa học, khoa học vật liệu và vật lý học Trong khi đó carbon nanotube là đối tượng siêu phân tử cho nhà hóa học, chúng là thể rắn một chiều cho các nhà vật lý Trong tương lai nhiều cấu trúc siêu phân tử này sẽ được học ở cấp đơn phân tử

Tính toán lượng tử và thông tin lượng tử là một hướng phát triển khác mà đã đặt ra gần đây Cho tới bây giơ,ø những máy tính này chỉ tồn tại như là những kế hoạch trên giấy nhưng lý thuyết này đã sẵn sàng tiến đi rất xa Chúng ta biết rằng, ngày hôm nay một máy tính lượng tử sẽ thao tác hay hơn bất cứ một máy tính cổ điển nào Một lĩnh vực mới đã được khám phá cho khoa học micro và nanoelectronics Không giống như những máy tính cổ điển tích trữ các bit 0 hoặc 1, máy tính lượng tử sử dụng liên kết siêu vị trí của 0 và 1 Ngược với một công tắc cổ điển, công tắc lượng tử có thể cả mở và đóng bởi vì nó có thể liên kết siêu vị trí của hai khả năng Máy tính lượng tử nhận công suất của nó từ sự rõ ràng này Tuy nhiên, đặc điểm đặc biệt này bị mất theo thời gian do sự tác động lẫn nhau với môi trường Điều này được gọi là thời gian lệch pha (dephasing) xác định số lần họat động mà có thể thực hiện bởi một máy tính lượng tử trước khi nó bị “reset” Chúng ta phải tìm hiểu là làm thế nào để vận dụng liên kết siêu vị trí trong chất rắn và để hiểu chỉ số giới hạn dẫn đến sự lệch pha

Cuối cùng, có một hướng thứ 3 trong nanoelectronics mà sẽ nhận nhiều sự chú ý nhiều hơn trong tương lai, đó là “spintronics” “spintronics” liên quan tới hiệu ứng điện từ trong cấu trúc nano và phân tử, gây ra bởi động lượng góc đã lượng tử mà nó kết hợp với tất cả các phần tử nhỏ cơ bản, ví dụ như là điện tử Moment từ trường của một phần tử nhỏ tỷ lệ thuận với sự quay tròn của nó

Qui trình thực hiện phân cấp trong điện tử như sau :

Do đề tài có phạm vi rất rộng nên trong cuốn luận văn này tác giả chỉ tìm hiểu về nanoelectronics devices Tác giả sẽ không đi sâu vào lĩnh vực công nghệ chế tạo (mạch điện, hệ thống, kiến trúc ) mà chỉ trọng tâm vào vấn đề vật liệu và linh kiện Nghĩa là, tìm hiểu và phân tích các đặc trưng cơ bản ( dòng điện, điện áp ) của linh kiện để từ đó có thể vận dụng linh kiện một cách chính xác Và đi sâu vào lĩnh vực

vật liệu, linh kiện thì tác giả chỉ tìm hiểu về Transistor một điện tử

(Single-Electron Transistors - SETs) – Đây là một trong những linh kiện cơ bản của

Linh kiện ( Devices)

Mạch điện ( Circuits)

Hệ thống ( Systems)

Kiến trúc (Architectures)

Vật liệu (Materials)

Như hình 1.6, Một transistor đường hầm đơn điện tử (SET) có thể được chế tạo bằng cách mắc hai tiếp giáp đường hầm nối tiếp Hai tiếp giáp đường hầm này tạo ra vùng gọi là “Coulomb island” mà các điện tử chỉ có thể đi qua bằng đường hầm xuyên qua lớp cách điện Linh kiện này có 3 điện cực giống như một transistor hiệu ứng trường (FET) thông thường Hai cực bên ngoài của mỗi tiếp giáp đường hầm và một cực cổng (Gate) được kết hợp điện dung tới giao điểm giữa hai tiếp giáp đường hầm Tụ điện có thể xem như là tiếp giáp đường hầm thứ ba nhưng nó dày hơn nhiều so với các tiếp giáp khác sao cho không có điện tử nào có thể xuyên hầm qua nó Việc đặt tụï điện đơn giản như trên là một cách để thiết lập lượng điện tích trên “Coulomb island”

Hình 1.6 : Mạch transistor đường hầm một điện tử đơn giản

Khi điện áp cổng được đặt là zero thì rất ít đường hầm xuyên qua hai tiếp giáp Điều này được gọi là “Coulomb blockade” Tuy nhiên, khi điện áp cổng tăng đến e/2Cg ( với Cg là điện dung cổng) thì tương ứng với một nửa điện tích của một điện tử trên bản kim lọai của tụ điện cổng, dòng đường hầm tăng đột ngột Điện tích trên tụ điện cổng có thể đặt tới số không nguyên của các điện tích điện tử bởi vì điện tích truyền trong kim lọai là liên tục Điện áp này điều khiển dòng điện làm cho họat động của SET giống như transistor hiệu ứng trường nhưng trên một thang đo nhỏ hơn nhiều

Hình 1.7 : Transistor đường hầm một điện tử hoàn chỉnh

Mỗi khi các electron bị ép trong một vùng nhỏ thì hiệu ứng của lượng tử năng lượng cần được tính toán Trong transistor đường hầm một điện tử (SETs) bằng kim loại này thì có nhiều điện tử trong “Coulomb island”, do đó các mức năng lượng rời rạc này xuất hiện là phổ năng lượng liên tục Trong các loại linh kiện khác mà làm việc với các điện tử ít hơn thì vấn đề lượng tử năng lượng đóng một vai trò quan trọng hơn nhiều Linh kiện chấm lượng tử (Quantum dots) và đường hầm cộng hưởng (resonant tunneling) là hai linh kiện tiêu biểu cho loại này

CHƯƠNG 2

LINH KIỆN ĐƠN ĐIỆN TỬ LOẠI SILICON (SILICON SINGLE ELECTRON DEVICES – SEDs)

Các linh kiện một điện tử đang thu hút rất nhiều sự chú ý bởi khả năng hoạt động của chúng chỉ là một điện tử Chúng sử dụng Coulomb Blockade (CB), nó xuất hiện trong cấu trúc rất nhỏ được làm từ các vật liệu dẫn điện tùy thuộc vào sự tương tác tĩnh điện của các điện tử giới hạn này Các kim loại hoặc chất bán dẫn hợp chất III-V được sử dụng để khám phá CB và các hiện tượng liên quan từ các điểm quan sát vật lý Tuy nhiên, silicon thích hợp hơn với các điểm quan sát của các ứng dụng mạch tích hợp, bởi vì trên một đế bằng silicon các SEDs có thể được sử dụng kết hợp với các mạch bán dẫn oxide kim loại phức tạp (CMOS) Thêm vào đó, kỹ thuật kết cấu thiết lập tốt đối với các mạch CMOS có tầm tích hợp lớn (LSI) có thể được ứng dụng để tạo ra những cấu trúc nhỏ Các ứng dụng LSI của các linh kiện một điện tử silicon có thể phân thành 2 vùng : bộ nhớ và logic

Cơ cấu chính để đảm bảo hoạt động của các đơn điện tử là Coulomb Blockade (CB) và đường hầm đơn điện tử Linh kiện đơn điện tử bao gồm vật liệu dẫn điện nhỏ được gọi là CB island ( đôi lúc ta hay gọi đơn giản là island hay chấm lượng tử) và các tụ điện đường hầm (hay tiếp giáp đường hầm), đó là các tụ điện đặc biệt mà nó cho phép định lượng cơ cấu đường hầm của các điện tử

2.1 HỘP MỘT ĐIỆN TỬ

2.1.1 CẤU TRÚC CỦA HỘP MỘT ĐIỆN TỬ

Linh kiện một điện tử nhỏ nhất là được tổng hợp từ một chấm lượng tử và hai điện cực Một điện cực được nối với chấm lượng tử thông qua một tiếp giáp đường hầm Một điện cực khác, được gọi là cực cổng, được kết hợp với chấm lượng tử bởi vật liệu cách điện xuyên qua đó điện tử không thể đi qua bởi đường hầm lượng tử (như được trình bày ở hình 2.1) Vì vậy, các điện tử được tiêm vào hoặc lấy ra từ chấm lượng tử xuyên qua tiếp giáp đường hầm

Hình 2.1 : a, Cấu trúc của hộp một điện tử Hộp một điện tử bao gồm một chấm lượng tử, một điện cực được kết nối với chấm thông qua một tiếp giáp đường hầm và một điện cực được kết hợp với chấm thông qua tụ lý tưởng

b, Mạch tương đương của hộp một điện tử

2.1.2 HOẠT ĐỘNG CỦA HỘP MỘT ĐIỆN TỬ

Trong khi kích thước của chấm lượng tử giảm thì năng lượng điện tích WC của một điện tích thừa đơn trên chấm tăng Nếu kích thước chấm lượng tử đủ nhỏ và năng lượng điện tích WC lớn hơn năng lượng nhiệt kBT rất nhiều thì không có đường hầm điện tử nào tới và từ chấm lượng tử Vì vậy, số điện tử trong chấm là cố định và bằng 0 khi cả hai cực đều nối đất Hiệu ứng điện tích mà nó ngăn cản sự vào, ra của một điện tích đơn tới, từ một chấm lượng tử được gọi là hiệu ứng Coulomb blockade Vì vậy, điều kiện để có được Coulomb blockade là :

Hình 2.2 : Đặc tính số điện tử – điện áp cổng của hộp một điện tử Số điện tử

trong chấm lượng tử tăng bởi một khi điện áp cổng tăng

Mạch tương đương và sơ đồ ổn định của hộp một điện tử được trình bày trong hình 2.3:

Hình 2.3 : Mạch tương đương và sơ đồ ổn định của hộp một điện tử Trong sơ

Trong mạch tương đương, hình chữ nhật chia hai là ký hiệu của tụ điện đường hầm và vùng giữa tụ điện đường hầm và tụ điện chuẩn là CB island CB island có thể được làm từ bất cứ vật liệu nào (chất bán dẫn hay thậm chí là một vài phân tử) miễn là nó dẫn điện Khi CB island đủ nhỏ, năng lượng điện tích EC đối với một điện tử thêm vào island trở nên lớn, EC tương ứng với một nửa khoảng cách năng lượng giữa hai mức năng lượng Số điện tử trong island khác nhau bởi tính đồng nhất Trong một trường hợp một điện tử thêm vào bị cấm từ việc đi vào island thông qua tụ điện đường hầm ngoại trừ điện áp của island thấp hơn do sự phân cực bên ngoài, hiện tượng này được gọi là Coulomb blockade (CB) Như đã được chỉ ra trong sơ đồ ổn định, số điện tử tăng thêm một khi sự phân cực tăng Hộp một điện tử không ổn định ở các điểm quá độ, nơi mà xảy ra đường hầm một điện tử Hộp một điện tử này là một cấu trúc cơ bảøn của bộ nhớ một điện tử

2.1.3 ĐIỀU KIỆN ĐỂ NHẬN ĐƯỢC HIỆN TƯỢNG ĐƯỜNG HẦM MỘT ĐIỆN TỬ

Điều kiện để nhận được hiện tượng đường hầm một điện tử hoặc hiệu ứng Coulomb blockade thì cần có hai điều kiện sau đây:

Một là, năng lượng điện tích của một điện tử thừa trên một chấm lượng tử thì lớn hơn nhiều so với năng lượng nhiệt

Hai là, điện trở đường hầm Rt của tiếp giáp đường hầm phải lớn hơn lượng tử điện trở h/e2 Điều kiện này cần để triệt tiêu sự dao động lượng tử trong số điện tử n của chấm sao cho chúng đủ nhỏ đối với điện tích để được khoanh vùng trên chấm lượng tử Điều kiện thu được bởi việc giữ nguyên lý không chắc chắn ΔWΔt >h trong khi ΔW là năng lượng điện tích của chấm lượng tử, ~e2/C và Δt là thời gian tồn tại của điện tích,

RtC Vì vậy, nguyên lý không chắc chắn dẫn tới:

ΔW.Δt ~

C

e2 RtC = e2Rt >h (2.2) như kết quả này, chúng ta thu được điều kiện đối với điện trở đường hầm Rt để có hiệu ứng Coulomb blockade là:

F(n) = WC(n) – A(n) (2.4) Với WC(n) là năng lượng điện tích và A(n) là công thực hiện bởi nguồn điện áp được nối tới cực cổng để tạo số điện tử từ 0 tới n

Điều quan trọng chú ý rằng khi hiện tượng đường hầm không xảy ra thì hành vi của tiếp giáp đường hầm như là một tụ điện thông thường và điện tích phân cực trên các tụ điện không được kết hợp với số điện tử rời rạc n Điện tích phân cực này là lý do chính yếu cho sự sắp xếp lại khí điện tử với sự chú ý tới nền dương của ion Vì vậy, điện tích phân cực giữ một tầm giá trị liên tục mặc dù số điện tử trong chấm lượng tử là một số rời rạc n Điện tích phân cực trên tiếp giáp đường hầm và tụ điện cổng được thiết lập từ quan hệ sau đây:

Qt –Qg = -ne,

WC(n) =

Σ Σ

+

C

V C C C

n

2 2

2

2

1

2 (2.7) Với CΣ = C t+C g Thêm vào đó, công A(n) được thực hiện bởi nguồn điện áp cổng để tạo số điện tử của chấm lượng tử từ 0 tới n là :

A(n) = ∫I(t).Vgdt = QgVg = en

Σ Σ

+

C

V C C V C

g g

2

(2.8) Để duy trì số điện tử trong chấm lượng tử thì điều kiện sau đây được yêu cầu:

F(n) < F(n±1) (2.9) Từ phương trình (2.7), (2.8), (2.9) thì tầm điện áp bên trong với hiệu ứng Coulomb blockade ảnh hưởng và số điện tử của chấm giữ giá trị cố định n có thể được viết như sau:

g g

e n V C

e

2

1 ( )

2

1 ( − < < + (2.10) Điều kiện này cũng đồng thời diễn tả với điện tích tới hạn Qc như sau:

⎜Qt ⎜< Qc (2.11) với Qc = ( 1 ) 1

2.2 TRANSISTOR MỘT ĐIỆN TỬ SET

Mặc dù hộp một điện tử có thể điều khiển số điện tử trong chấm lượng tử nhưng nó không có đặc tính của một linh kiện chuyển mạch Các linh kiện chuyển mạch là các phần tử chính yếu của vi mạch ULSIs, vì thế linh kiện chuyển mạch một điện tử là cần thiết cho các linh kiện một điện tử trong các mạch logic

2.2.1 CẤU TRÚC CỦA TRANSISTOR MỘT ĐIỆN TỬ

Transistor một điện tử (SET) là một linh kiện chuyển mạch ba cực, mà nó có thể truyền các điện tử từ cực nguồn tới cực máng một bởi một Cấu trúc của transistor một điện tử được trình bày trong hình 2.4, nó có cấu trúc gần giống như MOSFET nhưng SET có các tiếp giáp đường hầm thay cho các tiếp giáp p-n của MOSFET và một chấm lượng tử thay cho vùng kênh của MOSFET

Hình 2.4 : a, Cấu trúc transistor một điện tử b, Mạch tương đương của

transistor một điện tử

2.2.2 HOẠT ĐỘNG CỦA TRANSISTOR MỘT ĐIỆN TỬ

Việc hoạt động của transistor một điện tử có thể được mô tả bằng cách sử dụng định lý Thevenin và đặt các phương trình thu được (2.10), (2.11), (2.12) đối với hộp một điện tử

Bằng cách sử dụng định lý Thevenin thì mạch được kết nối tiếp giáp đường hầm của cực nguồn được biến đổi như mạch được trình bày trong hình 2.5a Từ mạch tương đương này và kết hợp với phương trình (2.10) thì điều kiện để duy trì số điện tử n trong chấm lượng tử được cho bởi:

d g d

g

d d g g d

e n

C C

V C V C C C

e n

+ +

1 )

2 (

1

g g d

d g g d

V C e ne C V V C e ne

C − − < < + − (2.15) Tương tự như vậy, mạch được nối tới tiếp giáp đường hầm của cực máng thì được biến đổi như được trình bày trong hình 2.5b và điều kiện để duy trì số điện tử n trong chấm lượng tử được cho bởi:

2 (

1 )

2 (

1

g g g

s d g g g

s

V C e ne C C V V C e ne C

−

Hình 2.5 : Ứng dụng định lý Thevenin a, Phần đánh dấu chấm gạch là mạch tương đương được nối tới tiếp giáp đường hầm của cực nguồn b, Phần đánh dấu chấm gạch là mạch tương đương được nối tới tiếp giáp đường hầm của cực máng

Hình 2.6a trình bày mối quan hệ giữa điện áp máng Vd và điện áp cổng Vg mà nó thỏa mãn các điều kiện được đưa ra trong phương trình (2.15) và (2.16) Vùng tô đen

trên hình vẽ là vùng Coulomb blockade, ở đó Coulomb blockade có hiệu quả là số điện tử trong chấm lượng tử được giữ ở một giá trị cố định được chỉ ra ở trong vùng

Mặt khác, trong các vùng khác thì chấm lượng tử có thể giữ ít nhất hai số điện tử

Ví dụ trong vùng được đánh chữ A thì số điện tử trong chấm là 0 hoặc 1 Một cách chính xác hơn, số điện tử là 1 thì thích hợp hơn đối với tiếp giáp đường hầm của cực nguồn và số điện tử là 0 thì thích hợp hơn đối với tiếp giáp đường hầm của cực máng

Vì vậy, khi một điện áp máng-nguồn dương hữu hạn Vds (được biểu thị bằng đường chấm gạch trên hình 2.6a) được đặt giữa cực nguồn và cực máng và điện áp cổng là e/2Cg thì quá trình truyền một điện tử được mô tả dưới đây là quan sát được Số điện tử ban đầu của chấm giả sử là 0 Đối với tiếp giáp đường hầm của cực nguồn, số điện tử là 1 thì thích hợp hơn vì vậy một điện tử xuyên hầm từ cực nguồn tới chấm và số điện tử trong chấm là 1 Tuy nhiên, đối với tiếp giáp đường hầm của cực máng, số điện tử là

0 thì thích hợp hơn vì vậy một điện tử xuyên hầm từ chấm tới cực máng và số điện tử trong chấm là 0 Kết quả là một điện tử xuyên hầm từ nguồn tới máng và một dòng điện máng-nguồn là quan sát được ở những điều kiện phân cực này

Tương tự như vậy, ở điện áp cổng ne/Cg + e/2Cg thì dòng máng-nguồn Ids là quan sát được và vì vậy Ids dao động chống lại đặc tính Vg được trình bày trong hình 2.6b là quan sát được trong transistor một điện tử Đặc tính dao động Ids-Vg được gọi là dao động Coulomb

Đặc tính Ids ngược với Vds cũng nhận được trong trường hợp tương tự Đặc tính tiêu biểu Id-Vds được trình bày trong hình 2.6c trong trường hợp điện áp cổng bằng 0 và e/2Cg Việc triệt điện dẫn quan sát được xung quanh Vds~0 khi Vg = 0 thì được gọi là đặc tính Coulomb blockade

Có hai tiêu chuẩn để thu được những đặc tính được đề cập ở trên Một là trở kháng của tụ điện đường hầm phải đủ lớn, lớn hơn trở kháng lượng tử Rq = h/e2 (~25.8KΩ) Ngược lại, số điện tử trong island dao động bởi sự liên quan không chắc chắn ngay cả trong vùng CB Hai là năng lượng điện tích EC phải lơn hơn năng lượng nhiệt Ngược lại, các điện tử nhiệt xuyên hầm qua rào và CB không xảy ra Mối liên hệ này được mô tả bằng biểu thức EC = e2/(2CΣ) > kBT Khi giả sử island là hình cầu đường kính d và được đưa vào trong vật liệu điện môi với hằng số điện môi ε thì điện dung riêng được cho bởi 2πε0εd Vì vậy, một island nhỏ hơn cho ra một EC cao hơn Khi hoạt động

ở nhiệt độ phòng (kT = 25.9meV) thì d phải nhỏ hơn 14 nm với hằng số điện môi của SiO2 là ε = 3.9 Việc điều khiển kích thước của những cấu trúc nhỏ như thế này là một sự thách thức kỹ thuật trong SEDs với đế là Silicon

Cũng cần chú ý rằng có một loại SET thứ hai là SET (resistive SET) Trong SET, cực cổng được liên kết với island thông qua một điện trở thay vì dùng tụ điện Mặc dù R-SET có một vài điểm thuận lợi của nó nhưng không được đề cập ở đây và các hình vẽ trình bày SET ở trên là C-SET hoặc gọi đơn giản hơn là SET

R-2.2.3 TÍNH TOÁN DÒNG ĐIỆN XUYÊN QUA CHẤM LƯỢNG TỬ

Dòng điện máng-nguồn của transistor một điện tử có thể tính toán bằng cách sử dụng tốc độ đường hầm của một điện tử xuyên qua tiếp giáp đường hầm Tốc độ Γ(n,n+1) của một đường hầm điện tử xuyên qua một tiếp giáp đường hầm, nó giúp cho việc chuyển trạng thái của số điện tử trong chấm từ n tới n+1 được cho bởi:

Γ(n,n+1) =

T k n n F

n n F R

e t 1 exp[ ( , 1 ) B

) 1 , ( 1

2 − − Δ +

+

Δ (2.17) Trong đó ΔF(n,n+ 1 )là độ thay đổi năng lượng nghỉ mà nó giúp cho đường hầm và

Rt là điện trở đường hầm của tiếp giáp Tốc độ đường hầm xuyên qua tiếp giáp của cực nguồn được biểu thị bởi Γs(n,n+1) và tốc độ đường hầm xuyên qua tiếp giáp của cực máng được biểu thị bởi Γd(n,n+1)

Xác suất pn của việc tìm thấy n điện tử trong chấm có thể thay đổi bởi việc bỏ đi trạng thái này hay bởi việc nhập vào trạng thái này các trạng thái n-1 hoặc n+1:

n tot n n P n tot n n P n tot n n tot n n P n

dt

dp

)]

1 , ( ) 1 , ( [ ) , 1 ( )

, 1

Γ

với Γtot(n,n+ 1 ) = Γs(n,n+1) +Γd(n,n+1) (2.19) Tồn tại điều kiện chuẩn hoá :

∑+∞ = 1

−∞

= n

p (2.20)

I = e∑p n[ Γs(n,n+ 1 ) − Γd(n,n+ 1 )] (2.21) Việc tính toán các phương trình (2.18), (2.19), (2.20) và (2.21) là khó khăn Vì thế đặc trưng của các linh kiện một điện tử thường được tính toán với các bộ mô phỏng số

2.3 QUY TRÌNH CẤU TRÚC TRANSISTOR MỘT ĐIỆN TỬ SILICON

Việc nghiên cứu trên cấu trúc của SET được bắt đầu với kim loại hoặc chất siêu dẫn và sau đó mở rộng tới chất bán dẫn Thí nghiệm đầu tiên chứng minh rằng SET được làm với các hệ thống oxide/kim loại năm 1987 Người tiên phong thí nghiệm trên SET Silicon là Scott-Thomas năm 1989, đồng thời cũng đưa ra bản báo cáo ghi nhận đầu tiên về dao động CB trong chất bán dẫn Dao động CB trong chất dẫn điện được quy cho island Silicon dưới dạng không định hướng trước trong một kênh một chiều hẹp trong MOSFET Silicon 2 cực cổng Năm 1991, các đặc tính tương tự thu được trong MOSFET Silicon 2 cực cổng với một tiếp xúc điểm Trước đó, năm 1990 Meirav đã đưa ra bản báo cáo trên SET được cấu trúc với một hệ thống khí điện tử 2 chiều GaAS/AlGaAs Nhiệt độ hoạt động của những SET ở thời đại này là dưới 1K bởi vì CB island không đủ nhỏ và nhiệt độ này đủ cao cho các nghiên cứu vật lý

Ngược lại, từ những điểm quan sát của các ứng dụng thực tiễn Silicon LSIs thì nhiệt độ hoạt động 1K là rất thấp Tới ngày tháng một sự đa dạng của việc xử lý kết cấu đối với SET đế Silicon đã được đề nghị và các đặc tính của các thiết bị có cấu trúc này đã được kiểm tra Hầu hết đều nhắm vào nhiệt độ hoạt động cao của SETs, tiêu biểu từ trên 4K đến nhiệt độ phòng Kích thước yêu cầu của island Silicon CB là khoảng 10nm hoặc nhỏ hơn Thật không dễ dàng để xây dựng những island Silicon nhỏ như thế này với khả năng Về lịch sử, việc nghiên cứu trên Silicon SETs tập trung chủ yếu vào việc hoạt động của SET ở nhiệt độ cao và điều này vẫn còn là một thách thức

Trước khi bắt đầu khảo sát phương pháp đặc biệt để xây dựng Silicon SETs, một vài hướng quan trọng cần được hướng đến Một là, đương nhiên là phải giảm kích thước island, trong trường hợp này thì sự phân chia năng lượng tùy thuộc vào hiệu ứng kích thước lượng tử mong muốn để xuất hiện hay không các yêu cầu đối với sự co lại kích thước island Một điểm khác là đưa hai tiếp giáp đường hầm tiến tới một island nhỏ và sử dụng vật liệu gì Trở kháng đường hầm thấp thì càng có khả năng hơn để đạt được kết quả hợp lý, nhưng nó bị giới hạn bởi Rq Cuối cùng, có một cách để điều khiển kích thước và vị trí của island Silicon với khả năng tái tạo tốt

Thuật in thạch bản( Lithography) là một cách trực tiếp nhất để hình thành các cấu trúc thu nhỏ, nó đồng thời cũng xứng đáng tương thích với công nghệ LSI hiện tại Tuy nhiên, nó không dễ dàng để hình thành một island Silicon gần như là cách điện bởi vì nó đòi hỏi confinement 3 chiều Để hiểu được vấn đề này, trước hết xem xét một bản báo cáo Silicon SET đầu tiên mà sử dụng MOSFET hai cực cổng, với cấu trúc linh

kiện và đặc tính điện được đề cập trong hình 2.7 Trong linh kiện này, một kênh hẹp một chiều được thiết lập trong lớp Silicon đảo ngược Việc sử dụng lớp đảo này là một cách đơn giản nhất để đạt được confinement dọc, confinement thì hơi yếu Confinement ở bên sử dụng một khoảng cách hẹp (<100nm) được để hở trong cực cổng thấp hơn bởi thuật in thạch bản X quang Confinement cuối cùng là hình thành các rào đường hầm, tuỳ thuộc vào điện áp tĩnh điện bắt nguồn từ tạp chất tích điện ngẫu nhiên Do hình thành rào đường hầm ngẫu nhiên mà island hoặc đủ nhỏ (EC

<1meV) hoặc có thể điều khiển được từ điểm quan sát thực tế

Hình 2.7 : Hình a, Sơ đồ mặt cắt ngang của SET Hình b, SET được xây dựng sử dụng cấu trúc MOS 2 cực cổng Hình c, điện dẫn được đo như là một hàm của

điện áp cổng

Một cách hứa hẹn trong tương lai để giảm kích thước của island là sử dụng lớp cách điện silicon hai chiều (SOI) thay vì sử dụng đế Silicon Việc sử dụng đế SOI trong cấu trúc SET được báo cáo lần đầu tiên bởi Ali và Ahmed Hình ảnh kính hiển vi điện tử đang quét của thiết bị này và sơ đồ mạch của nó được trình bày trong hình 2.8 Chúng được làm từ dây Silicon một chiều đồng nhất bởi thuật in thạch bản chùm điện tử (EB) và khắc axít khô Sau đó hai bộ phận hẹp hơn được thiết lập trong dây Silicon bởi thuật

hiện như là các rào đường hầm do hiệu ứng kích thước lượng tử Để đạt được EC là 1.6meV và không cao hơn nhiều so với SET khác thì kích thước island vẫn bị giới hạn bởi thuật in thạch bản Hiệu ứng CB vẫn có thể được quan sát tới một vài độ Kelvin

Hình 2.8 : Hình ảnh SEM của island Silicon trong một dây Silicon một

chiều trên một miếng SOI và một sơ đồ mạch

Sự quan sát đầu tiên của dao động CB ở nhiệt độ phòng được thực hiện bởi Takahashi, người đã sử dụng quy trình cấu trúc được gọi là quá trình oxi hoá phụ thuộc mẫu (PADOX) Việc xử lý thì đơn giản: nó là sự oxi hoá nhiệt của một dây Silicon ngắn mà hai đầu được nối tới lớp Silicon rộng Quá trình oxi hoá nhiệt của Silicon là một trong những quá trình xử lý ổn định nhất trong công nghệ LSI Aûnh hưởng của ứng suất cảm nhận quá trình oxi hoá trở nên to lớn khi cấu trúc Silicon thang đo nano mét được oxi hoá, quá trình xử lý oxi hoá tiến hành như thế nào là phụ thuộc vào mẫu Silicon ban đầu Sơ đồ mạch của cấu trúc linh kiện được trình bày trong hình 2.9 Dây Silicon đầu tiên được xác định trong một lớp SOI bởi thuật in thạch bản chùm điện tử (EB) và khắc axít khô, dài 30-100nm, rộng 30nm và cao 30nm Kế tiếp nó được oxi hoá nhiệt trong buồng oxygen khô, sau đó cổng polysilicon được hình thành trên dây Silicon Sự phụ thuộc nhiệt độ của đặc trưng điện áp cổng- điện dẫn được trình bày trong hình 2.9c EC tìm được trong tầm từ 10 đến 50meV EC lớn nhất tương ứng với island Silicon đường kính 7nm và CΣ = 1.5aF

Hình 2.9: a, Sơ đồ mạch b, mẫu EB của SET cấu trúc bởi PADOX

c, sự phụ thuộc điện dẫn theo nhiệt độ

Một đặc điểm quan trọng khác của PADOX là Cg của island Silicon biểu diễn một quan hệ gần như tuyến tính với chiều dài của dây Silicon được thiết kế, các kết quả được trình bày trong hình 2.10 Điều này cho thấy rằng PADOX biến đổi một dây Silicon thành một island Silicon với hai hàng rào đường hầm ở cả hai đầu trong một tư thế tự sắp xếp thẳng hàng Tuy nhiên, kết quả ngạc nhiên bởi vì dây Silicon oxi hoá vẫn còn liên tục giữa những lớp đệm Silicon và không có vùng nghèo trong dây Silicon Để giải thích nguồn gốc của các rào đường hầm, một mô hình được đưa ra nhằm tính toán điều chế độ rộng khoảng cách của Silicon phụ thuộc vào confinement lượng tử Sơ đồ mạch của mô hình này được trình bày trong hình 2.11 Giả sử mô hình có một rào thế đơn (cao gần 50meV) được hình thành như là kết quả của hiệu ứng kích thước lượng tử trong dây lượng tử Silicon

Hình 2.10 : Quan hệ giữa điện dung cổng và chiều dài của dây Silicon

được thiết kế của SET, cấu trúc bởi PADOX

Hình 2.11 : Ứng suất cảm nhận quá trình oxi hóa đối với điện áp của

SET được cấu trúc bởi PADOX

PADOX làm cho chúng ta mong đợi rằng các STEs khác nhau có thể được xây dựng bởi việc thiết kế các mẫu Silicon thích hợp Gần đây, với sự phát triển của version PADOX cải tiến (được gọi là PADOX dọc – V-PADOX) thì điều này đã trở nên đúng V-PADOX sử dụng oxi hoá nhiệt của dây Silicon độ rộng tương đối > 60nm với việc điều chế độ dày Sơ đồ của cấu trúc Silicon này được trình bày trong hình 2.12 Oxit hoá nhiệt ảnh hưởng cấu trúc này theo hai cách Thứ nhất, hai bìa của vùng mỏng dây Silicon giữ nguyên như là các dây Silicon giống nhau kích thước 10nm bởi

vì ứng suất thiết lập chống lại sự oxi hoá của chúng, trong khi phần trung tâm bị oxi hoá hoàn toàn Hình ảnh kính hiển vi điện tử truyền mặt cắt ngang của vùng Silicon mỏng được trình bày trong hình 2.12b Thứ hai, các rào đường hầm được thiết lập ở cả hai đầu cuối của hai dây Silicon giống nhau Do đó, các SETs giống nhau được hình thành ở thời điểm giống nhau và nó thích hợp cho các ứng dụng mạch logic Một mối liên quan rõ ràng giữa Cg của island Silicon và chiều dài của vùng Silicon mỏng là quan sát được

Hình 2.12 : a, Sơ đồ mẫu Silicon được sử dụng cho cấu trúc SET bởi

V-PADOX b, Mặt cắt ngang của vùng Silicon mỏng

Cho tới bây giờ, đã có nhiều bản báo cáo trên Silicon SETs với EC lớn hơn 10meV một ít Nó được xây dựng dựa trên các dây Silicon một chiều trên một miếng SOI Có một vài báo cáo tập trung trên ảnh hưởng của confinement lượng tử trong island Silicon bởi vì kích thước của island Silicon nhỏ hơn 20nm

Như đã được trình bày ở trên, thật dễ dàng để nhận ra rằng các SETs dựa trên các dây Silicon có thể cho ra sự hoạt động ở nhiệt độ cao Tuy nhiên, vẫn có một số kết quả khác Điều quan trọng là làm thế nào để tạo ra những SETs với khả năng tái tạo tốt, đặc biệt là thiết lập các rào đường hầm liên quan Có nhiều ứng cử viên đối với nguồn gốc của điều chế điện áp trong một dây Silicon như là confinement lượng tử, ứng suất cơ khí, tạp chất ion hoá…Thậm chí nếu dao động CB hoàn toàn quan sát được trong một vài cấu trúc được thiết kế để tạo ra các rào đường hầm thì điều này có thể tùy thuộc vào một vài cơ cấu không mong muốn

Một ý kiến khác là làm thế nào để điều khiển hiệu ứng kích thước lượng tử trong island Silicon siêu nhỏ Đây có thể là vấn đề từ điểm quan sát thực tế bởi vì nó có khả năng mở đầu một vài bất quy tắc phức tạp trong dao động CB Một phương pháp để tránh những đặc điểm phức tạp là có thể sử dụng các dây Silicon tạp chất trên một miếng SOI Nhiều nhóm nghiên cứu đã báo cáo SETs dựa trên những dây Silicon tạp chất Một vài trong số họ sử dụng những cấu trúc island phức tạp bắt nguồn từ sự dao động ngẫu nhiên trong một dây Silicon Một bản báo cáo khác là dao động CB tuần hoàn tương tự như những dao động của SET với một island kim lọai đơn Điều này có thể chỉ ra rằng tạp chất (chất kích thích) là có ích để nhận được dao động CB tuần hoàn, mặc dù các giá trị EC của SET nhỏ hơn 15meV và không đủ lớn để bị ảnh hưởng mạnh bởi confinement lượng tử

2.3.2 SỰ HÌNH THÀNH ISLAND TỰ NHIÊN BỞI DAO ĐỘNG NGẪU NHIÊN HAY SỰ CẤU TẠO HẠT NHÂN

Là một phương pháp không dựa vào thuật in thạch bản, sự cấu tạo hạt nhân của island Silicon đã được nghiên cứu rộng rãi (thường được gọi là nanocrystals Si) Đặc điểm hấp dẫn nhất của nanocrystals Si là chúng ta có thể sử dụng island Silicon với các dạng giếng xác định Dòng đường hầm qua một nanocrystal đơn trên đế được đo với một kính hiển vi lực nguyên tử với một đầu dẫn điện Cấu trúc linh kiện và đặc tính điện đo được trình bày trong hình 2.14 Nanocrystal Si đường kính khỏang 8nm được lắng trên một đế VHF-plasma CVD, trên đó các cực nguồn và máng với một khỏang cách hẹp đã được hình thành Sự lắng ngẫu nhiên làm khó khăn để xây dựng SET với những thông số tương tự như là điện dung đường hầm và điện trở đường hầm bởi vì vị trí của island Silicon ảnh hưởng mạnh mẽ Kỹ thuật lắng đọng chọn lọc có thể điều khiển chính xác vị trí island

Sự hình thành ngẫu nhiên các island Silicon phức tạp trong một lớp siêu mỏng là một cách đơn giản khác để tạo các island mà không cần thuật in thạch bản thang đo nano mét Việc làm đầu tiên của bộ nhớ một điện tử được thực hiện với một lớp polysilicon mỏng Phương pháp dựa trên sự hình thành tự nhiên và ngẫu nhiên là dễ dàng và có thể cung cấp island Silicon kích thước nano mét Tuy nhiên, tương tự với Silicon nanocrystals chúng có một vài điều gì đó không được định hướng tới cấu trúc SETs bởi vì không có khả năng điều khiển trong việc định vị island trong một vị trí mong muốn Phương pháp này chỉ thích hợp cho các ứng dụng bộ nhớ

2.3.3 SO SÁNH VỚI CÁC SET LÀM TỪ CÁC VẬT LIỆU KHÁC

SET Silicon có những thuận lợi đáng chú ý so với các SETs được làm từ các vật liệu khác Thứ nhất, EC lớn hơn 10meV là có thể bởi vì việc xử lý cấu trúc tinh vi trong công nghệ Si Điều này có nghĩa là cấu trúc SET Si có khả năng tương thích cao với công nghệ LSI qui ước Đã có một số cố gắng để thu nhỏ lại CB island được làm từ các vật liệu khác Tuy nhiên, cho tới bây giờ, Silicon là phương án khả thi nhất bởi nó thích hợp với công nghệ cấu trúc LSI tiên tiến, nó cho phép giảm thang đo CMOS một cách nhanh chóng và có thể được sử dụng tiện ích cho cấu trúc SETs Một đặc điểm quan trọng khác của SET Silicon là hoạt động ổn định Nó đã thường được nói là SET rất nhạy với điện tích và được gọi là các điện tích offset, có thể thay đổi đặc tính của linh kiện Dao động CB bắt nguồn từ một bởi một sự thay đổi của số điện tử ổn định trong CB island Các điện tích offset có vẻ như thêm một pha offset ngẫu nhiên tới đặc tính dao động này Nếu điện tích offset là một phân số lớn hơn 1e, thì điểm họat động của SET thay đổi nghiêm trọng Điều này dẫn tới một sự xem xét bi quan trong việc ứng dụng thực tiễn của SET trong mạch điện tử Các SET dựa trên kim lọai thực sự bị ảnh hưởng mạnh mẽ bởi điện tích offset di động và do đó biểu diễn một sự thay đổi đặc tính điện của chúng trong chu kỳ nhiệt

2.3.4 THUẬN LỢI VÀ KHÓ KHĂN CỦA TRANSISTOR MỘT ĐIỆN TỬ

- SET có trở kháng ra cao do điện trở của tiếp giáp đường hầm cao, có thể cao hơn 25.8kΩ nhiều

- Điện áp máng-nguồn của SET phải nhỏ hơn điện áp cổng để sử dụng SET như là linh kiện chuyển mạch được điều khiển cổng, bởi vì điện áp của chấm lượng tử ảnh hưởng dễ dàng bởi điện áp máng-nguồn

CHƯƠNG 3

VIỆC PHÁT TRIỂN CÁC LINH KIỆN ĐƠN ĐIỆN TỬ SILICON

3.1 GIỚI THIỆU

Một trong những vấn đề thú vị trong công nghệ LSI hiện hành là tăng việc phân tán công suất trong chip Silicon nhỏ Transistor một điện tử (SET) họat động bởi sự di chuyển của một điện tử, tiêu thụ công suất rất thấp và rất nhỏ Những đặc điểm này thích hợp cho việc thiết lập các tầm tích hợp cao hơn Thêm vào đó, SET có những đặc điểm độc đáo mà các transistor MOS thông thường không có đó là: Thứ nhất, SET có thể có nhiều cực cổng Thứ hai là điện dẫn dao động như là một hàm của điện áp cổng Chúng ta có thể lợi dụng những đặc điểm đặc biệt này để thực hiện các chức năng cao với số linh kiện nhỏ

SET có một island nhỏ được nối tới cực nguồn và cực máng thông qua các tụ điện đường hầm Khi họat động ở nhiệt độ phòng thì island nhỏ hơn 10nm Nguyên lý họat động của SET cho phép chúng ta sử dụng bất kỳ vật liệu dẫn điện nào làm vật liệu nền cũng được SET được cấu trúc bởi C60 hoặc carbon nanotube mà đã được chứng minh Tuy nhiên Silicon là sự lựa chọn thích hợp nhất để làm vật liệu nền vì nó kết hợp nanodevices với các chip LSI CMOS thông thường, là những thuận lợi cho ứng dụng đầu tiên của SET Mặc dù không dễ để chế tạo ra những island có kích thước 10nm, khó khăn nhất trong cấu trúc SET là làm thế nào để tiến tới các rào đường hầm ở các mặt của island nhỏ này Chúng ta đã phát minh ra phương pháp xây dựng các SET Silicon nhỏ dựa trên việc xử lý tương tự được sử dụng trong cấu trúc MOSFET Chúng

ta đã sẳn sàng phát minh ra nhiều loại linh kiện một điện tử như là bộ nhớ một điện tử và các mạch logic

Trong phần này chỉ giới thiệu ngắn gọn nguyên lý họat động và đặc tính của SET nhiều cực cổng, sau đó mô tả các phương pháp cấu trúc đối với SET Silicon Bản chất họat động công suất thấp và các chức năng của SET thì thích hợp hơn cho các ứng dụng mạch logic, đồng thời kích thước nhỏ thì cũng thuận lợi cho các bộ nhớ LSI mật độ cao

3.2 NGUYÊN LÝ HỌAT ĐỘNG CỦA SETs ĐA CỰC CỔNG

Hình 3.1 trình bày mạch tương đương của SET đa cực cổng, nó có một island nhỏ giữa cực nguồn và cực máng thông qua các tụ điện đường hầm Nó cũng có các cực cổng được gắn trực tiếp tới island với các điện dung cổng Cgi Trước tiên, để đơn giản thì cực nguồn và cực máng nối mass Khi một điện áp Vgi được đặt vào cực cổng thứ i thì xuất hiện một lượng điện tích CgiVgi Vì vậy, điện tích tổng cộng được tính bởi các điện áp cổng là Σ CgiVgi Điện tích tổng cộng trong island là Ne, với N là số điện tử và

e là điện tích điện tử, thì cân bằng với điện tích ở cực cổng khi Σ CgiVgi = Ne thỏa mãn Từ đó số điện tử N là ổn định, N không thể thay đổi bởi vì dòng điện không thể chảy qua island Khi ΣCgiVgi = (N+1/2)e thì điện áp tĩnh điện của hai trạng thái (N điện tử và N+1 điện tử) bằng nhau Điều này có nghĩa là island có thể chứa N hoặc N+1 điện tử Sau đó, các điện tử chảy ở một thời điểm khi một điện áp nhỏ được đặt giữa cực

nguồn và cực máng Số điện tử trong island là N+1 sau khi một điện tử đơn xuyên hầm từ cực nguồn tới island và số điện tử là N sau khi một điện tử xuyên hầm từ island tới cực máng

Hình 3.1: Mạch tương đương của SET đa cực cổng

Hình 3.2: Đặc trưng dòng điện máng của SET đa cực cổng

Bằng cách lặp lại một cách tuần tự thì sẽ có một dòng điện tùy thuộc vào dòng đường hầm của đơn điện tử Từ kết quả này, dòng điện nguồn –máng biểu thị một đặc tính dao động như là một hàm của điện áp cổng và được trình bày trong hình 3.2 SETs biểu thị hai đặc điểm đặc biệt:

♦ Một là, dòng nguồn-máng được xác định bởi tổng của CgiVgi, dòng máng đối với một SET N ngõ vào được cho bởi:

ID(Vg1, Vg1, ……, Vgi, ……, VgN) = f( C V gi / e)

N i gi

∑

Dòng máng tối thiểu khi tổng C V gi e

N i

gi /

∑ là một số nguyên bởi vì Coulomb blockade xảy ra Ngược lại, khi tổng là một nửa số nguyên thì có dòng chảy bởi vì không xảy ra Coulomb blockade Từ đặc điểm này, đặc tính của nó được xác định bởi tổng các tích điện dung cổng và điện áp cổng Điều này giống như MOSFET nhưng có sự khác nhau cơ bản nhất là ở trong SET các cực cổng có thể nối trực tiếp tới island Điều này không chỉ ảnh hưởng trong việc giảm diện tích linh kiện mà còn lọai bỏ các cấu trúc cực cổng thả nổi

• Hai là, đặc tính dao động của nó Đặc tính dao động thay đổi một cách tuần hòan là một thuận lợi trong việc thực hiện các chức năng tuần hòan như là các bộ cộng hay kiểm tra chẵn lẻû

3.3 CẤU TRÚC CỦA SETs LOẠI SILICON

Khi SET họat động ở nhiệt độ giới hạn T thì island phải nhỏ để duy trì điều kiện Coulomb blockade (đó là e2/2Ctotal>kT, với Ctotal là điện dung tổng của island) Để họat động được ở nhiệt độ phòng thì island phải nhỏ hơn 10nm Khó khăn nhất để cấu trúc SET như thế này là làm thế nào để gắn hai tụ điện đường hầm tới island ở thang đo nano mét Chúng ta đã phát minh ra phương pháp cấu trúc điều khiển được được gọi là (PADOX) mà nó biến đổi một mẫu dây Silicon nhỏ trên một miếng SOI (Silicon on insulator) thành island một điện tử với một tụ điện đường hầm ở mỗi đầu Cấu trúc đầu tiên của SET chứa một dây Silicon một chiều ngắn và hẹp được định hướng tới một miếng SOI mỏng như được trình bày ở hình 3.3a Độ rộng dây tiêu biểu là 30nm, độ cao của dây là độ dày của lớp SOI và cũng khỏang 30nm Độ dài của dây thay đổi từ

30 đến 200nm Khi một dây Silicon hẹp được oxi hóa nhiệt trong một buồng oxygen, thì sự oxi hóa bị triệt tiêu do số lượng ứng suất nén lớn được tích lũy trong SiO2 mới hình thành khi một dây Silicon đường kính 10nm được hình thành bởi việc oxi hóa một dây Silicon đường kính 30nm Khi cấu trúc dây Silicon trình bày trong hình 3.3 bị oxi hóa nhiệt thì ứng suất nén được đưa tới phần giữa của dây Việc xử lý oxi hóa tương đối nhanh hơn trong những đầu dây hơn là ở giữa bởi vì ứng suất biến dạng gây bởi sự oxi hóa từ phía sau trong một lớp hai chiều rộng Chúng ta ước tính bằng cách sử dụng nguyên lý thứ nhất tính tóan rằng việc giảm khỏang băng thông 150meV xảy ra khi ứng suất nén ở giữa dây Silicon là 200000 atm Việc giảm này lọai bỏ ảnh hưởng của việc tăng bandgap khỏang 50meV tùy thuộc vào hiệu ứng kích thước lượng tử trong dây Silicon 5 đến 10nm Như hình 3.3b, hai đỉnh cao được xem như là hai rào đường hầm, một tụ điện đường hầm được hình thành giữa island Silicon và lớp Silicon rộng hơn Một thuận lợi khác của phương pháp này là một island trở nên nhỏ hơn kích thước ban đầu được xác định bởi thuật in thạch bản

Một đặc điểm quan trọng khác của SET được cấu trúc bởi PADOX là sự ổn định của đặc tính điện Trong các SETs thông thường, các điện tích offset di chuyển xung quanh island làm thay đổi đặc tính điện

Hình 3.3: a, Cấu trúc ban đầu của SET trước khi oxi hóa b, Mặt phẳng của linh

kiện và giản đồ điện áp dọc theo dây Silicon

Hình 3.4 trình bày đặc trưng điện áp cổng của cùng một SET được đo trong khoảng thời gian cách nhau 7 năm Trong suốt 7 năm, SET được giữ ở nhiệt độ phòng mặc dù linh kiện được làm lạnh xuống 2 đến 40K để đo đạc Hai đặc tuyến được vẽ hoàn toàn giống nhau với cùng một độ chính xác Điều này chứng tỏ rằng không có việc ảnh hưởng của các điện tích offset di chuyển trong SET được cấu trúc bởi PADOX, có thể là do độ ổn định rất cao trong hệ thống Si/SiO2

Hình 3.4 : Dòng điện dao động như là một hàm của điện áp cổng, được đo ở

40K và điện áp máng là 1mV

3.4 ỨNG DỤNG CỦA SETs

Chúng ta có thể xây dựng các mạch logic một điện tử mà trong đó các SET hoạt động tương tự như những linh kiện MOSFETs trong các mạch logic CMOS Nó cho phép chúng ta sử dụng tiện lợi cộng nghệ thiết kế mạch phức tạp của LSI CMOS Chúng ta đã chứng minh một cổng đảo một điện tử phức tạp với một độ lợi điện áp sử dụng được Một thành phần mạch cơ bản của logic lọai CMOS một điện tử có thể được xây dựng bằng cách sử dụng hai SET giống nhau

Một trong những thuận lợi của phương pháp PADOX là việc xử lý cấu trúc cơ bản thì tương thích với các LSI MOS thông thường Nó cho phép chúng ta dễ dàng kết hợp các SETs và MOSFETs Thực tế chúng ta đã chứng minh một bộ nhớ kết hợp một SET và một MOSFET MOSFET dây một chiều nhỏ được sử dụng như là công tắc để ghi và xóa một số lượng nhỏ các điện tử tới một nút bộ nhớ và SET được sử dụng như là một điện kế để dò các điện tử lưu trữ Trong các ứng dụng logic của SET thì điều thuận lợi là ta sử dụng những đặc điểm độc đáo của SET mà các MOSFET thông thường không có Các ứng dụng có thể có của các linh kiện một điện tử tới các mạch logic được xây dựng bằng cách sử dụng PADOX được trình bày dưới đây:

3.4.1 SET ĐA CỰC CỔNG

Nếu tất cả các điện dung cổng của SET là giống nhau Cg0 và nếu chúng ta sử dụng một điện áp vào đối với mức cao e/2Cg0 thì chức năng của một cổng EX-OR đa ngõ vào được thực hiện Hình ảnh SEM của linh kiện được trình bày trong hình 3.5 Một dây Silicon một chiều nhỏ được cấu trúc trên một miếng SOI được chuyển thành một SET nhỏ dùng phương pháp PADOX Sau đó sử dụng hệ thống phơi chùm điện tử với độ chính xác che phủ cao Hai cực cổng Poly Silicon siêu phẳng được gắn vào sao cho che phủ một phần của island này Đặc tính dao động dòng điện máng như là một hàm của một trong các điện áp cổng được trình bày trong hình 3.6 Nếu điện dung của cả