Thiết kế mạch ghép vi dải ba cổng bốn kênh trong hệ thống băng rộng

Mạch ghép được ứngdụng trong hệ thống đa băng tần cấu hình một anten đơn, có thể điều chỉnh sử dụngtrong dải tần số WLAN 2.5 và 5.0 GHz và UWB 3.1-10.6 GHz để có thể tíchhợp một anten sử

Đại Học Quốc Gia Tp Hồ Chí Minh

TRƯỜNG ĐẠI HỌC BÁCH KHOA

CÔNG TRÌNH ĐƯỢC HOÀN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH

Cán bộ hướng dẫn khoa học: ………

Cán bộ chấm nhận xét 1: ………

Cán bộ chấm nhận xét 2: ………

Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG Tp HCM ngày …… tháng …… năm……

Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: 1 ………

2 ………

3 ………

4 ………

5 ………

Xác nhận của Chủ tịch Hội đồng đánh giá LV và Bộ môn quản lý chuyên ngành sau khi luận văn đã được sửa chữa (nếu có)

Chủ tịch Hội đồng đánh giá LV Bộ môn quản lý chuyên ngành

NHIỆM VỤ LUẬN VĂN THẠC SĨ

Ngày, tháng, năm sinh: 03/01/1983 Nơi sinh: Quảng Ngãi

I- TÊN ĐỀ TÀI: Thiết kế mạch ghép vi dải ba cổng bốn - kênh trong hệ thống

băng rộng

II- NHIỆM VỤ VÀ NỘI DUNG:

 Thiết kế và mô phỏng hai mạch lọc vi dải thông dải song kênh ở các cặptần số 1.55, 4.75 GHz và 2.40, 7.20 GHz đảm bảo triệt các thành phần hàikhông mong muốn xuống dưới -20 dB, dải thông 3 dB đạt được trên 400MHz

 Thiết kế và mô phỏng mạch ghép vi dải ba cổng bốn kênh từ hai mạch lọc

vi dải thông dải song kênh ở các cặp tần số 1.55, 4.75 GHZ và 2.40, 7.20GHz có dải thông 5 dB các kênh khoảng 300 MHz, cách ly hai cổng dưới-30 dB

 Thực hiện làm mạch ghép vi dải trên tấm đế vật liệu Rogers RT5870 cóhằng số điện môi 2.33 và độ dày 1 mm, đo đạc các thông số ma trận tán

xạ trên mạch ghép đã chế tạo và so sánh kiểm chứng với kết quả môphỏng

III- NGÀY GIAO NHIỆM VỤ:

IV- NGÀY HOÀN THÀNH NHIỆM VỤ:

V- CÁN BỘ HƯỚNG DẪN: TS Phan Hồng Phương

CÁN BỘ HƯỚNG DẪN

(Học hàm, học vị, họ tên và chữ ký)

CN BỘ MÔN

QL CHUYÊN NGÀNH

LỜI CẢM ƠN

Trong thời gian thực hiện luận văn, xin chân thành cảm ơn Quý thầy cô Khoa Điện– Điện tử, Bộ môn Viễn thông đã tạo điều kiện tốt nhất giúp đỡ tôi hoàn thành đồ ánnày

Chân thành cảm ơn Giáo viên hướng dẫn TS Phan Hồng Phương, Thầy Hà đã trợ

giúp đắc lực cho việc hoàn thành đồ án

Chân thành cảm ơn đến gia đình, ba mẹ, cùng vợ, là động lực tinh thần rất lớn trongthời gian thực hiện đồ án

Cảm ơn các bạn bè đồng nghiệp

TÓM TẮT LUẬN VĂNTHIẾT KẾ MẠCH GHÉP VI DẢI BA CỔNG – BỐN KÊNH TRONG HỆ

THỐNG BĂNG RỘNG (THÁNG 10/2010)

Công việc thiết kế mạch ghép vi dải ba cổng bốn kênh trong hệ thống băngrộng mà luận văn đang hướng tới gồm hai bước chính Bước thứ nhất là thiết kế haimạch lọc vi dải song kênh (dual-band) thông dải ở các cặp tần số 1.55, 4.75 GHz và2.40, 7.20 GHz sử dụng cấu trúc ghép song song cộng hưởng nửa bước sóng Bướcthứ hai là kết hợp hai mạch lọc vi dải song kênh thành một mạng thích ứng bốnkênh, sử dụng các kiểu kết nối hình chữ T hiệu chỉnh Yêu cầu thiết kế của mạchghép là bốn kênh truyền ở có dải thông 5 dB từ 300 – 500 MHz, độ cách ly giữacổng hai và cổng ba dưới -30 dB Dải thông các kênh của mạch ghép được điềukhiển bởi kích thước và khoảng các đường vi dải Bằng cách tạo rãnh, tối ưu vị trí

và kích thước của rãnh tại vùng chồng lắp giữa hai thanh ghép vi dải để triệt cácthành phần hài không mong muốn Các tần số trung tâm các kênh được điều chỉnhbằng cách thay đổi độ dài của từng tầng đường ghép vi dải Mạch ghép được ứngdụng trong hệ thống đa băng tần cấu hình một anten đơn, có thể điều chỉnh sử dụngtrong dải tần số WLAN (2.5 và 5.0 GHz) và UWB (3.1-10.6 GHz) để có thể tíchhợp một anten sử dụng chung cho cả hai hệ thống

MỤC LỤC

MỤC LỤC 1

CÁC KÝ HIỆU VÀ THUẬT NGỮ 3

DANH SÁCH HÌNH VẼ 5

DANH SÁCH BẢNG BIỂU 8

Chương 1 MỞ ĐẦU 9

1.1 Đặt vấn đề và phạm vi nghiên cứu 9

1.2 Tổ chức Luận văn 12

1.3 Cơ sở lý thuyết về cấu trúc vi dải 12

1.3.1 Cấu trúc đường vi dải đơn 12

1.3.2 Cấu trúc đường vi dải song song 14

Chương 2 THIẾT KẾ MẠCH LỌC VI DẢI THÔNG DẢI SONG KÊNH 17

2.1 Giới thiệu 17

2.2 Cơ sở thiết kế 17

2.3 Triệt các thành phần hài 19

2.4 Thiết kế và mô phỏng 20

2.4.1 Tính toán các kích thước ban đầu 20

2.4.2 Mô phỏng và hiệu chỉnh cấu trúc 22

2.5 Kết luận 31

Chương 3 THIẾT KẾ MẠCH GHÉP VI DẢI BA CỔNG BỐN KÊNH 32

3.1 Giới thiệu 32

3.2 Cơ sở thiết kế 32

3.3 Thiết kế và mô phỏng 35

3.3.1 Tính toán các kích thước ban đầu 35

3.3.2 Mô phỏng và hiệu chỉnh cấu trúc 36

3.4 Hiệu chỉnh kích thước và chế tạo 40

3.5 Kết luận 42

4.1 Đo đạc mạch ghép ba cổng 43

4.1.1 Cách thức đo đạc ma trận tán xạ 43

4.1.2 Kết quả đo các thông số phản xạ 43

4.1.3 Kết quả đo các thông số truyền đạt 46

4.2 So sánh kết quả đo đạc và kết quả mô phỏng 47

4.3 Đánh giá 52

Chương 5 TỔNG KẾT VÀ HƯỚNG PHÁT TRIỂN CỦA ĐỀ TÀI 53

5.1 Tổng kết 53

5.2 Hướng phát triển của đề tài 54

TÀI LIỆU THAM KHẢO 55

LÝ LỊCH KHOA HỌC 59 Phụ lục I CÁC PHƯƠNG TRÌNH KIRSCHING VÀ JANSEN I-1 I.1 Phương trình tính trở kháng đặc tính của đường vi dải đơn (Wheeler) I-1 I.2 Trở kháng mode chẵn và mode lẻ ở trạng thái tĩnh I-1 I.3 Trở kháng đặc tính mode chẵn và mode lẻ ở trạng thái tán xạ I-3 I.4 Hằng số điện môi hiệu dụng của mode chẵn và mode lẻ ở trạng thái tĩnhI-6 I.5 Hằng số điện môi hiệu dụng của mode chẵn và mode lẻ ở trạng thái tán xạ

I-7 I.6 Đoạn vi dải hở mạch đầu cuối (open-end) I-8

MẠCH ĐIỆN II-1 II.1 Bộ lọc mẫu Chebyshev II-1 II.1.1 Đáp ứng Chebyshev II-1 II.1.2 Bộ lọc mẫu Chebyshev và các phần tử II-3 II.2 Các biến đổi mạch điện II-6 II.2.1 Biến đổi mạch điện: II-6 II.2.2 Các bộ lọc với biến đổi mạch điện II-7 II.3 Phép biến đổi từ bộ lọc mẫu thông thấp sang bộ lọc thông dải II-10

c Vận tốc truyền sóng điện từ trong môi trường không gian tự do

Z0 , Z0o Trở kháng mode chẵn và trở kháng mode lẻ của hai đường vi dải

xét trong trường hợp không tổn hao

t Độ dày của lớp dải dẫn

FBW The fractional bandwidth

ISM The Industrial, Scientific And Medical

TEM-mode Transverse ElectroMagnetic

U-NII The Unlicensed National Information Infrastructure

DANH SÁCH HÌNH VẼ

Hình 1 1 Dải tần WLAN và UWB để thực hiện mạch ghép ở [5] 9

Hình 1 2 Các kiến trúc của mạch ghép: (a) Sử dụng bốn bộ lọc thông dải đơn băng, (b) Sử dụng hai bộ lọc thông dải song băng, (c) Sử dụng một khóa chuyển mạch để kết nối đến hai bộ lọc thông dải song băng, (d) Sử dụng một bộ chia công suất để kết nối đến hai bộ lọc 10

Hình 1 3 Cấu trúc đường vi dải đơn 12

Hình 1 4 Cấu trúc đường vi dải song song .14

Hình 1 5 Các mode cận-TEM của hai đường vi dải song song: (a) mode chẵn, (b) mode lẻ 15

Hình 2 1 Hình dạng mạch lọc cộng hưởng nửa bước sóng, kiểu dáng Parallel-Coupled .18

Hình 2 2 Hình dạng mạch lọc thiết kế ban đầu: (a) Mạch lọc thứ nhất, (b) Mạch lọc thứ hai .22

Hình 2 3 Mô phỏng đáp ứng tần số S(1,1) và S(2,1) của mạch lọc thứ nhất .23

Hình 2 4 Mô phỏng đáp ứng tần số S(1,1) và S(2,1) của mạch lọc thứ hai .23

Hình 2 5 Các hình dạng hiệu chỉnh cấu trúc của mạch lọc thứ nhất 24

Hình 2 6 Mô phỏng đáp ứng tần số mạch lọc thứ nhất sau mỗi lần hiệu chỉnh cấu trúc .25

Hình 2 7 Đáp ứng tần số của mạch lọc thứ nhất hiệu chỉnh cấu trúc để dịch chuyển tần số trung tâm dải thông 26

Hình 2 8 Các hình dạng hiệu chỉnh cấu trúc mạch lọc thứ hai .27

Hình 2 9 Mô phỏng đáp ứng tần số mạch lọc thứ hai sau mỗi ba lần hiệu chỉnh cấu

trúc .27

Hình 2 10 Mô phỏng đáp ứng tần số của mạch lọc thứ hai khi hiệu chỉnh cấu trúc-tiếp theo 28

Hình 2 11 Mô phỏng đáp ứng tần số mạch lọc thứ hai khi hiệu chỉnh rãnh biên.29 Hình 2 12 Đồ thị mô phỏng đáp ứng tần số của hai mạch lọc sau khi hiệu chỉnh cấu trúc để triệt các thành phần hài .30

Hình 2 13 Các kích thước của hai mạch lọc thông dải đã mô phỏng 31

Hình 3 1 Sơ đồ khối của thiết kế mạch ghép .32

Hình 3 2 Kích thước đường vi dải ban đầu của mạch ghép .33

Hình 3 3 Quy trình thiết kế mạch ghép .34

Hình 3 4 Hình dạng ban đầu kiểu ghép hình chữ T .35

Hình 3 5 Hiệu chỉnh cấu trúc ghép hình chữ T sang cấu trúc ghép cận hình chữ Y 36

Hình 3 6 Hình dạng mạch ghép đã hiệu chỉnh kiểu ghép chữ T sang kiểu ghép cận chữ Y 37

Hình 3 7 Mô phỏng các đáp ứng S11, S21, S31 của mạch ghép đã hiệu chỉnh khuỷu .37

Hình 3 8 Hình dạng mạch ghép đã hiệu chỉnh các khuỷu hai nhánh mạch ghép 38 Hình 3 9 Kết quả mô phỏng các đáp ứng S11, S21, và S31 của mạch ghép sau hiệu chỉnh khuỷu và cân bằng chiều ngang 38

Hình 3 10 Mô phỏng đáp ứng S23 của mạch ghép 39

Hình 3 11 Kết quả mô phỏng các đáp ứng mạch ghép sau khi hiệu chỉnh cấu trúc để chế tạo .41

Hình 3 12 Hình dạng mạch ghép đã chế tạo .42

Hình 4 1 Đo đạc thông số S11 tại cửa 1 khi phối hợp trở kháng 50 Ohm cửa 3 44

Hình 4 2 Đo đạc thông số S11 tại cửa 1 khi phối hợp trở kháng 50 Ohm cửa 2 .44 Hình 4 3 Đo đạc thông số S22 tại cửa 2 .45

Hình 4 4 Đo đạc thông số S33 tại cửa 3 .45

Hình 4 5 Đo đạc thông số S21 khi phối hợp trở kháng 50 Ohm tại cửa 3 .46

Hình 4 6 Đo đạc thông số S31 khi phối hợp trở kháng 50 Ohm tại cửa 2 .46

Hình 4 7 So sánh kết quả đo đạc và kết quả mô phỏng thông số S11 .47

Hình 4 8 So sánh kết quả đo đạc và kết quả mô phỏng thông số S22 .48

Hình 4 9 So sánh kết quả đo đạc và kết quả mô phỏng thông số S33 .48

Hình 4 10 So sánh kết quả đo hệ số S11: (a) Trước khi xử lý mối hàn; (b) Sau khi xử lý mối hàn .49

Hình 4 11 Kết quả đo đạc hệ số sóng đứng VSWR tại cổng chung 50

Hình 4 12 Kết quả mô phỏng hệ số sóng đứng VSWR tại cổng chung 50

Hình 4 13 So sánh kết quả đo đạc và kết quả mô phỏng thông số S21 .51

Hình 4 14 So sánh kết quả đo đạc và kết quả mô phỏng thông số S31 .51

DANH SÁCH BẢNG BIỂU

Bảng 2 1 Các thông số điện của mạch lọc thứ nhất cộng hưởng nửa bước sóng, haicực 21Bảng 2 2 Các thông số điện của mạch lọc thứ hai cộng hưởng nửa bước sóng, haicực 21Bảng 2 3 Các tham số thiết kế của mạch lọc thứ nhất cộng hưởng nửa bước sóng,ghép vi dải song song 22Bảng 2 4 Các tham số thiết kế của mạch lọc thứ hai cộng hưởng nửa bước sóng,ghép vi dải song song 22

Bảng 3 1 Các kích thước ban đầu của kiểu ghép hình chữ T cho mạch ghép .36Bảng 3 2 So sánh dải thông 5 dB các kênh của mạch ghép trước và sau khi hiệuchỉnh để chế tạo 41

Bảng 4 1 So sánh kết quả đo đạc và mô phỏng các dải thông ở mức 5 dB 52Bảng 4 2 So sánh kết quả đo đạc và mô phỏng các dải thông ở mức 10 dB 52

Chương 1 MỞ ĐẦU

Các mạng thông tin viễn thông ngày nay từ thông tin vệ tinh, thông tin di động,cho đến các mạng cá nhân không dây, và nhiều hệ thống thông tin khác đều hoạtđộng ở chế độ song công Các hệ thống này còn yêu cầu băng thông rộng, hoặctruyền ở chế độ đa băng tần Tuy nhiên việc truyền ở chế độ đa băng tần đòi hỏi cầnnhiều anten được sử dụng trong hệ thống Khi đó, một mạch ghép cho nhiều kênhthu hoặc nhiều kênh phát sử dụng chung một anten là một giải pháp được ưachuộng ở các thiết bị lưu động

Shyh-Kang Jeng [5] đã đưa ra ý tưởng mạch ghép ba cổng – bốn kênh băngrộng nhằm tích hợp hệ thống WLAN sử dụng dải tần 2.4, 5.0 GHz và hệ thốngUWB sử dụng dải tần 3.1-10.6 GHz (Hình 1 1) để dùng chung một anten Trong

khi đó, D Budimir [1] sử dụng mạch ghép này như là công cụ để tích hợp các

chuẩn Wireless sử dụng các dải tần 1.65, 2.5, 4.65, 6.9 GHz vào chung một thiết bị

Do đó, mạch ghép vi dải ba cổng – bốn kênh là một trong những chiếc chìa khóaquan trọng để thành công trong việc đưa ra cấu hình sử dụng một anten đơn

Hình 1 1 Dải tần WLAN và UWB để thực hiện mạch ghép ở [5].

Việc thiết kế một mạch ghép trong hệ thống băng rộng gặp nhiều thách thức.Hầu hết các phương pháp truyền thống thiết kế mạch ghép tập trung vào trường hợpbăng hẹp và một cổng chỉ sử dụng cho một kênh Ming-Iu Lai và Shyh-Kang Jeng[5] đã đưa ra bốn kiểu kiến trúc để thiết kế một mạch ghép vi dải ba cổng – bốnkênh sử dụng trong hệ thống băng rộng được thể hiện trên Hình 1 2.

Hình 1 2 Các kiến trúc của mạch ghép: (a) Sử dụng bốn bộ lọc thông dải đơn băng, (b) Sử dụng hai

bộ lọc thông dải song băng, (c) Sử dụng một khóa chuyển mạch để kết nối đến hai bộ lọc thông dải

song băng, (d) Sử dụng một bộ chia công suất để kết nối đến hai bộ lọc.

Một vài kiểu thiết kế trực quan là thực hiện bốn bộ lọc thông dải đơn băng,hoặc hai mạch lọc song băng và sau đó kết nối các bộ lọc với nhau như các tài liệu[1], [2], [3], [8], được chỉ trên Hình 1 2(a) (b) Đối với kiểu kiến trúc này, một sốcác tác động tương hỗ không mong muốn giữa các bộ lọc có thể gây ra suy biếnnghiêm trọng ở các dải thông và dải chắn Một cách khác là kết hợp các bộ lọc sửdụng một khóa chuyển mạch hoặc bộ chia công suất, như chỉ trên Hình 1 2(c) và(d) Đối với kiểu kiến trúc với một khóa chuyển mạch mang lại hiệu quả kinh tếkhông cao bởi nó cần một mạch phụ điều khiển khóa chuyển mạch, còn giải pháp

sử dụng bộ chia công suất thì mỗi kênh sẽ mất 3 dB phụ và việc thiết kế bộ chia

Trong đề tài này, kiểu kiến trúc Hình 1 2(b) được chọn lựa để thiết kế mạchghép vi dải ba cổng – bốn kênh như mong muốn Cấu trúc bốn bộ lọc thông dảisong băng được nghiên cứu cho mạch ghép này tương tự như các bộ lọc thông dảicộng hưởng nửa bước sóng (Half-Wavelength Resonator) mà đặc tính thông dải của

bộ lọc được điều khiển bởi kích thước và khoảng cách các đường vi dải kết nối songsong Các tần số trung tâm 1.55, 2.4, 4.75, 7.2 GHz được coi như một kênh đơnbăng, trong đó tương ứng hai cặp tần số trung tâm 1.55 và 4.75 GHz, 2.4 và 7.2GHz được xem xét tương tự như hai kênh thu/phát song băng trong hệ thống cấuhình một anten đơn

Công việc thiết kế mạch ghép vi dải trong hệ thống băng rộng mà luận văn đanghướng tới gồm hai bước chính Bước thứ nhất là thiết kế bộ lọc vi dải thông dải, gọiđúng hơn là mạch lọc vi dải song kênh dải thông rộng được điều khiển bởi kíchthước và khoảng các đường vi dải, sau đó sử dụng phương pháp hiệu chỉnh cấu trúc

để triệt các thành phần hài không mong muốn Bước thứ hai là kết hợp hai mạch lọc

vi dải song kênh thành một mạng thích ứng bốn kênh, sử dụng các kiểu kết nối hìnhchữ T [5], hoặc hình chữ Y [8] Yêu cầu chính của bất kỳ mạch ghép nào là có độcách ly cao giữa các bộ lọc, cũng như cách ly giữa cổng hai và cổng ba trong mạchghép ba cổng – bốn kênh nói riêng, và hệ số sóng đứng VSWR tại cổng chung làthấp nhất Thông thường, một khi kết nối vi dải từ các bộ lọc khác nhau đến cổngchung là nguyên nhân gây ra ảnh hưởng giữa các mạnh lọc và đặc tính hàm truyềnban đầu bị suy giảm Do đó, cần thiết phải hiệu chỉnh phụ từ các mạch lọc và cấutrúc kiểu kết nối ghép

Một vấn đề nữa là băng thông cho mỗi kênh trong mạch ghép phải đủ rộng.Một kênh vô tuyến được gọi là băng rộng khi băng thông của nó lớn hơn 1/4 tần sốtrung tâm sóng mang của nó Standard ECMA-368 [12] đưa ra chuẩn siêu băngrộng UWB với băng thông cho mỗi kênh truyền lên đến 528 MHz sử dụng ở dải tần3.1-10.6 GHz Trong đề tài này, do ảnh hưởng nhiều của đặc tính vật liệu làm đếhiện có và khả năng chế tạo mà ta đặt ra mục tiêu băng thông 5 dB cho mỗi kênh

1.2 Tổ chức Luận văn

Luận văn được tổ chức thành năm chương, trong đó:

Chương 1 sẽ giới thiệu tổng quan về ý tưởng thiết kế mạch ghép vi dải, phạm vinghiên cứu của đề tài, cách thức tổ chức luận văn, và cơ sở chung về mạch thiết kế.Chương 2 thiết kế các mạch lọc vi dải sử dụng hai đường truyền sóng songsong Phương pháp thực nghiệm hiệu chỉnh cấu trúc sẽ được sử dụng nhằm tìm rađáp ứng đạt yêu cầu

Chương 3 thiết kế mạch ghép vi dải ba cổng bốn kênh bằng phương pháp hiệuchỉnh cấu trúc, thông qua mô phỏng để chọn các hệ số thích hợp

Chương 4 là kết quả đo đạc và đánh giá

Chướng 5 sẽ tổng kết và đưa ra hướng phát triển của đề tài

1.3.1 Cấu trúc đường vi dải đơn

Một cấu trúc vi dải đơn bao gồm một dải dẫn (microstrip line) với độ rộng Wvà

độ dày t được đặt trên một lớp đế điện môi với hằng số điện môi tương đối  rvàchiều dày h; lớp thấp nhất của đế là một mặt phẳng dẫn khác được xem như mặtphẳng đất (Hình 1 3)

Hình 1 3 Cấu trúc đường vi dải đơn

Ở cấu trúc này, dải dẫn được tiếp xúc với hai môi trường, ở trên là lớp khôngkhí, ở dưới là lớp điện môi, nên cấu trúc này còn được gọi là cấu trúc không đồngnhất và hai môi trường gọi là hai môi trường dẫn sóng Vì lớp điện môi không đồngnhất trong môi trường vi dải nên sự phân bố điện trường E

cũng không liên tụcgiữa hai môi trường Tuy nhiên lý thuyết đã chứng minh được sóng lan truyền dọctheo đường vi dải là sóng cận – TEM (quasi-TEM) [27], và do đó các công thức chosóng thuần-TEM vẫn có thể áp dụng gần đúng Vận tốc truyền sóng của dải dẫnkhông những phụ thuộc vào đặc tính vật liệu mà còn phụ thuộc vào kích thước vật

lý của dải dẫn Phân tích ở trạng thái cận tĩnh, mode truyền chính trong dải dẫnđược giả định là mode thuần- TEM Khi đó, đặc tính truyền dẫn của đường vi dảiđược đặc trưng bởi hai tham số: hằng số điện môi hiệu dụng  re và trở kháng đặctính Z c, được xác định bởi [9]:

d a c

a

d re

C C c Z C C

từ trong môi trường không gian tự do (c 3 0  10 8m/s)

Các ảnh hưởng đặc trưng đối với cấu trúc vi dải đơn bao gồm:

 Ảnh hưởng của độ dày dải dẫn,

 Ảnh hưởng phân tán trong dải dẫn,

 Ảnh hưởng tổn hao dải dẫn, tổn hao điện môi, tổn hao bức xạ,

 Ảnh hưởng đường biên

Bước sóng dẫn hướng cho mode cận-TEM được tính toán theo công thức [9]:

) ( ).

(

300

mm GHz

g



trong đó  g tính theo mm và f tính theo GHz

1.3.2 Cấu trúc đường vi dải song song

Cấu trúc đường vi dải song song (Hình 1 4) bao gồm hai dải dẫn song song có

độ rộng W, độ dày t và cách nhau một khe hở s, chúng được đặt trên một lớp đếđiện môi có hằng số điện môi tương đối  r; lớp thấp nhất của đế điện môi là mộtmặt phẳng dẫn Cấu trúc này thường được sử dụng rộng rãi cho thiết kế mạch lọc vidải

Hình 1 4 Cấu trúc đường vi dải song song.

Để phân tích đặc tính đường vi dải song song, ta phân tích chúng theo hai modecận-TEM: mode chẵn (even mode) và mode lẻ (odd mode) Ở trạng thái gần tĩnh,trở kháng đặc tính của mode chẵn, trở kháng đặc tính mode lẻ, và hằng số điện môihiệu dụng của đường vi dải song song được xác định theo điện dung mode chẵn C e

và điện dung mode lẻ C o Điện dụng mode chẵn và điện dung mode lẻ được mô tảtheo phương trình [9] (Hình 1 5):

'

f f p

e C C C

ga gd f p

trong đó:

C được định nghĩa là tụ điện mặt phẳng song song giữa dải dẫn và mặtphẳng đất, được xác định bởi

h W

h A

C

/ 53 2 33 2 exp 1 0 exp

) / 8 tanh(

).

/ (

1 '

Hình 1 5 Các mode cận-TEM của hai đường vi dải song song: (a) mode chẵn, (b) mode lẻ

Đối với mode lẻ, C ga và C gd lần lượt là tụ điện biên giữa hai dải dẫn qua lớpkhông khí và lớp điện môi trong vùng khe hở hai dải dẫn

Trở kháng đặc tính mode chẵn và trở kháng mode lẻ được xác định bởi:

Hằng số điện môi hiệu dụng của mode chẵn e

re

 và của mode lẻ o

re

 được tínhtheo công thức :

a e e e

re C / C

a o o o

Chương 2 THIẾT KẾ MẠCH LỌC VI DẢI THÔNG DẢI SONG KÊNH

Mạch lọc vi dải thường được sử dụng khá nhiều trong kỹ thuật siêu cao tần, bởicác đường vi dải vừa làm dây nối vừa có chức năng loại bỏ những thành phần tần sốkhông mong muốn Mạch lọc cộng hưởng nửa bước sóng và mạch lọc cộng hưởngmột phần tư bước sóng thường được đưa ra thiết kế và chế tạo Phần sau đây đi thiết

kế hai mạch lọc vi dải song kênh (dual-band) thông dải ở các cặp 1.55, 4.75 GHz

và 2.40, 7.20 GHz sử dụng cấu trúc ghép song song cộng hưởng nửa bước sóng

Kiểu kiến trúc cho từng mạch lọc vi dải cũng quyết định nhiều đến đặc tínhtruyền đạt của mạch ghép Sở dĩ điều này là vì chúng dễ bị ảnh hưởng qua lại vớinhau khi đặt chung một tấm vi dải M J Lancaster [9] đưa ra nhiều kiểu dáng mạchlọc vi dải thông dải, và mạch lọc thông dải cộng hưởng nửa bước sóng có kiểu dángcác đường vi dải đặt song song nhau (Parallel-Coupled, Half-Wavelength ResonatorFilter) được chọn lựa trong đề tài này

Hình 2 1 Hình dạng mạch lọc cộng hưởng nửa bước sóng, kiểu dáng Parallel-Coupled.

Hình 2 1 là kiểu dáng mạch lọc thông dải với các đường vi dải đặt song songnhau Việc thiết kế mạch lọc thông dải chung quy về là đi tìm các kích thước vi dảiđáp ứng vào ra được thỏa mãn Các phương trình thiết kế cho kiểu bộ lọc này đượccho bởi [9], [11]:

1 0 0

01

2 g g

FBW Y

J  

(2 1a)

1 , , 2 , 1 j 1

g

FBW Y

J

j j

j 

(b)

1 0

1 ,

.

n n

n

g g

FBW Y

( c)

ở đây: g0, g1, …, gn là phần tử của mạch lọc mẫu thông thấp kiểu cấu trúc bậc thang(ladder-line) với tần số cắt được chuẩn hóa C  1rad/s, và FBW (fractionalbandwidth) được định nghĩa bởi dải thông của mạch lọc thông dải chia cho tần sốtrung tâm J ,j1 là các độ dẫn nạp đặc tính của biến đổi J (J-inverters) và Y0 là độdẫn nạp đặc tính của đường vi dải đầu cuối

Các dẫn nạp đặc tính J ,j1 được tính theo trở kháng đặc tính của mode chẵn vàmode lẻ của đường ghép cộng hưởng, mối liên hệ của chúng được xác định bởi [9]:

 

1 1

2

0

1 ,

0

1 ,

0 1 , 0

2

0

1 ,

0

1 ,

0 1 , 0

J Y Z

Y

J Y

J Y Z

j j

j o

j j

j e

(2 2)

Bước tiếp theo của công việc thiết kế bộ lọc là đi tìm các kích thước của cácđường vi dải ghép mà chúng quyết định đến trở kháng của mode chẵn và mode lẻmong muốn Sử dụng các phương trình cơ bản của các đường vi dải ghép song song(Parallel Coupled) ở [9], [10], [25], và áp dụng một trong các mạch lọc mẫu thôngthấp Chebyshev ta tìm được độ rộng và khoảng cách đối với mỗi cặp ghép một nửabước sóng

Chiều dài thực của mỗi phần đường ghép được xác định bởi [8]:

   

j o re j e re

Có nhiều phương pháp kết hợp để giải quyết vấn đề này Một cách chung nhất

để triệt thành phần hài thứ nhất là cân bằng vận tốc pha của mode chẵn (even mode)

và mode lẻ (odd mode) của các đường ghép Tại vùng cộng hưởng chồng lấp giữahai đường ghép có một hiệu ứng là nếu tăng độ dài điện của mode lẻ thì mode này

sẽ truyền sóng nhanh hơn mode chẵn trong đường ghép vi dải song song [18] Tuynhiên phương pháp này không thể triệt được thành phần hài thứ hai ở tần số 3 f0.Một cách khác là sử dụng một tụ điện phụ để làm chậm vận tốc pha của mode

lẻ [19], hoặc tạo đường rãnh tại vùng chồng lắp để đạt được sự cân bằng giữa modetruyền [21] Gần đây có một số phương pháp triệt cả hai thành phần tần số hài Ở[17] đưa ra cách triệt cả hai thành phần tần số hài này bằng cách tạo rãnh tại méptại các tầng vi dải, trong khi đó [8] lại thêm vào các đường nhánh vi dải phụ Trongphần thiết kế sau ta tạo rãnh tại trung tâm các tầng vi dải, sau đó tiếp tục tạo rãnh tạivùng chồng lắp giữa các tầng vi dải

2.4.1 Tính toán các kích thước ban đầu

Bộ lọc song kênh thứ nhất được thiết kế với các tần số trung tâm 2.4, 7.2 GHz;

và bộ lọc song kênh thứ hai ở tần số trung tâm 1.55, 4.75 GHz Mỗi kênh của bộ lọc

có độ rộng băng thông 300MHz Giả định rằng mạch lọc vi dải được làm trên lớp đế

vật liệu Rogers RT5870 có hằng số điện môi 2.33 và độ dày bằng 1 mm Sử dụng

bộ lọc mẫu thông thấp Chebyshev bậc hai (n 2), độ gợn dải thông L Ar  0 1dB vớicác tham số [Phụ lục 2]:

0 1

chọn lựa Tần số trung tâm băng trên của mạch lọc sẽ được điều chỉnh bằng cáchtăng giảm độ dài tầng một và tầng ba của mạch lọc.

Bảng 2 1 Các thông số điện của mạch lọc thứ nhất cộng hưởng nửa bước sóng, hai cực

j

0 1 , / Y

ta sẽ tính được các kích thước của mạch lọc thông qua giải hệ phương trình

Kirchning và Jansen [26] gồm hệ chín mươi phương trình lồng ghép nhau bằng

công cụ Matlab Đường vi dải 50 Ohm đầu vào được tính toán với độ rộng 2.97

mm, chiều dài được chọn là 10 mm Các kết quả tham số thiết kế mạch lọc được liệt

kê ở Bảng 2 3 và Bảng 2 4

Bảng 2 3 Các tham số thiết kế của mạch lọc thứ nhất cộng hưởng nửa bước sóng, ghép vi dải song

2.4.2 Mô phỏng và hiệu chỉnh cấu trúc

Từ các giá trị kích thước được tính toán, ta vẽ kích thước trong phần mềm môphỏng IE3D V14.2 Hình dạng mạch lọc vi dải được vẽ trong phần mềm mô phỏngthể hiện trên Hình 2 2 Kết quả mô phỏng các đáp ứng của mạch lọc Hình 2 3 vàHình 2 4

Hình 2 2 Hình dạng mạch lọc thiết kế ban đầu: (a) Mạch lọc thứ nhất, (b) Mạch lọc thứ hai.

Hình 2 3 Mô phỏng đáp ứng tần số S(1,1) và S(2,1) của mạch lọc thứ nhất.

Trên Hình 2 3, hai thành phần hài không mong muốn ở các tần số 5.00 GHz và5.19 GHz của mạch lọc thứ nhất sẽ là phần nhiễu ở băng trên của mạch lọc thứ hai.Ngược lại, các thành phần hài 3.30, 3.41 GHz và 6.58, 6.83 GHz thể hiện trên Hình

2 4 của mạch lọc thứ hai cũng sẽ ảnh hưởng đến dải thông của mạch lọc thứ nhấttrong trường hợp kết hợp chúng lại thành một mạch ghép Do đó, các thành phầnhài này cần được triệt xuống đến mức có thể để khỏi ảnh hưởng đến dải thông củamạch lọc còn lại Như trình bày ở trên, có nhiều phương pháp để thực hiện triệt cácthành phần hài, trong đề tài này sẽ hiệu chỉnh cấu trúc mạch lọc bằng cách tạo rãnhtại trung tâm của tầng mỗi tầng ghép, sau đó tạo tiếp rãnh thứ hai thứ ba tại vùngchồng lắp giữa hai tầng của mạch lọc

Hình 2 5 Các hình dạng hiệu chỉnh cấu trúc của mạch lọc thứ nhất.

Trên Hình 2 5 là các hình dạng hiệu chỉnh cấu trúc của mạch lọc thứ nhất Đầutiên, hai rãnh được tạo ra tại trung tâm của tầng một và tầng ba của mạch lọc nhưtrên Hình 2 5(a) Để kích thước của rãnh được hợp lý, ta sử dụng hai biến theochiều dọc và chiều ngang để mở rộng kích thước rãnh Hàm đa mục tiêu với các giátrị tham số S2130dB được đặt ra trong dải tần số từ 4 8  5 2GHz và sử dụngcông cụ tối ưu của phần mềm IE3D, ta tìm được kích thước rãnh tối ưu nhất là 0.72

mm theo chiều ngang và 0.67 mm theo chiều dọc Trong lần tối ưu này thì thành

phần hài cao nhất trong dải tầng 4 8  5 2GHzđạt được là -25 dB tại tần số 5.09GHz.

Tiếp tục tạo rãnh tại trung tâm tầng thứ hai của mạch lọc như Hình 2 5(b).Thực hiện tối ưu hai kích thước chiều ngang và chiều dọc Lần tối ưu này chỉ cònxuất hiện một đỉnh của thành phần hài ở tần số 4.84 GHz ở mức -24.7 dB với kíchthước rãnh tối ưu là 0.99 mm theo chiều ngang và 1.16 mm theo chiều dọc Vẫn tiếptục tạo rãnh ở tầng một và tầng ba của mạch lọc bằng dịch chuyển rãnh theo chiềungang về hai phía của vùng chồng lắp tầng một – tầng hai và tầng ba – tầng hai củamạch lọc như Hình 2 5(c) Kết quả mô phỏng đáp ứng tần số sau ba lần hiệu chỉnhcấu trúc được thể ở Hình 2 6 Khi đó, tại tần số hài ở 5.00 GHz được triệt từ -6.4

dB xuống còn -42.6 dB và tại tần số 5.10 GHz cũng được triệt từ -9.7 dB xuống còn-39.7 dB

Hình 2 6 Mô phỏng đáp ứng tần số mạch lọc thứ nhất sau mỗi lần hiệu chỉnh cấu trúc.

Dải thông 3dB của mạch lọc từ cấu trúc Hình 2 6(c) từ 2.21-2.66 GHz băngdưới và 7.1-7.7 GHz băng trên Để đạt được mục tiêu thiết kế, bước tiếp theo ta hiệuchỉnh cấu trúc để đạt được các dải thông đúng như tần số thiết kế 2.4 GHz và 7.2GHz bằng cách tăng độ dài điện tầng một và tầng ba của mạch lọc Hình 2 7 thểhiện đáp ứng tần số khi thay đổi độ dài điện ở tầng một và tầng ba dài thêm 1 mm ởcấu trúc Modified_1, sau đó di chuyển hai rãnh rìa ở tầng một và tầng ba về phíachồng lắp thêm 0.4 mm triệt thành phần hài kết quả được cấu trúc Modified_2 vàkhi đó ta được mục tiêu thiết kế Dải thông 3 dB ở mạch lọc hai băng này đạt được2.21 – 2.66 GHz băng dưới và 6.90 - 7.50 GHz băng trên.

Hình 2 7 Đáp ứng tần số của mạch lọc thứ nhất hiệu chỉnh cấu trúc để dịch chuyển tần số trung tâm

dải thông

Hình 2 8 Các hình dạng hiệu chỉnh cấu trúc mạch lọc thứ hai.

Hình 2 9 Mô phỏng đáp ứng tần số mạch lọc thứ hai sau mỗi ba lần hiệu chỉnh cấu trúc.

Tương tự như mạch lọc song kênh thứ nhất, ở mạch lọc song kênh thứ hai tacũng lần lược hiệu chỉnh cấu trúc như trên Hình 2 8 (a), (b), (c) Kết quả mô phỏngđược thể hiện trên Hình 2 9 Cấu trúc mạch lọc được mô phỏng ở Hình 2 9 (c) đãtriệt được hai thành phần hài ở tần số 3.30, 3.41 GHz xuống mức dưới -40 dB Tuynhiên vẫn còn hai thành phần hài ở tần số 6.43, 6.78 GHz vẫn còn ở mức -15 dB.Tiếp tục triệt các thành phần hài này bằng cách hiệu chỉnh cấu trúc Hình 2 8 (d), (e)

và kết quả mô phỏng ở Hình 2 10

Hình 2 10 Mô phỏng đáp ứng tần số của mạch lọc thứ hai khi hiệu chỉnh cấu trúc- tiếp theo.

Đồ thị thông số [S] trên Hình 2 10 cấu trúc (e) đã triệt được các thành phầnkhông mong muốn và chỉ còn một thành phần ở tần số 6.39 GHz ở mức -24.9 dB cóthể chấp nhận được Tuy nhiên chúng lại xuất hiện một thành phần hài không mong

muốn ở tần số 7.8 GHz, ta tiếp tục hiệu chỉnh cấu trúc bằng cách giảm nhỏ kíchthước hai rãnh biên ở tầng hai của mạch lọc, sau đó lại dịch chuyển về hai biên Kếtquả mô phỏng sau khi hiệu chỉnh được thể hiện trên Hình 2 11, ta đã triệt được 20

dB tại dải tần số 6.5-7.0 GHz, dải thông 3 dB kênh dưới 1.36-1.77 GHz và kênhtrên 4.55-4.98 GHz

Hình 2 11 Mô phỏng đáp ứng tần số mạch lọc thứ hai khi hiệu chỉnh rãnh biên.

So sánh đáp ứng của hai mạch lọc đã hiệu chỉnh cấu trúc ở Hình 2 12 với đápứng chưa hiệu chỉnh cấu trúc ở Hình 2 3 và Hình 2 4, ta thấy rằng đáp ứng khi hiệuchỉnh đã triệt được các thành phần hài ở tần số thấp, còn thành phần hài ở tần số cao

xuống mức xấp xỉ -20 dB có thể chấp nhận được Các kích thước của mạch lọc sauhiệu chỉnh được thể hiện trên Hình 2 13.

Hình 2 12 Đồ thị mô phỏng đáp ứng tần số của hai mạch lọc sau khi hiệu chỉnh cấu trúc để triệt các

thành phần hài.

Hình 2 13 Các kích thước của hai mạch lọc thông dải đã mô phỏng

Hai mạch lọc có thông dải song kênh ở tần số 2.4, 7.2 GHz và 1.55, 4.75 GHzđược thiết kế sử dụng mạch lọc mẫu Chebyshev và cấu trúc đường vi dải song songbậc thang Phương pháp tạo rãnh cộng hưởng trên cấu trúc vi dải được sử dụng đãtriệt được các thành phần hài không mong muốn trên dải tần từ 1 GHz đến 8 GHz.Mạch lọc thứ nhất đã triệt được hơn 30 dB thành phần hài ở tần số 5.00, 5.10 GHz;dải thông 3 dB của kênh dưới đạt được 450 MHz (dải tần từ 2.21-2.66 GHz) và củakênh trên đạt được 600 MHz (dải tần từ 6.90-7.50 GHz) Mạch lọc thứ hai đã triệtđược 40 dB thành phần hài ở tần số 3.30, 3.41 GHz; và cũng triệt được 20 dB thànhphần hài ở tần số 6.58, 6.84 GHz; dải thông 3 dB của kênh dưới đạt được 410 MHz(dải tần 1.36-1.77 GHz) và kênh trên đạt được 430 MHz ( dải tần 4.55-4.98 GHz).Các mạch lọc thông dải này là một nhánh của mạch ghép ba cổng bốn kênh đượcthiết kế ở phần tiếp theo

Chương 3 THIẾT KẾ MẠCH GHÉP VI DẢI BA CỔNG BỐN KÊNH

Với tất cả các đáp ứng cho mạch lọc được thiết kế Chương 2, bước tiếp theotrong thiết kế mạch ghép là kết nối các mạch lọc với nhau với các yêu cầu về thỏahiệp kích thước, tổn thất do ghép thấp, và có một độ cách ly an toàn cho mỗi kênh.Công việc thiết kế mạch ghép vi dải ba cổng – bốn kênh từ bốn mạch lọc thông dải

là một trong những vấn đề cũng tương đối khó khăn, bởi có thể chúng bị tác độngqua lại lẫn nhau làm cho đáp ứng ban đầu của từng mạch lọc bị thay đổi Thêm vào

đó, lại có quá nhiều tham số cần xử lý để tối ưu cho một mạch ghép Bước đầu tiên

để thực hiện mạch ghép là tìm độ dài ban đầu của các đường vi dải kết nối đến mỗimạch lọc, sau đó thực hiện mô phỏng và hiệu chỉnh thực nghiệm để tìm ra đáp ứngđạt yêu cầu Các tài liệu [1-8] sẽ được xem xét kỹ trong thiết kế mạch ghép

Hình 3 1 Sơ đồ khối của thiết kế mạch ghép.

Trong nghiên cứu này chọn kiểu cấu trúc ghép như sơ đồ khối trên Hình 3 1.Cấu trúc này sẽ sử dụng cấu trúc ghép hình chữ T tại cổng chung S Hong và K.Chang [8] đã đưa ra công thức thực nghiệm để xác định độ dài ban đầu tốt nhất cácđường vi dải kết nối đến mỗi mạch lọc tại cổng chung như sau:

1,2,3,

n , 3 0 4 2 3

0 4

jk gk gk

n l

với l jk là khoảng cách từ đường cấp vào (feed line) của mạch lọc thứ k đến cộnghưởng thứ nhất của mạch lọc thứ j, ở đây đường vào của các mạch lọc tại cổngchung, và  gk là bước sóng dẫn hướng ở tần số trung tâm của mạch lọc thứ k (Hình

3 2)

Hình 3 2 Kích thước đường vi dải ban đầu của mạch ghép.

Bằng thực nghiệm thông qua nhiều lần mô phỏng, ta chọn chiều dài đườngnhánh từ đường feedline của kiểu ghép chữ T đến hết tầng một của mạch lọc thứ

nhất bằng nửa bước sóng thiết kế của mạch lọc thứ hai, và chiều dài đường nhánh từfeedline đến hết tầng một của mạch lọc thứ hai cũng bằng nửa bước sóng thiết kếcủa mạch lọc thứ nhất Khi đó, mỗi đường nhánh dẫn đến một mạch lọc được xemnhư một stur-line cộng hưởng cho mạch lọc còn lại:

1 2

5 0

l j  i

(3 2)

trong đó l j (j 1 , 2 ) là chiều dài nhánh từ đường vào của cổng chung đến hết tầngmột của mạch lọc i; và  i là bước sóng dẫn hướng theo thiết kế của mạch lọc thứ i.Một quy trình thiết kế mạch ghép [8] được đưa ra nhằm thiết kế một mạch ghépđạt yêu cầu (Hình 3 3):

Hình 3 3 Quy trình thiết kế mạch ghép.

1 Bước 1 - 3: Thực hiện thiết kế mạch lọc thông dải, xác định kích thước banđầu sau đó thực hiện mô phỏng và tối ưu kích thước để đáp ứng đạt yêu cầu.Các bước 1, 2, 3 này được thực hiện trong phần thiết kế mạnh lọc thông dải

4 Bước 8: Thay đổi thêm/ giảm các biến cần tối ưu, thiết lập lại hàm mục tiêu

và thực hiện lại bước 6-7

3.3.1 Tính toán các kích thước ban đầu

Mạch ghép được thiết kế thành hai nhánh như trên Hình 3 4

Hình 3 4 Hình dạng ban đầu kiểu ghép hình chữ T.