Bài giảng Nhập môn mạch số - Chương 6.1: Mạch tuần tự: Chốt và Flip-flop

[r]

CH ƯƠ NG 6 – PH N  Ầ

1

NH P MÔN M CH S Ậ Ạ Ố

M ch tu n t :  Ch t và Flip­flop ạ ầ ự ố

 (Sequential circuit: Latches and Flip­flop)

Các h  th ng S  ngày nay đ u g m có hai thành ệ ố ố ề ồ

ph n: m ch t  h p (chầ ạ ổ ợ ương 5) đ  th c hi n các ch c ể ự ệ ứ năng logic và các thành ph n có tính ch t nh  ầ ấ ớ

(memory element) đ  l u gi  các tr ng thái trong ể ư ữ ạ

m ch.ạ

Chương này s  h c v :ẽ ọ ề

- Các thành ph n có tính ch t nh  (Ch t, Flip­flop, ầ ấ ớ ố thanh ghi,…)

- K t h p các thành ph n t  h p và thành ph n ế ợ ầ ổ ợ ầ

tính ch t nh  đ  t o nên các m ch tu n t ấ ớ ể ạ ạ ầ ự

Phân bi t m ch t  h p và tu n  ệ ạ ổ ợ ầ

tự

M ch t  h pạ ổ ợ

M ch t  h pạ ổ ợ

: :

MẠCH TỔ HỢP

- Ngõ ra sẽ thay đổi lập tức khi ngõ vào thay đổi

MẠCH TUẦN TỰ

- Ngõ ra sẽ thay đổi phụ thuộc vào ngõ vào và trạng thái trước đó.

1. Ch t S­R (S­R latch)ố

1. Ch t S­R (Set­Reset  ố

latch)

Ch t S­R dùng c ng NOR ố ổ

M ch logic  ạ

B ng s  th t ả ự ậ

Ký hi u ệ Ký hi u ệ

Ký hi u sai ệ

Ngõ vào thông th ườ ng

Ch t S­R dùng c ng NOR (tt) ố ổ

B ng s  th t ả ự ậ M ch logic  ạ

Ch t S­R dùng c ng NAND ố ổ

M ch logic  ạ

Ký hi u ệ

B ng s  th t ả ự ậ

Ch t S­R v i ngõ vào cho phép ố ớ

M ch logic  ạ

B ng s  th t ả ự ậ

SR=11, C:10

Ch t S­R v i ngõ vào cho phép (tt) ố ớ

Ho t đ ng c a ch t S­R v i tr ạ ộ ủ ố ớ ườ ng h p ngõ ra không xác đ nh ợ ị