Tìm hiểu vi xử lý Intel xeon 6000 báo cáo chi tiết

Intel xeon 6000 báo cáo chi tiết

I. Giới thiệu

Xeon là một thương hiệu đa xử lý- đa socket của Tập đoàn Intel nhắm mục tiêu

vào người tiêu dùng máy chủ, máy trạm và hệ thống nhúng thị trường

Xeon bắt đầu sự nghiệp của nó khi còn là lớp con của Pentium II Ngày nay, Intel

đã xếp Xeon vào lớp Pentium III BXL Xeon được thiết kế nhằm đáp ứng yêu cầu củadòng máy chủ cao cấp và tầm trung chuyên cung cấp dịch vụ Internet, lưu trữ dữ liệu,tạo nội dung kĩ thuật số thiết kế tự động Sử dụng Xeon , hệ thống có thể kết hợp 4 hoặc 8 BXL với nhau

Các Xeon thương hiệu đã được duy trì qua nhiều thế hệ bộ vi xử lý x86 và

x86-64 Các mô hình cũ thêm Xeon biệt danh cuối của tên của bộ vi xử lý máy tính để bàn tương ứng của họ, nhưng các mô hình gần đây đã sử dụng tên Xeon theo tên riêng

của riêng mình

Intel Xeon 6000 : Thiết kế cho khối lượng công việc bộ nhớ hạn chế, 2-way,

64-bit máy chủ đa lõi lý tưởng cho máy tính hiệu suất cao và củng cố dự đoán khối lượng công việc máy chủ

*) Đặc điểm :

+ Với lên đến 8 core và 16 threads cho mỗi socket với Intel ® Hyper-Threading Technology Intel Xeon đã tăng hiệu suất xử lý với công nghệ sản xuất 45nm và tăng khoảng không cho các ứng dụng đòi hỏi xử lý đa luồng

+ Với vi kiến trúc Nahalem được sản xuất với công nghệ 45nm hi-k cho phép thúc đẩy hiệu suất bộ nhớ cache trên nhiều ứng dụng / môi trường của người sử dụng và

dữ liệu đòi hỏi khối lượng công việc lớn, cho phép triển khai dữ liệu với mật độ cao + Với bộ nhớ cache L3 18 MB làm tăng hiệu quả truyền dữ liệu cache - to – core , tối đa hóa băng thông để xử lý bộ nhớ chính

+ Intel ® QuickPath Interconnect (Intel ® QPI) cung cấp tốc độ cao (lên đến 25,6

GB / s), kết nối point – to - point giữa các bộ xử lý, cũng như giữa các bộ vi xử lý và

I / O hub

II Kiến trúc vi xử lý :

CPU Intel Xeon 6000 hoạt động dựa trên kiến trúc Nahalem.

1.Sơ đồ khối :

Khối thực thi :

* IEU : Instruction Execution Unit – Khối thực thi chỉ lệnh là nơi các chỉ lệnh thường được thực thi Cũng được biết đến trong các sách giới thiệu về cấu trúc máy tính với tên ALU (Khối logic số học Arithmetic and Logic Unit) Các chỉ lệnhthông thường này cũng được hiểu là các chỉ lệnh “integer”

* FPU : Floating - Point Unit Khối này chịu trách nhiệm cho việc thực thi các biểuthức toán học floating-point và cũng cả các chỉ lệnh MMX và SSE Trong CPU này, các FPU không “ hoàn thiện” vì một số kiểu chỉ lệnh ( FPmov, FPadd và Fpmul ) chỉ được thực thi trên các FPU nào đó:

o Fpadd : Chỉ có FPU này mới có thể xử lý các chỉ lệnh cộng floating - point như ADDPS

o FPmul: Chỉ có FPU này mới có thể xử lý các chỉ lệnh nhân floating - point như MULPS

o FPmov:Các chỉ lệnh cho việc nạp hoặc c op y một thanh ghi FPU, như MOVAPS (đượcdùng để truyền tải dữ l i ệ u đến thanh ghi SSE 128-bit

XMM) Kiểu chỉ lệnh này có thể được thực thi trên các FPU, nhưng chỉ trên

các FPU thứhai và th ứ b a nếu các chỉ lệnh Fpadd hay Fpmul không có

trong Reservation Station

* Load : khối này dùng để xử lý các chỉ lệnh yêu cầu dữ liệu được đọc từ bộ nhớ RAM.

* Store Address : Khối xử lý các chỉ lệnh hỏi địa chỉ để được ghi tại bộ nhớ RAM Khối này cũng có tên gọi là AGU (Address Generator Unit ) Kiểu chỉ lệnh này sửdụng cả hai khối Store Address và Store Data tại cùng một thời điểm

* Store Data: Khối này xử lý các chỉ lệnh yêu cầu dữ liệu được ghi vào bộ nhớ RAM ) Kiểu chỉ lệnh này sử dụng cả hai khối Store Address và Store Data tại cùng một thời điểm

* Branch Unit : Khối xử lý rẽ nhánh hay còn gọi là JEU (Jump Execution Unit)

2 Đặc điểm phần cứng

* Đặc điểm cache

Hệ thống cache trong Xeon 6000 được tăng thêm một mức cache L3 có dung lượng lớn (18MB) và dùng chung cho tất cả các nhân Mỗi nhân còn sở hữu riêng hai cache L1 (32KB) và L2 (32KB, độ trễ thấp hơn 12 chu kỳ và có 8 đường liên kết)

Bộ nhớ đệm L3 trong vi xử lí xeon 6000 hoạt động với tần số độc lập và có hệ thống cấp nguồn riêng biệt với các nhân để đảm bảo độ ổn định và giảm xác suất lỗi Ưu điểm của thiết kế cache L3 này là giúp việc trao đổi dữ liệu giữa các nhân hiệu quả hơn mà không cần thông qua các cache bên trong của mỗi nhân Tuy

nhiên, cache L3 cũng có ảnh hưởng đến hoạt động của cache riêng trong mỗi nhân Mỗi dòng lệnh trong cache L3 chứa 4 bit đánh dấu nhân nào có chứa bản sao của dòng lệnh đó trong những cache riêng của mình Cụ thể, khi một nhân truy vấn L3

và “thấy” bit đánh dấu mang giá trị 0 thì sẽ “hiểu” là trong cache riêng của nó chưa

có bản sao dòng lệnh đó, và ngược lại, nếu bit đánh dấu mang giá trị 1 thì có khả năng cache riêng của nó đã có bản sao của dòng lệnh đó Hơn nữa, giao thức truy xuất dữ liệu trong cache của các nhân cũng có sự chuyển biến thành giao thức

MESIF (Modified, Exclusive, Shared, Invalid and Forward) Sự phối hợp của

những bit đánh dấu và MESIF giúp giảm bớt tần suất truy cập cache của các nhân nên sẽ giải phóng nhiều băng thông hơn cho những dữ liệu thật sự cần thiết trong các cache

* Bộ phận điều khiển bộ nhớ và Bus ngoài

Để tăng tốc độ giao tiếp với RAM trong bộ VXL được tích hợp một chip điều khiển bộ nhớ Chip điều khiển này sẽ chỉ hỗ trợ cho bộ nhớ hiệu năng cao DDR3, cho phép chạy được chế độ bộ nhớ kênh ba (triple channel) thay vì chỉ chạy kênh đôi như hiện nay Sau khi “loại bỏ” lượng băng thông dùng cho bộ nhớ, tuyến bus được sử dụng trước đây để BXL giao tiếp với chipset (giờ có tên là Intel QuickPath Interconnect - Intel QPI) sẽ trở thành tuyến bus “độc quyền” cho công việc trao đổi giữa BXL và các thiết bị khác trong hệ thống Intel QPI sẽ gồm hai tuyến truyềnnhận dữ liệu hoàn toàn riêng biệt với băng thông trên mỗi đường rất cao Tuy nhiên, việc mở rộng tuyến bus nói trên đã góp phần làm tăng số lượng chân (pin) giao tiếp trên BXL Do đó, việc sử dụng socket LGA775 với 775 chân không còn phù hợp.

Vì vậy, trên các bo mạch chủ hỗ trợ các BXL nền Nehalem đều được trang bị

o Virtualization technology (VT-x and VT-d)

o Execute Disable bit (giúp chống lại một số virus và mã độc)

o RAS with machine check Architechture recovery (phát hiện và báo lỗiphần cứng )

o Hyper-Threading technology ( siêu phân luồng)

o Turbo Boost Technology

Tính năng tiết kiệm điện Enhanced SpeedStep technology

Điều khiển thiết bị ngoại vi:

o 2 bộ điều khiển bộ nhớ DDR3 SDRAM tích hợp với 2 kênh đôi mở rộng giao tiếp bộ nhớ trên mỗi bộ điều khiển

o Quick Path Interconnect (4 tuyến)

o Giao tiếp PCI Express 2.0

3 Một số đặc điểm

Nehalem là bộ vi xử lý có cấu hình từ 2 lõi (Dual-cores) đến 8 lõi (8-cores), và

bộ vi xử lý Nehalem đầu tiên dành cho thị trường sẽ có thiết kế 4 lõi (Quad-cores) Kiến trúc Nehalem có nhiều đặc điểm tương tự như kiến trúc Core (Penryn) nhưng đã được bổ sung thêm việc hỗ trợ xử lý 4 lệnh đồng thời (four simultaneous instructions) và 2 đường đa luồng đồng thời (two-way simultaneous multi-

threading) hay còn được biết dưới cái tên siêu phân luồng HyperThreading Ngoài

ra Nehalem còn có những đặc điểm mới khác rất ấn tượng như bộ điều khiển khiển

bộ nhớ tích hợp, đường kết nối mới tốc độ cao QuickPath, bộ đệm mới Cache L3

và công nghệ quản lý điện năng cho tất cả các lõi

Thiết kế Nehalem được minh họa ở hình trên : mỗi lõi (Core) xử lý có bộ đệm cache L1 và L2 của riêng nó, nhưng chia sẻ chung bộ đệm cấp 3 cache L3 cho tất

cả các lõi Cụ thể như sau :

* Dung lượng bộ đệm cache L1 cho mỗi lõi là 32KB - tương như các bộ vi xử lý dựa trên kiến trúc Core hiện nay

* Dung lượng bộ đệm cache L2 cho mỗi lõi là 256KB (độ trễ thấp)

* Dung lượng bộ đệm cache L3 8MB chia sẻ cho tất cả các lõi

Nehalem cũng được chế tạo theo kiểu môđun để phù hợp cho những phân khúc thị trường khác nhau với những mức giá cả khác nhau Chẳng hạn theo hình minh họa ở trên, Intel giới thiệu bộ xử lý Nehalem 4 lõi (quad-core) với bộ đệm cache L3, bộ điều khiển bộ nhớ tích hợp DDR3 và đường kết nối tốc độ cao QPI kênh đơn Và trường hợp khác đó là bộ xử lý Nehalem 8 lõi (8-cores) và nhiều đường kết nối tốc độ cao QPI dành cho phân khúc thị trường máy chủ (server)

Kiến trúc Nehalem được xây dựng dựa trên kiến trúc Core hiện tại trong bộ vi

xử lý Core 2 Duo Kiến trúc mới tăng cường số phép tính trong mỗi xung từ 3 đường (3-way) thành 4 đường (4-way), nó cũng tăng khả năng tính toán song song mạnh hơn kiến trúc Core 33%

Công nghệ Simultaneous Multi-Threading ( SMT)

Nehalem cũng sẽ quay về với khái niệm xử lý đa luồng đồng thời (SimultaneousMulti-Threading - SMT) SMT của Nehalem sẽ hiệu quả hơn so với công nghệsiêu phân luồng (HyperThreading) của kiến trúc NetBurst trước đây, để đạt được

điều này là do bộ đệm cache lớn hơn và độ trễ thấp của hệ thống bộ nhớ trong kiến

trúc mới

Công nghệ Simultaneous Multi-Threading cũng giống như HyperThreading

của Pentinum 4 nhưng công nghệ này cho phép một nhân xử lý có thể thực sự xử

lý song song các thread do các ứng dụng tạo ra, bằng cách trang bị thêm một số thành phần của nhân xử lý, khiến hệ điều hành nghĩ rằng nó đang làm việc với nhiều nhân xử lý Như vậy, với một hệ điều hành tương thích bộ xử lý nhiều nhân,

nó sẽ sắp xếp để nhiều thread cùng được gửi đến các bộ xử lý “ảo” đó Về mặt lý thuyết, khi chúng ta chỉ có một nhân xử lý thì nó có xử lý song song được bao nhiêu thread cũng không thể tăng tốc độ xử lý chúng lên được Tuy nhiên trong thực tế, không phải bất kỳ lúc nào mọi thành phần của nhân xử lý cũng được sử dụng đến, và những thành phần không được sử dụng đến này có thể dùng để xử lý thread thứ hai (hoặc thứ ba, thứ tư…) Công nghệ SMT còn giúp bộ xử lý làm việc hiệu quả hơn bằng cách giảm bớt số lần nhân xử lý phải chuyển qua chuyển lại giữa các thread ‘’song song”

BUS ngoài mới QPI ( QuickPath Interconnect )

QPI thay thế cho FSB cũ của những bộ vi xử lí Intel với tốc độ kết nối cực kì cao FSB cũ của Intel có tốc độ truyền dữ liệu cao nhất là 1Gtps ( Giga Transfer per second), giao diện băng thông rộng , truyền dữ liệu theo hai hướng ( Bi-

Direction )

QPI có tốc độ truyền dữ liệu vài Gtps , giao diện băng thông hẹp , hệ thống truyền tín hiệu theo nhiều hướng khác nhau liên kết kiểu Point – to – Point Thực raAMD đã sử dụng công nghệ này từ trước, nên chúng ta có thể hiểu tại sao những máy cùng cấu hình thì AMD lại xữ lý nhanh hơn INTEL Bởi vì AMD đã tích hợp mạch điều khiển Ram,VGA(có dòng không tích hợp VGA) vào trong CPU nên việc truyền tải dữ liệu trực tiếp tới cpu mà không cần phải thông qua chip cầu bắc như INTEL Tuy nhiên cái giá phải trả cho AMD là rất nóng dẫn đến tuổi thọ CPUthấp hơn của INTEL

Nhìn thấy được khuyết điểm này của AMD, INTEL đã dựa vào đó mà đã cho ra đời công nghệ QPI INTEL đã bỏ hẳn chíp cầu bắc như AMD nhưng họ dùng cache L2 với dung lượng thấp hơn AMD nhằm khắc phục vấn đề về nhiệt lượng tỏa ra như AMD Vì thế hiện nay tuy đã cải thiện tốc độ xử lý nhờ công nghệ QPI

nhưng với những máy cùng cấu hình thì xử lý về game và đồ họa AMD vẫn nhanh hơn INTEL nhưng AMD vẫn nóng hơn INTEL.

Thế hệ QPI đầu tiên có tốc độ cao nhất lên tới 6.4 Gtps , cao gấp bốn lần so với tốc độ cao nhất 1.6Gtps của FSB 1600 Một đường Link của QPI có tốc độ

25.6MB/s , cao gấp hai lần so với 12.8GB/s với FSB 1600 và gần gấp 2.5 lần có với 10.7MB/s của FSB 1333

QPI truyền tín hiệu bằng cách hai tín hiệu bù được gửi trên hai đường truyền dữ liệu riêng biệt Như vậy tại điểu cuối của kết nối thiết bị Nhận đọc sự chênh lệch giữa hai tín hiệu , như vậy thiết bị Thu loại bỏ điện áp của dây dẫn đối với Đất và loại bỏ mức nhiễu khi truyền dữ liệu với tốc độ cao

Cấu trúc 5 lớp của QPI:

QPI có liên kết của kết cấu tạo thành độ rộng trong giao diện với 03 kiểu : Full-Width với liên kết 20–bit, Hafl-Width với liên kết 10-bit và Quarter-Width với liên kết 5-bit

Thực tế đều sử dụng liên kết chuẩn trong kết nối bên trong của CPU là Full-Width với 20-bit Mỗi tín hiệu dữ liệu dùng hai dây dẫn cho hệ thống tín hiệu Vi phân , cùng với hai dây cho Xung đồng hồ tổng cộng là 42 dây dẫn ( 20 x 2 +

2 ) cho kiểu Full-Width Mỗi thiết bị có bộ phận Thu và Phát riêng biệt vì thế một liên kết sẽ là 84chân kết nối So với 150 chân của FSB 64-bit của Intel cũ khi QPI gần như giảm đi hơn một nửa Như vậy độ phức tạp của dây dẫn kết nối giữa những liên kết giảm đi đáng kể

Do có đường kết nối tốc độ cao QuickPath, kiến trúc Nehalem còn có thể thay đổi rất linh hoạt cho phép hình thành nên hệ thống đơn và đa socket Đường kết nối mới QPI của Intel dạng điểm đến điểm (point to point) và hỗ trợ một băng thông 25,6 GB/s cho mỗi kênh

Bộ nhớ cache :

Intel cũng đưa vào kiến trúc Nehalem bộ đệm cấp ba L3, phía trên nó sẽ có bộ đệm cấp hai L2 có dung lượng nhỏ hơn chỉ có 256KB cho mỗi core Bộ đệm L3 có dung lượng 8MB và được tất cả các core dùng chung (dung lượng 8MB được thiết kế cho bộ vi xử lý 4 lõi quad-core và kích thước của bộ đệm này lại có thể thay đổi đượctùy theo số core bộ xử lý)

Bộ nhớ đệm L3 trong các BXL nền Nehalem hoạt động với tần số độc lập và có hệ thống cấp nguồn riêng biệt với các nhân để đảm bảo độ ổn định và giảm xác suất lỗi

Ưu điểm của thiết kế cache L3 này là giúp việc trao đổi dữ liệu giữa các nhân hiệu quả hơn mà không cần thông qua các cache bên trong của mỗi nhân Tuy nhiên, cacheL3 cũng có ảnh hưởng đến hoạt động của cache riêng trong mỗi nhân Mỗi dòng lệnh trong cache L3 chứa 4 bit đánh dấu nhân nào có chứa bản sao của dòng lệnh đó trong những cache riêng của mình Cụ thể, khi một nhân truy vấn L3 và “thấy” bit đánh dấumang giá trị 0 thì sẽ “hiểu” là trong cache riêng của nó chưa có bản sao dòng lệnh đó,

và ngược lại, nếu bit đánh dấu mang giá trị 1 thì có khả năng cache riêng của nó đã cóbản sao của dòng lệnh đó Hơn nữa, giao thức truy xuất dữ liệu trong cache của các

nhân cũng có sự chuyển biến thành giao thức MESIF (Modified, Exclusive, Shared, Invalid and Forward) Sự phối hợp của những bit đánh dấu và MESIF giúp giảm bớt tần suất truy cập cache của các nhân nên sẽ giải phóng nhiều băng thông hơn cho những dữ liệu thật sự cần thiết trong các cache Đây là một cải tiến rất quan trọng giúp nâng cao hiệu quả của tính toán song song.

BXL theo kiến trúc Nehalem cũng được thêm vào hai bộ đệm phụ TLB (TranslationLookaside Buffer) thứ hai với 512 điểm nhập (entry) và BTB (Branch Target Buffer) thứ hai TLB là một bảng dùng để chuyển đổi từ địa chỉ vật lý sang địa chỉ ảo bằng một mạch bộ nhớ ảo Bộ nhớ ảo là công nghệ giúp BXL giả lập nhiều RAM hơn trên một tập tin nằm ở đĩa cứng để máy tính có thể hoạt động ngay cả khi không đủ RAM (bạn hẳn còn nhớ tập tin tráo đổi swap) Trong khi đó, bộ đệm BTB là một mạch cố gắng dự đoán bước tiếp theo của một chương trình, tải vào chương trình những lệnh

mà nó nghĩ là BXL cần để thực thi tiếp theo và nếu “may” mà nó tải đúng thì BXL

sẽ không tốn thời gian để tải lệnh này từ bộ nhớ Bộ đệm BTB thứ hai được bổ sung

sẽ cho phép mạch này tải thêm nhiều lệnh hơn nữa, cải thiện hiệu năng của BXL

Mạch điều khiển tích hợp bộ nhớ (IMC) :

Khi CPU cần truy cập đến bộ nhớ hệ thống (Ram) nó phải ngối chờ chipset chạy

đi lấy dữ liệu về đưa cho nó Cách làm việc “nhiều cửa, nhiều dấu” này có ưu điểm

là thiết kế và chế tạo CPU đơn giản hơn nhiều, nhược điểm của cách làm việc này

là băng thông bộ nhớ bị hạn chế và độ trễ truy cập bộ nhớ hệ thống cao (do phải thông qua chip bắc) Những bộ vi xử lí mới dựa trên lõi Nehalem sẽ tích hợp Bộ phận điều khiển bộ nhớ bên trong CPU và như vậy sẽ cung cấp hai Bus ngoài : Bus

bộ nhớ để nối CPU tới bộ nhớ(Ram) và Bus I/O để nối CPU với thiết bị ngoài Việc thay đổi này sẽ nâng cao hiệu suất làm việc của hệ thống vì hai lý do:

 Có hai đường dữ liệu riêng biệt cho việc truy cập những thiết bị I/O và bộ nhớ

 Truy cập bộ nhớ nhanh hơn vì CPU không cần trao đổi thông tin với bất kì những linh kiện bên ngoài CPU

CPU Nehalem sẽ hỗ trợ không chỉ là hai mà lên đến ba kênh bộ nhớ DDR3, do đó bus bộ nhớ tổng cộng sẽ tăng từ 128 bit lên 192 bit Bộ điều khiển bộ nhớ bản thân nó

đã có khả năng cung cấp băng thông tối đa 64GB/s, vì thế với kiến trúc bộ điều khiển

bộ nhớ tích hợp, bộ xử lý Nehalem có thể liên lạc trực tiếp với bộ nhớ vật lý của hệ thống góp phần làm giảm độ trễ

Bộ điều khiển bộ nhớ tích hợp của Nehalem hỗ trợ DDR3 có tốc độ lên đến 1333MHz và sẽ hỗ trợ đến 3 khe cắm DIMM cho mỗi kênh tức là tối đa sẽ hỗ trợ đến 9khe cắm Ngoài ra bộ điều khiển này còn hỗ trợ rất nhiều loại RAM khác nhau nhưRAM registered DIMMs, RAM thông thường và các loại RAM mới trong tương lai

có tốc độ nhanh hơn

Quản lý điện năng:

Những Transistor bên trong CPU làm việc như một cái Công tắc ( Switch ) với hai trạng thái :

+ Dẫn điện , khi ấy nó làm việc như là Công tắc được đóng để cho phép dòng điện đi qua

+ Không dẫn điện , Công tắc mở không cho phép dòng điện đi qua

Có một vấn đề đó là khi Switch làm việc ở trạng thái không dẫn điện , theo lí

thuyết chúng sẽ không cho phép bất kì dòng điện nào đi qua , nhưng thực tế vẫn còn

có dòng diện có cường độ nhỏ đi qua Dòng điện này gọi là hiện tượng dò điện và nếu cộng tất cả những dòng điện dò này lại thì sẽ có một kết quả khá lớn và như vậy

sẽ gây lãng phí điện năng vào tạo ra những nhiệt lượng không cần thiết

Để quản tránh điều này toàn bộ cấu trúc quản lý điện được đưa vào một bộ phận riêng trong CPU gọi là PCU (Bộ phận Quản lý Điện năng – Power Control Unit ) Nó

có vai trò như một bộ xử lý thô sơ bên trong

một bộ xử lý

Và bộ xử lý Mini này hỗ trợ một quy trình quản lý phức tạp hơn nhiều so với các

bộ xử lý khác của Intel: xung nhịp và điện áp của mỗi nhân được điều khiển riêng biệtdựa trên thông tin về nhiệt độ và lượng điện tiêu thụ Do đó mỗi nhân có thể chuyển riêng sang mức tiêu thụ điện thấp Mạch điều khiển bộ nhớ và Bus QPI sẽ chuyển sang chế độ điện năng thấp khi tất cả các nhân đều nghỉ

Thực ra AMD cũng làm điều tương tự với công nghệ Cool'n'Quiet 2.0 (Phenom), chỉ

khác ở chỗ C'n'Q 2.0 cho phép một bộ vi xử lý tương tác với Bộ chuyển đổi năng lượng tích hợp trên Motherboard, trong khi bộ phận quản lý điện của Nehalem thì được tích hợp hoàn toàn vào trong CPU và không đòi hỏi (hoặc cho phép) các thiết bị

xử lý này có thể tăng xung nhịp của một hoặc một vài nhân nếu các nhân khác đang nghỉ Theo các hiểu này thì có hai tùy chọn Turbo: tăng xung nhịp của vài nhân lên một bước (+133 MHz) và tăng xung nhịp của một nhân lên 2 bước (+266 MHz) Các nhân khác không cần ở chế độ nghỉ: Turbo Mode sẽ thực hiện khi mức sử dụng nhân cho phép tăng xung nhịp trong một số nhân mà không vượt quá mức TDP tối đa Ví

dụ khi cần chơi game hoặc lập mã thì tự động cpu sẽ tăng tốc, nhưng sau đó lại

chuyển về tốc độ bình thường khi bạn phải làm ít việc hơn – lướt web, xem phim hoặc chơi nhạc chẳng hạn Ngoài ra còn có một tính năng tặng thêm khác Turbo Boost, cũng như trong PCU, không liên quan gì đến hỗ trợ ngoài, tức là nó hoạt động trong một bộ xử lý và không cần có thêm phần mềm hoặc phần cứng phụ trợ nào

III Kiến trúc tập lệnh:

1 Khái quát chung về tập lệnh (Instructions Set):

Lệnh của máy tính (Computer Instructions) là một từ nhị phân (Binary Word) được lưu trữ trong bộ nhớ Mỗi lệnh thực hiện một nhiệm vụ cụ thể Lệnh được đọc

từ bộ nhớ vào CPU để giải mã và thực hiện lệnh Các lệnh được mô tả bằng các ký hiệu gợi nhớ chính là các lệnh của hợp ngữ

Căn cứ vào chức năng tập lệnh có thể chia làm các nhóm như sau:

- Nhóm lệnh truyền dữ liệu (Data Transfer):

+ MOVE: Copy dữ liệu từ nguồn đến đích

+ LOAD: Nạp dữ liệu từ bộ nhớ đến BXL

+ STORE: Cất dữ liệu từ bộ xử lý đến bộ nhớ

+ CLEAR: Chuyển các bit 0 và toán hạng đích

+ SET: Chuyển các bit 1 vào toán hạng đích

+ INPUT: Copy dữ liệu từ một cổng xác định đưa đến đích

+ OUTPUT: Copy dữ liệu từ nguồn đến một cổng xác định

- Nhóm lệnh số học và Logic(Arithmetic & Logical)

+ ADD: Cộng hai toán hạng

+ SUBTRACT: Trừ hai toán hạng

+ MULTIPLY: Nhân hai toán hạng

+ DIVIDE: Chia hai toán hạng

+ ABSOLUTE: Lấy trị tuyệt đối toán hạng

+ AND: Thực hiện phép AND hai toán hạng

+ OR: Thực hiện phép OR hai toán hạng

+ XOR: Thực hiện phép XOR hai toán hạng

+ NOT: Đảo bit của toán hạng (lấy bù 1)

- Nhóm lệnh điều khiển (Control)

+ JUMP (BRANCH): Lệnh nhảy không điều kiện: nạp vào PC một địa chỉ xácđịnh

+ JUMP CONDITIONAL: Lệnh nhảy có điều kiện: điều kiện đúng nạp vào PCmột địa chỉ xác định ,điều kiện sai không làm gì cả

+ CALL: Lệnh gọi chương trình con

+ RETURN: Lệnh trở về từ chương trình con

- Nhóm lệnh vào ra (Input/Output)

+ HALT: Dừng thực hiện chương trình

+ WAIT: Tạm dừng thực hiện chương trình, lặp kiểm tra điều kiện cho đến khi thoả mãn thì tiếp tục thực hiện

+ NO OPERATION: Không thực hiện gì cả

+ LOCK: Cấm không cho xin chuyển nhượng bus

+ UNLOCK: Cho phép xin chuyển nhượng bus

- Nhóm lệnh so sánh (Comparison)

+ CMP: So sánh 2 byte hay 2 từ

+ TEST: Phép và 2 toán hạng để tạo cờ

Cấu trúc của một lệnh gồm có:

- Mã lệnh (Opcode- Operation Code): Mỗi lệnh có một mã riêng

- Địa chỉ Các toán hạng (Address of Operand): Bao gồm các toán hạng 3 địa

chỉ, 2 địa chỉ, 1 địa chỉ, 1,5 địa chỉ…

Các tập lệnh cơ bản của BXL Intel Xeon 6000 này là: x86, MMX, EM64T, VT-x SSE(1,2,3,3S,4.1,4.2) Đây là các tập lệnh được tích hợp trong bộ vi xử lý.Mỗi tập lệnh sẽ chịu trách nhiệm xử lý những yếu tố chuyên biệt CPU nào hỗ trợ càng nhiều tập lệnh thì tốc độ xử lý lệnh càng nhanh ( tức là tốc độ xử lý càng nhanh )

2.Tập lệnh x86

Tập lệnh này gồm 111 lệnh , chiều dài của lệnh từ 1 byte đến vài byte

NOT Phép đảo( bù 1) byte hoặc word

AND Phép và byte hoặc word

Tập lệnh hỗ trợ các nhóm thao tác căn bản sau :

2.1 Các lệnh trao đổi dữ liệu :

Các câu lệnh trong nhóm cho phép trao đổi dữ liệu giữa thanh ghi và ô nhớ hay giữa thiết bị vào/ra với ô nhớ hoặc thanh ghi Kích cỡ dữ liệu cho phép với các câu lệnh này làbyte (8 bít) hoặc word (16 bít) Như vậy các câu lệnh trao đổi dữ liệu giúp nạp dữ liệu cần thiết cho các thao tác tính toán của vi xử lý Ngoài ra các lệnh này cho phép lưu các kết quả tính toán ra bộ nhớ hoặc các thiết bị ngoại vi

2.2 Các lệnh số học và logic :

Đây là các nhóm lệnh thực hiện các tính toán chủ yếu của BXL

2.3 Các lệnh điều khiển, rẽ nhánh và lặp :

JAE(JNB) Nhảy nếu lớn hơn hoặc bằng

Các câu lệnh thuộc nhóm này cho phép thay đổi trật tự thực hiện các câu lệnh bên trong chương trình

Một số lệnh của nhóm này là:

STC, CLC,CMC Lập, xóa cờ nhớ

STD,CLD Lập, xóa cờ hướng

STI, CLI Lập xóa cờ cho phép ngắt

PUSHF, POPF Nạp vào, lấy ra thanh ghi cờ tới/từ ngăn x

Giới thiệu về SIMD :

SIMD (Single Instruction, Multiple Data) SIMD mô tả bất kỳ phần mở rộng cho các bộ vi xử lý cho phép nó hoạt động trên dữ liệu song song Một số phần mở rộngSIMD phổ biến là MMX , 3DNow!, SSE , và AltiVec (liên quan đến VMX ) Điều này cho chúng ta bộ mở rộng của từng chủng loại, bao gồm MMX , mở rộng

MMX , 3DNow! , 3DNow 2! (đôi khi được gọi là 3DNow Professional hoặc

3DNow! +), SSE (còn được gọi là Katmai New Instructions hoặc chỉ đơn giản

là KNI ), SSE2 (còn được gọi tập Willamette New Instructions hoặc chỉ đơn giản

là WNI) ,SSE3 (còn được gọi là Prescott New Instructions hoặc chỉ đơn giản

là PNI ), và tập lệnh SSE4 (còn được gọi là Tejas New Instructions hoặc chỉ đơngiản là TNI )

MMX là một tập lệnh mở rộng đầu tiên của SIMD được Intel phát triển trên nền

8086 , phát hành năm 1997 Gồm 57 lệnh hỗ trợ đồ họa được xây dựng nhằm mục đích giúp hệ thống xử lý các tác vụ đa phương tiện (multimedia operation) như âm thanh, phim, hình ảnh và modem (truyền nhận dữ liệu)

Thực thi trên toán hạng số nguyên chứa trong bộ nhớ, thanh ghi MMX Công nghệ MMX bao gồm 8 thanh ghi từ MM0 đến MM7, tích hợp 4 kiểu dữ liệu kiểu bye kiểu word, kiểu doubleword và quadword và các tập lệnh MMX