Nghiên cứu tìm hiểu chip PSoC ứng dụng vào thiết kế mạch điện tử

Nghiên cứu tìm hiểu chip PSoC ứng dụng vào thiết kế mạch điện tử Nghiên cứu tìm hiểu chip PSoC ứng dụng vào thiết kế mạch điện tử Nghiên cứu tìm hiểu chip PSoC ứng dụng vào thiết kế mạch điện tử luận văn tốt nghiệp,luận văn thạc sĩ, luận văn cao học, luận văn đại học, luận án tiến sĩ, đồ án tốt nghiệp luận văn tốt nghiệp,luận văn thạc sĩ, luận văn cao học, luận văn đại học, luận án tiến sĩ, đồ án tốt nghiệp

B Ộ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

30TPhần1 Tổng quan về chip PSoC.30T 3

30TChương 1 Đặc điểm chung30 T 4

30T1.1 Bộ vi xử lý.30 T 4

30T1.2 Các khối tương tự OnChip3 0T 5

30T1.3 Các khối số OnChip30 T 5

30T1.4 Khối vào ra đa chức năng.30 T 5

30T1.5 Ngắt.30T 6

30T1.6 Xung nhịp hệ thống.30T 6

30T1.7 Một số module được thiết lập sẵn từ bộ phần mềm PSoC Designer.30T 6

30T1.8 Sơ lược về phần mềm thiết kế PSoC Designer30T 7

30TChương 2 Đặc điểm cấu trúc của bộ vi điều khiển30T 9

30T2.1 Bộ vi xử lý30T 9

30T2.1.1 CPU30T 9

30T2.1.2 Hệ thống các thanh ghi30 T 10

30T2.1.3 Tập lệnh của bộ vi xử lý30 T 11

30T2.1.4 Chế độ định địa chỉ30T 12

30T2.2 Bộ điều khiển ngắt3 0T 14

30T2.2.1 Cấu trúc bộ điều khiển ngắt30 T 15

30T2.2.2 Các thanh ghi của bộ điều khiển ngắt30T 15

30T2.3 Cổng vào ra đa chức năng (General Purpose IO – GPIO )30T 17

30T2.3.1 Hệ thống các thanh ghi điều khiển vào ra30T 18

30T2.3.2 Phân loại các chân vào ra30 T 19

2.3.3 Ngắt GPIO 20

30T3.2 Các liên kết số toàn cục.30T 25

30T3.3 Liên kết dãy các khối số30T 27

30T3.4 Liên kết các khối số theo hàng.30T 28

30T3.5 Nguồn xung nhịp dùng cho các khối số30T 29

30TChương 4 Hệ thống các khối PSoC tương tự30T 31

30T4.1 Giao diện tương tự30T 33

30T4.1.1 Giao diện ABUS30T 33

30T4.1.2 Giao diện với CBUS30 T 33

30T4.1.3 Giao diện giữa hệ thống tương tự với chân vào ra30T 34

30T4.2 Nguồn xung nhịp cho các hệ thống tương tự30T 35

30T4.3 Nguồn tham chiếu cho các hệ thống tương tự.30T 35

30T4.4 Hệ thống các thanh ghi30 T 36

30TPhần 2 Thiết kế hệ thống khóa điện tử sử dụng thẻ chip điện tử 38

30TMục đích thiết kế30T 38

30TChương 5 Thiết kế phần cứng30 T 39

30T5.1 Sơ đồ khối tổng quát.30T 39

30T5.2 Chức năng chi tiết của các khối.30 T 39

30T5.2.2 Nguồn nuôi.30T 40

30T5.2.3 Đồng hồ30T 40

30T5.2.4 Module nhớ.30T 41

30T5.2.5 Thẻ nhớ3 0T 42

30T5.2.6 Khối bàn phím.30 T 44

30T5.2.6.1 Thuật toán chương trình điều khiển phím bấm30 T 45

30T5.2.6.2 Thuật toán ngắt quét bàn phím 16 phím30T 46

5.2.6.3 Chương trình điều khiển quét phím 47

30T5.2.9 Switch30 T 58

30T5.2.10 Mạch công suất, khóa cửa và cảm biến30 T 59

30T5.3 Sơ đồ nguyên lý của board mạch chính30T 61

30T5.4 Thiết kế lựa chọn các module Onchip.30T 62

30T5.4.1 Lựa chọn các User module30T 63

30T5.4.2 Sơ đồ kết nối giữa các module30 T 64

30T5.4.2 Cấu hình các tham số hệ thống:30 T 64

30TChương 6 Thiết kế phần mềm30T 67

30T6.1 Hệ thống các lưu đồ thuật toán30T 67

30T6.1.1 Thuật toán chương trình chính.30 T 68

30T6.1.2 Thuật toán xử lý bàn phím30T 69

30T6.1.3 Thuật toán giao tiếp máy tính30 T 70

30T6.1.4 Thuật toán kiểm tra sự kiện cắm thẻ30T 71

30T6.1.5 Thuật toán xử lý thẻ30 T 72

30T6.1.6 Một số xử lý khác30T 73

30T6.2 Phần mềm máy tính giao tiếp với hệ thống.30 T 75

30TKết luận.30 T 77

30TTài liệu tham khảo.30 T 78

30TPhụ lục

Lời mở đầu

biến trong đời sống sinh hoạt, trong công nghiệp cũng như trong rất nhiều các lĩnh vực khác.Chính vì vậy ngày nay có rất nhiều các kỹ sư điện tử cũng như các tổ chức cá nhân nghiên cứu và thiết kế các sản phẩm dựa trên các họ vi xử

lý, vi điều khiển Phổ biến như PIC của hãng Microchip, 8051 của Intel, Atmel, Philip Chip PSoC có lẽ có mặt ở Việt chậm hơn một thời gian, vì vậy nó vẫn chưa có được nhiều sự quan tâm của các kỹ sư thiết kế, cũng như các bạn sinh viên Với mục đích tìm hiểu và nghiên cứu chip PSoC để ứng dụng vào việc thiết kế mạch điện tử, tác giả nhận thấy chip PSoC là một hệ thống rất là hoàn thiện đối với hầu hết các thiết kế điều khiển hiện nay Đặc biệt với sự trỡ giúp rất hoàn hảo của nhà cung cấp (hãng Cypress) thông qua phần mềm PSoC Designer người thiết kế sẽ rất nhanh chóng để tiếp cận cũng như làm chủ được nó

Trong đề tài tốt nghiệp này, với mục đích nắm bắt được chip PSoC để có thể làm chủ được nó trong tương lai gần Tác giả đã thực hiện thiết kế bộ khóa điện tử sử dụng thẻ nhớ thay cho chìa khóa và ổ khóa cơ khí thông thường Với sự giúp đỡ và chỉ dẫn nhiệt tình của thầy giáo – TS Nguyễn Nam

đã hoàn thành được đề tài luận văn với kết quả thu được thỏa mãn yêu cầu đặt

ra

Nội dung của đề tài luận văn bao gồm:

Phần 1 Tổng Quan về Chip PSoC

Phần 2 Trình bày về thiết kế hệ thống khóa điện tử sử dụng thẻ chip

Do thời gian thực hiện đề tài có hạn cũng như kinh nghiệm của tác giả có được chưa nhiều, nên chắc đề tài sẽ còn rất nhiều thiếu sót Tác giả kính được

sự góp ý, chỉ dẫn vá đánh giá của các thầy cô

Tác giả bày tỏ lời cảm ơn chân thành tới thày giáo TS Nguyễn Nam Quân

đồng nghiệp đã giúp đỡ tác giả hoàn thành bản luận văn này

Hà Nội, tháng 10 năm 2006

Tác giả

Đỗ Bá Thái

Phần1 Tổng quan về chip PSoC

trên một chíp đơn Giống như các họ Vi điều khiển khác, PSoC cũng là một

họ với đầy đủ tính năng của một chip vi điều khiển Điểm khác biệt lớn nhất của PSoC so với một số họ Vi điều khiển phổ biến hiện nay như : PIC, MCS51, AVR … đó là khả năng cấu hình rất mềm dẻo Do được tích hợp sẵn rất nhiều các khối chức năng từ chức năng số đến chức năng tương tự, do vậy

mà PSoC có thể đảm nhận chức năng của một hệ thống điều khiển mà chỉ cần một chíp đơn

Bộ nhớ chương trình Flash ROM và bộ nhớ dữ liệu có kích thước tương đối lớn rất phù hợp với các bài toán có quy mô Việc lập trình cho bộ nhớ Flash sử dụng chuẩn giao tiếp ISP

Làm việc với chíp PSoC, có lẽ người thiết kế sẽ nhận thấy sự rất thoải mái với sự hỗ trỡ tối đa từ nhà sản xuất thông qua phần mềm miễn phí PSoC

thư viện, và được khởi tạo một cách tự động khi thiết kế Sẽ rất linh hoạt trong việc lập trình bởi việc tích hợp sẵn môi trường lập trình C trong PSoC Designer

Chương 1 Đặc điểm chung

1.1 Bộ vi xử lý

- Bộ vi xử lý được thiết kế với cấu trúc Harvard, Hai bộ nhớ chương trình Flash Rom và RAm được giao tiếp với Vi xử lý trên hai Bus độc lập

- …

Hình 1.1 Cấu trúc tổng quát của chíp PSoC (họ CY8C29x66)

1.2 Các khối tương tự OnChip

Tích hợp sẵn bên trong 12 khối chức năng tương tự có khả năng cấu hình hết sức mềm dẻo để trở thành các khối module như:

1.4 Khối vào ra đa chức năng

lập nhau thông qua hệ thống các thanh ghi vào ra đa chức năng

các trạng thái ngắt thay đổi được bằng phần mềm

- Có sẵn các điện trở treo nguồn (Pullup) hoặc kéo đất (PullDown) cung cấp dòng đầu ra số tới 25mA Logic, và 40 mA với các dòng đầu ra tương tự

(PullUp/PullDown/HighZ…)

1.5 Ngắt

- Tất cả các chân của chip đều có thể thực hiện yêu cầu ngắt (Ngắt GPIO)

- Module I2C

- Module E2PROM

Hình 1.2 Module E2PROM

E2PROM có lẽ là một đặc điểm rất là đặc biệt của chíp PSoC Đây là một module giả lập bộ nhớ EEPROM trong không gian bộ nhớ chương trình của chip Ta có thể sử dụng nó như một bộ nhớ EEPROM gắn thêm vào hệ thống Việc truy xuất vào không gian bộ nhớ này được thực hiện thông qua các hàm API có sẵn từ phần mềm PSoC Designer

1.8 Sơ lược về phần mềm thiết kế PSoC Designer

Về cơ bản phần mềm PSoC Designer bao gồm 3 phần cơ bản như sau:

- Device Editor:

Để bắt đầu thực hiện một project thì Device Editor là bước đấu tiên Trong giai đoạn này người thiết thực hiện các thao tác lựa chọn các module sẽ được sử dụng trong project, thiết lập các kết nối giữa các khối chức năng, thiết lập các chân chức năng cho các chân sẽ sử dụng, đặt các tham số cho từng module và cả hệ thống

Nếu giai đoạn này thực hiện tốt thì việc cấu hình từ chương trình bằng lện sẽ giảm thiểu đi rất nhiều Và như vậy người thiết kế sẽ không cần thiết phải nhớ được tất cả các hệ thống thanh ghi rất đồ sộ của chip

- Application Editor

Đây là môi trường để người lập trình viết lệnh cho project và biên dịch chương trình PSoC Designer hỗ trọ khả năng viết chương trình bằng ngôn ngữ C hoặc Assembly

- Debugger

Đây là bộ mô phỏng gỡ rối được sử dụng kết hợp với board mạch mô phong do hãng Cypress sản xuất

Chương 2 Đặc điểm cấu trúc của bộ vi điều khiển

2.1 Bộ vi xử lý

2.1.1 CPU

Chíp PSoC của hãng Cypress được thiết kế dựa trên bộ vi xử lý 8 bit với cấu trúc Harvard – Cấu trúc bộ nhớ chương trình và bộ nhớ dữ liệu có Bus địa chỉ và bus dữ liệu là hoàn toàn độc lập nhau:

Hình 2.2 Tổ chức bộ nhớ của chip PSoC

2.1.2 Hệ thống các thanh ghi

Hầu hết mọi hoạt động của CPU đều có sự tham gia của 5 thanh ghi chức năng sau:

- Thanh ghi chứa (CPU_A - Accumulator )

- Thanh ghi chỉ số (CPU_X - Index)

- Thanh ghi bộ đếm chương trình (CPU_PC Program Counter)

- Con trỏ ngăn xếp (CPU_SP - Stack Pointer)

- Thanh ghi cờ (CPU_F – Flag)

quả của các lệnh sử dụng chế độ định địa chỉ nguồn

chỉ chỉ số

2.1.3 Tập lệnh của bộ vi xử lý

Bảng 2.1 Tập lênho của chip PSoC

Tập lệnh của chíp PSoC bao gồm hơn 130 lệnh với định dạng câu lệnh và chế độ định địa chỉ trong câu lệnh như sau:

- Lện 1 byte đây là câu lệnh thực thi mà không cần dùng đến địa chỉ hay

dữ liệu, lệnh sử dụng 1 byte mã lệnh:

- Lệnh 2 byte là lệnh sử dụng duy nhất 1 toán hạng là dữ liệu hay địa chỉ Byte thứ nhất của lệnh là mã lệnh, byte thứ hai chứa dữ liệu hoặc địa chỉ Cũng có thể nó sử dụng 4 bit đầu cho mã lệnh và 12 bít sau cho địa chỉ

hai dữ liệu byte thứ 3 là địa chỉ ô nhớ - lệnh này thực hiện việc ghi dữ liệu vào ô nhớ, hoặc cả hai byte thứ hai và thứ 3 đều là địa chỉ ô nhớ - đây là lệnh thực hiện di chuyển dữ liệu giữa các ô nhớ Hay 2 byte sau là byte thấp và byte cao của địa chỉ ô nhớ trong bộ nhớ chương trình – đây là câu lệnh thay đổi địa chỉ thực thi chương trình

2.1.4 Chế độ định địa chỉ

Trong PSoC có đến 10 chế độ định địa chỉ khác nhau đó là:

- Địa chỉ nguồn chỉ số (Source Indexed)

- Địa chỉ đích trực tiếp, nguồn tức thời (Destination Direct, Source Immediate)

- Địa chỉ đích chỉ số, nguồn tức thời (Destination Indexed, Source Immediate)

- Địa chỉ đích trực tiếp, nguồn trực tiếp( Destination Direct, Source Direct)

Indirect Post Increment)

- Địa chỉ đích gián tiếp sử dụng con trỏ tự động tăng địa chỉ( Source Indirect Post Increment)

Bộ điều khiển ngắt yêu cầu chương trình đang chạy phải dừng lại để thực hiện một đoạn mã theo yêu cầu của người lập trình khi có ngắt sinh ra từ các khối chức năng của chip

Trong chip PSoC thì mỗi khối số đều có khả năng sinh ra một ngắt riêng đến CPU, và mỗi một cột của khối tương tự có khả năng sinh ra 1 ngắt Đối với ngắt ngoài thì tất cả các chân vào ra của chíp đều có thể sinh ra ngắt (ngắt GPIO), tuy nhiên tất cả các ngắt do các chân vào ra sinh ra đều có chung

1 địa ngắt duy nhất

2.2.1 Cấu trúc bộ điều khiển ngắt

2.2.2 Các thanh ghi của bộ điều khiển ngắt

Toàn bộ hoạt động của bộ điều khiển ngắt được điều khiển hệ thống các thanh ghi điều khiển ngắt Sử dụng các thanh ghi này giúp ta kiểm soát và điều khiển được các ngắt hết sức thuận tiện dễ dàng

Bảng 2.3 Hệ thống thanh ghi của bộ điều khiển ngắt

Address Name Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Access

0,DAh INT_CLR0 VC3 Sleep GPIO Analog3 Analog2 Analog1 Analog0 V Monitor RW:00 0,DBh INT_CLR1 DCB13 DCB12 DBB11 DBB10 DCB03 DCB02 DBB01 DBB00 RW:00 0,DCh INT_CLR2 DCB33 DCB32 DBB31 DBB30 DCB23 DCB22 DCB21 DCB20 RW:00

0,DEh INT_MSK3 ENSWINT I2C RW:00 0,DFh INT_MSK2 DCB33 DCB32 DBB31 DBB30 DCB23 DCB22 DCB21 DCB20 RW:00 0,E0h INT_MSK0 VC3 Sleep GPIO Analog3 Analog2 Analog1 Analog0 V Monitor RW:00 0,E1h INT_MSK1 DCB13 DCB12 DBB11 DBB10 DCB03 DCB02 DBB01 DBB00 RW:00 0,E2h INT_VC Pending Interrupt[7:0] RC:00 x,F7h CPU_F XOI Carry Zero GIE RL:00 LEGEND

L: The AND, OR , and XOR flag inftructions can be used to modify this register

C: Cearable Register or bits

x: An”x” before the comma in the address field indicates that this register can be accessed or written to no matter what bank is used

- Các thah ghi INT_CLRx (x=0,1,2,3) là các thanh ghi ghi / xóa ngắt Việc thao tác trên các thanh ghi này có thể hủy đi một số ngắt nào đó hoặc cũng có thể tạo ra một số ngắt nào đó Hoặc có thể xác định được các thông báo ngắt hiện tại là của khối phần cứng nào

dụng gì thì còn phụ thuộc vào giá trị của bit ENSWINT ( Enable

INT_MSK3

việc ghi 1 hay xóa về 0 các bit trong các thanh ghi này (trừ bít ENSWINT) sẽ cho phép hay cấm một ngắt tương ứng nào đó

- Thanh ghi INT_VC đây là thanh ghi lưu thông tin về ngắt chờ thực hiện có mức ưu tiên cao nhất trong số các ngắt đang yêu cầu thực hiện Khi ngắt được thực hiện thanh ghi sẽ bị xóa

- Bit GIE trong thanh ghi CPU_F có ảnh hưởng tới toàn bộ hệ thống ngắt của chip Khi bit này bị xóa về 0 thì toàn bộ các yêu cầu ngắt đều

bị CPU bỏ qua Các yêu cầu ngắt chỉ có thể được thực hiện khi bít GIE được set bằng 1

2.3 Cổng vào ra đa chức năng (General Purpose IO – GPIO )

Các cổng vào ra đa chức năng cung cấp khả năng giao tiếp với các ngoại vi bên ngoài chíp Mỗi cổng vào ra đa chức năng đều có độ rộng 8 bít,

và được điều khiển bởi một hệ thống rất nhiều các thanh ghi Mỗi một chân vào ra của các cổng vào ra đều có thể cầu hình hoạt động ở nhiều chế độ khác nhau

2.3.1 Hệ thống các thanh ghi điều khiển vào ra

Các cổng vào ra được điều khiển thông qua hệ thống các thanh ghi điều khiển cổng

Bảng 2.4 Các thanh ghi điều khiển cổng vào ra

Address Name Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Access

trong thanh ghi PRTxDR sẽ làm trạng thái của chân tương ứng ở mức cao hoặc mức thấp Việc đọc giá trị của PRTxDR sẽ trả về giá trị thực

về trạng thái của chân

chân GPIO (x là chân ở cổng x, x=0,1,2 )

tới đầu vào hoặc đầu ra toàn cục

cổng (Chế độ hoạt động của các chân GPIO cho ở bảng 2.5)

chế độ ngắt cho các chân ngắt, các cặp bit tương ứng ở hai thanh ghi

(IM0,IM1)sẽ quyết định chế độ ngắt cho chân GPIO tương ứng (Các

chế độ ngắt của chân GPIO được thiết lập như bảng 2.6)

2.3.2 Phân loại các chân vào ra

Các chân vào ra của chip PSoC có thể được cấu hình để trở thành

qua phần mềm Việc đọc hay ghi các thanh ghi này thực hiện thông qua thanh ghi dữ liệu cổng Tất cả các chân vào ra đa chức năng đều là các chân vào ra số

thông qua các vào ra toàn cục Tất cả các chân vào ra đa chức năng đều

có thể cấu hình để trở thành vào ra toàn cục

chip hoặc là chân ra cảu các khối tương tự Các chân này được nối với CPU thông qua các khối AOUT của khối tương tự Chỉ có một số chân vào ra của chip có thể được thiết lập để trở thành các chân vào hoặc ra tương tự

Các chế độ của các chân có thể được cấu hình thông qua các thanh ghi cấu hình (PRTxDM0, PRTxDM 1, PRTxDM 2) bằng cách ghi trực tiếp giá trị vào các thanh ghi này hoặc có thể cấu hình trực tiếp trong khi lựa chon các user module trong phần Device Editor

Bảng 2.5 Các chế độ hoạt động của chân GPIO

Drive Mode

DM[2:0] Pin Stae Description

000b Resistive pull down Strong high, resistive low 001b Strong drive Strong high, strong low 010b High impedance Hi-Z high and low, digital input enabled 011b Resistive pull up Resistive high, strong low

100b Open drain high Slow strong high, Hi-Z low 101b Slow strong drive Slow strong high, slow strong low 110b High impedance,

analog (reset state)

Hi-Z high and low, digital input disabled

(for zero power) (reset state)

low

Slow strong low, Hi-Z high

2.3.3 Ngắt GPIO

Tất cả các chân vào ra của chip đều có thể sinh ra ngắt Và tất cả các ngắt này đều có chung một vector ngắt duy nhất Do đó để xác định được chân nào đã sinh ra ngắt khi có nhiều hơn một ngắt GPIO được thiết lập thì chương trình phải kiểm tra bằng các đọc giá trị tại các chân ngắt

Để một chân vào ra có khả năng sinh ra ngắt tới CPU thì cần phải tiến hành các bước sau:

Bảng 2.6 Các chế độ ngắt của chân GPIO

giá trị đọc trước đó Chế độ này thay đổi theo hai chế độ trên, tùy thuộc vào giá trị trước đó nó đọc được trong quá trình đọc giá trị thanh ghi PRTxDR

Chương 3 Hệ thống các khối PSoC số

Hình 3.1 Sơ đồ cấu trúc của các khối số trong chip PSoC

4 khối, trong đó hai khối đầu là các khối số cơ bản (DBB Digital Basic Block)

sử dụng để cấu hình thành các module số cơ bản như các bộ đếm, bộ định thời, bộ điều chế độ rộng xung… Hai khối sau là các khối số truyền thông (DCB –Digital Communication Block) ngoài các chức năng của khối số cơ bản thì hai khối này dùng để cấu hình thành các bộ truyền thông như UART, SPI, IrDA…

3.1 Hệ thống các thanh ghi

Bảng 3.1 Hệ thống các thanh ghi liên quan đến hoạt động của các khối số

Address Name Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Access

GLOBAL DIGITAL INTERCONNECT (GDI) REGISTERS

DIGITAL ROW REGISTERS

DIGITAL BLOCK REGISTERS Data and Control Register

0,28h DCB02DR0 Data[7:0] #:00

1,52h DBB30OU AUXCLK AUXEN AUX IO Select[1:0] OUTEN Output Select[1:0] RW:00

Interrupt Mask Registers

LEGEND

#: Access is bit specific Refer to register detail for additional information

x: An “x” before the comma in the address fied indecates that this register can be accessed or written to no matter what bank is used

3.2 Các liên kết số toàn cục

hiệu đi từ các chân GPIO vào CPU Những bus này được gọi là Global Input Odd (GIO[7:0]) và Global Input Even ( GIE[7:0]) Hai bus còn lại sử dụng cho đầu ra có tác dụng ngược lại của bus đầu vào là tín hiệu từ CPU ra các chân GPIO tương ứng là (GOO[7:0]) và (GOE[7:0])

Hình 3.2 Sơ đồ cấu trúc liên kết vào ra số

3.3 Liên kết dãy các khối số

Hình 3.3 Cấu trúc dãy các khối số

3.4 Liên kết các khối số theo hàng

Hình 3.4 Chi tiết về nhóm bốn khối số PSoC

Hình 3.5 Cấu trúc của một hàng bốn khối PSoC số

3.5 Nguồn xung nhịp dùng cho các khối số

Hình 3.6 Tổng quát về các nguồn xung nhịp bên trong chip

Các khối PSoC số có thể lựa chọn 1 trong 16 nguồn xung nhịp sau để cung cấp xung nhịp hoạt động của khối:

xung nhịp của tất cả các khối số cần phải được đồng bộ lại với xung nhịp hệ thống SYSCLK ,SYSCLKx2

Một số trường hợp VC1 được cấu hình là chia 1 thì lựa chọn xung nhịp VC1 là không cho phép Tương tự như vậy với VC2 và VC3 nếu được cấu hình bằng xung nhịp hệ thống SYSCLK thì việc sử dụng là không cho phép Bit AUXCLK trong thanh ghi DxBxxOU được sử dụng để lựa chọn đầu vào đồng bộ

Hình 3.7 Nguồn xung nhịp tái đồng bộ

Bảng 3.1 Các lựa chọn cho bit AUXCLK

00 Bypass Chỉ sử dụng thiết lập này cho đầu vào ở trạng thái không

đồng bộ Cũng được sử dụng khi SYSCLKx2 được lựa chọn

01 Tái đồng bộ

với SYSCLK

Sử dụng thiết lập này cho bất cứ xung nhịp nào dựa trên SYSCLK,VC1, VC2, VC3 được điều khiển bởi SYSCLK, mạng truyền tin dựa trên SYSCLK, đầu vào và ra hàng với nguồn với nguồn dựa trên SYSCLK

11 SYSCLK sử

dụng trực tiếp

Sử dụng thiết lập này để cung cấp xung nhịp SYSCLK tới trực tiếp các khối số Thiết lập này hoàn toàn không liên hệ với xung nhịp tái đồng bộ, nó không thể tái đồng bộ với chính nó

Chương 4 Hệ thống các khối PSoC tương tự

Hình 4.1 Sơ đồ khối cấu trúc của các khối tương tự trong chipPSoC

Chính nhờ có các khối tương tự này mà PSoC khác hẳn với các chíp vi điều khiển khác Ta không cần thiết phải có thêm nhiều các ngoại vi để hoàn thành một hệ thống bao gồm cả tương tự và số

Mỗi khối PSoC tương tự có thể được cấu hình thành nhiều loại các chức năng khác nhau để phù hợp với các yêu cầu cần thiết của thiết kế

Có ba loại khối PSoC tương tự chính đó là: khối thời gian liên tục (CT –Continues Time)

Khối chuyển mạch cho tụ loại C và loại D (SC – Switch Capacitor)

Các khối tương tự được tổ chức thành các cột với CY8C29466 có 4 cột, trong đó mỗi cột có 1 khối CT 1 khối SC loại D cà 1 khối loại C Các khối trong cùng 1 cột sẽ sử dụng chung nguồn xung nhịp và chung địa chỉ vector ngắt

Mỗi khối tương tự đều có ba đầu ra:

khối trong cùng một cột Và tất nhiên trong một thời điểm nhất định chỉ được phép có một khối sử dụng ABUS Đây cũng chính là bus đầu

ra tương tự của một cột và là bus đầu ra duy nhất được nối đến chân ra tương tự

cả cột Và tại mỗi một thời điểm nhất định thì cũng chỉ có một khối số trong cột được sử dụng CBUS

khối cùng cột và cùng hàng)

Tất cả các khối tương tự này có thể hoạt động đọc lập hoặc được kết hợp với các khối tương tự hoặc các khối số khác để tạo thành các khối chức năng nhất định

4.1 Giao diện tương tự

4.1.1 Giao diện ABUS

4.1.2 Giao diện với CBUS

Hình 4.3 Giao diện Bus so sánh

Đây là Bus chung cho mỗi cột các khối tương tự Tất cả các khối tương

tự đều có đầu ra so sánh có thể kết nối trực tiếp với Bus, tuy nhiên tại mỗi thời điểm chỉ có duy nhất một khối được sử dụng Bus Đầu ra của bus so sánh này có thể kích thích cho các khối số như là một đầu vào dữ liệu Nó cũng có thể phục vụ như một đầu vào cho bộ tính toán hay đầu vào của một ngắt

4.1.3 Giao diện giữa hệ thống tương tự với chân vào ra

Hình 4.4 Sơ đồ kết nối các khối tương tự với các chân vào ra

4.2 Nguồn xung nhịp cho các hệ thống tương tự

Các khối SC yêu cầu hai pha không gối lên nhau Những khối này được phân chia thành 4 cột, mỗi cột có hai khối một SC-C và một SC-D Mỗi cột tương tự có một đầu vào xung nhịp riêng và được sử dụng cho tất cả các khối trong cột Có bốn lựa chọn xung nhịp đầu vào cho các khối tương tự đó là: 24V1, 24V2, ACLK0 và ACLK1 Hai nguồn xung nhịp 24V1 và 24V2 là các nguồn xung nhịp của hệ thống hai nguồn còn lại được lấy từ các khối số nhằm phục vụ các mục đích cụ thể khác nhau

4.3 Nguồn tham chiếu cho các hệ thống tương tự

PSoC sử dụng nguồn đơn, vì vậy nó không có điện áp âm Vì vậy với các khối tương tự cần sử dụng nguồn điện áp âm thì cần phải tạo ra một đất giả,

đó là khoảng điện áp bằng với VCC/2 Điểm đất này sẽ được nối tới tất cả các khối tương tự và được đệm ngăn cách giữa các khối