Thiết kế bộ chuyển đổi tương tự số (adc) với công nghệ umc 0 25um

Phần lớn các sản phẩm ấy đều có ngõ vào là các tín hiệu tương tự trong tự nhiên, tuy nhiên các tín hiệu ấy lại được xử lý bằng các vi mạch số, chính vì lẽ đó, vai trò của mạch ADC là rất

PHAN VÕ KIM ANH

THIẾT KẾ BỘ CHUYỂN ĐỔI TƯƠNG TỰ - SỐ (ADC) VỚI

Cán bộ hướng dẫn khoa học :TS Hoàng Trang

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Cán bộ chấm nhận xét 1 :

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Cán bộ chấm nhận xét 2 :

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG Tp HCM ngày tháng năm

Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: (Ghi rõ họ, tên, học hàm, học vị của Hội đồng chấm bảo vệ luận văn thạc sĩ) 1

2

3

4

5

Xác nhận của Chủ tịch Hội đồng đánh giá LV và Trưởng Khoa quản lý chuyên ngành sau khi luận văn đã được sửa chữa (nếu có)

CHỦ TỊCH HỘI ĐỒNG TRƯỞNG KHOA ĐIỆN-ĐIỆN TỬ

NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên: Phan Võ Kim Anh MSHV: 01408709

Ngày, tháng, năm sinh: 17/11/1985 Nơi sinh: TPHCM

Chuyên ngành: Kỹ thuật điện tử Mã số :

I TÊN ĐỀ TÀI: Thiết kế bộ chuyển đổi tương tự - số (ADC) với công nghệ UMC 0.25µm

II NHIỆM VỤ VÀ NỘI DUNG:

III NGÀY GIAO NHIỆM VỤ : (Ghi theo trong QĐ giao đề tài)

IV NGÀY HOÀN THÀNH NHIỆM VỤ: (Ghi theo trong QĐ giao đề tài)

V CÁN BỘ HƯỚNG DẪN (Ghi rõ học hàm, học vị, họ, tên): TS Hoàng Trang

Tp HCM, ngày tháng năm 20

CÁN BỘ HƯỚNG DẪN (Họ tên và chữ ký) CHỦ NHIỆM BỘ MÔN ĐÀO TẠO (Họ tên và chữ ký) TRƯỞNG KHOA….………

(Họ tên và chữ ký)

Luận văn tốt nghiệp là sản phẩm của cả một quá trình học tập, rèn luyện Tôi xin kính gửi lời cảm ơn chân thành đến tất cả thầy cô khoa Điện – Điện tử đã tận tình giảng dạy, truyền đạt cho tôi những kiến thức nền tảng vững chắc trong suốt thời gian học tập ở trường

Tôi xin kính gửi lòng biết ơn đến thầy Hoàng Trang, người đã tận tình chỉ bảo, hướng dẫn và tạo điều kiện tốt nhất để tôi hoàn thành Luận văn tốt nghiệp này

Cuối cùng là lời cảm ơn đến gia đình, người thân và bè bạn đã luôn động viên, giúp đỡ tôi trong suốt quá trình làm việc, học tập và nghiên cứu

TPHCM, ngày 18 tháng 12 năm 2011

LỜI CẢM ƠN

Các sản phẩm vi mạch điện tử đã và đang đóng góp vai trò không nhỏ trong xã hội ngày nay Phần lớn các sản phẩm ấy đều có ngõ vào là các tín hiệu tương tự trong tự nhiên, tuy nhiên các tín hiệu ấy lại được xử lý bằng các vi mạch số, chính vì lẽ đó, vai trò của mạch ADC là rất quan trọng, đóng vai trò trung gian chuyển đổi tín hiệu từ miền tương tự sang miền số, từ đó có thể phân tích, xử lý tín hiệu một cách hiệu quả hơn

Nhận thấy được vai trò của bộ ADC trong thiết kế vi mạch, tác giả quyết định chọn đây là đề tài cho Luận văn tốt nghiệp Thạc sỹ của mình Luận văn tìm hiểu tổng quan

về cấu trúc ADC, đặc biệt là cấu trúc bộ pipelined ADC với các khối cơ bản, đồng thời

mô phỏng một mô hình bộ ADC hoàn chỉnh sử dụng phần mềm của hãng Cadence Kết quả của đề tài không phải là mới mẻ so với tình hình nghiên cứu trên thế giới tuy nhiên đây có thể là những bước nghiên cứu khởi đầu, tạo tiền đề cho các nghiên cứu chuyên sâu về phát triển sản phẩm ADC nói riêng, cũng như các sản phẩm vi mạch tương tự nói chung tại bộ môn Điện tử, Đại học Bách Khoa

Các phần luận văn sẽ trình bày gồm có:

Chương 1: Tổng quan: phát biểu vấn đề, mục đích hình thành đề tài

Chương 2: Giới thiệu tổng quan về các cấu trúc ADC

Chương 3: Cấu trúc pipelined ADC

Chương 4: Thiết kế mô phỏng bộ pipelined ADC

Chương 5: Kết luận và hướng phát triển của đề tài

Electronics devices nowadays are holding an important role in social life Most of those devices process natural signals, which appear in usual life However, digital signal processing is now developing so fast, provide designers multiple stronger tools for designers Consequently, the analog-to-digital converters (ADC) is so necessary, transferring signals from analog to digital type, so that they are well-processed

This thesis present theory related to ADC analog design, especially pipelined ADC design A pipelined ADC prototype is also proposed with some main blocks using UMC 0.25µm technology, and simulated using Cadence software

Tôi cam đoan đây là công trình nghiên cứu của tôi Các số liệu, kết quả nêu trong luận văn là trung thực

Phan Võ Kim Anh

Trang bìa i

Nhiệm vụ luận văn Lời cám ơn Tóm tắt luận văn thạc sĩ ii

Abstract iii

Lời cam đoan iv

Mục lục v

Danh sách hình vẽ vii

Danh sách bảng biểu viii

Bảng ký hiệu và chữ viết tắt dùng trong luận văn ix

CHƯƠNG 1: GIỚI THIỆU TỔNG QUAN 1

1 Phát biểu vấn đề: 1

2 Mục đích hình thành đề tài 2

CHƯƠNG 2: TỔNG QUAN VỀ ADC 3

1 Tổng quan về các cấu trúc ADC 3

2 Flash ADC 4

3 Folding ADC 6

4 Successive Approximation ADC 6

5 Pipelined ADC 7

CHƯƠNG 3: CẤU TRÚC BỘ PIPELINED ADC 10

1 Khối sub-ADC (Sub-Analog-To-Digital Converter) 10

2 Khối S/H (sample and hold) 11

5 Stage-end 13

6 Digital Synchronize Block (Khối đồng bộ) 13

CHƯƠNG 4: THIẾT KẾ VÀ MÔ PHỎNG BỘ PIPELINED ADC 15

1 Các thông số kỹ thuật của bộ pipelined ADC 15

2 Kiến trúc 1.5-bit/ tầng dạng pipelined ADC 16

2.1 Giới thiệu tổng quan 16

2.2 Hoạt động của kiến trúc 1.5-bit/tầng 16

3 Phần mềm và quy trình thiết kế 17

4 Công nghệ thiết kế 19

4.1 Các thông số trong mô hình linh kiện 20

4.2 Các luật trong thiết kế vật lý 22

5 Thiết kế và mô phỏng bộ pipelined ADC 23

5.1 Cách thức mô phỏng sử dụng phần mềm của hãng Cadence 23

5.2 Khối lấy mẫu S/H 25

5.3 Khối 1.5-bit Sub-ADC 27

5.4 Khối 1.5-bit DAC 30

5.5 Khối MDAC (Multiplying Digital to Analog Converter) 31

5.6 Khối tạo xung nhịp 36

5.7 Khối phân cực Bias 36

5.8 Tổng hợp các khối của một tầng pipelined ADC 37

5.9 Khối đồng bộ 39

5.10 Tổng hợp toàn bộ thiết kế 40

5.11 Nhận xét và kết luận 41

CHƯƠNG 5: KẾT LUẬN 43

1 Kết luận 43

2 Hướng phát triển của đề tài 43

Tài liệu tham khảo 44

Hình 1 Các cấu trúc ADC với độ phân giải và tốc độ tương ứng 3

Hình 2 Sơ đồ khối của bộ Flash ADC 5

Hình 3 Sơ đồ khối của bộ Folding ADC 6

Hình 4 Cấu trúc bộ successive approximation ADC 7

Hình 5 Sơ đồ bộ pipelined ADC 1 tầng 8

Hình 6 Sơ đồ khối bộ pipelined ADC M tầng 9

Hình 7 Bộ sub-ADC 1.5 bit 10

Hình 8 Sơ đồ khối mạch S/H 11

Hình 9 Mạch switch-cap (a) giai đoạn lấy mẫu (b) Giai đoạn xử lý tín hiệu 12

Hình 10 Mạch charge-pump 12

Hình 11 Tổng hợp ngõ ra của các tầng pipelined ADC 13

Hình 12 Cấu trúc 1.5-bit/ tầng 16

Hình 13 Đặc tuyến vào ra của một tầng pipelined ADC 17

Hình 14 Quy trình thiết kế vi mạch giai đoạn Front end 18

Hình 15 Quy trình thiết kế vi mạch giai đoạn Back end 19

Hình 16 Một số luật thiết kế vật lý của lớp diffusion 22

Hình 17 Cửa sổ CIW 24

Hình 18 Cửa sổ Composer Schematic Editor 24

Hình 19 Cửa sổ Analog Environment 25

Hình 20 Sơ đồ mạch S/H 26

Hình 21 Kết quả mô phỏng mạch S/H 26

Hình 22 Sơ đồ mạch so sánh dạng chốt 28

Hình 23 Kết quả mô phỏng bộ so sánh 28

Hình 24 Sơ đồ mạch Sub-ADC 29

Hình 25 Kết quả mô phỏng cho bộ sub-ADC 29

Hình 27 Sơ đồ mạch Sub-DAC 30

Hình 28 Hoạt động ở chế độ khóa của transistor 31

Hình 29Hiện tượng xả điện tích kênh dẫn 32

Hình 30 Cấu trúc MDAC dạng đối xứng với xung nhịp non-overlap 33

Hình 31 Hoạt động của bộ MDAC 34

Hình 32 Kết quả mô phỏng trong trường hợp 1 35

Hình 33 Kết quả mô phỏng trong trường hợp 2 35

Hình 34 Kết quả mô phỏng trong trường hợp 3 36

Hình 35 Khối tạo xung nhịp non-overlap 36

Hình 36 Sơ đồ mạch phân cực 37

Hình 37 Cấu trúc một tầng 1.5-bit pipelined ADC 37

Hình 38 Sơ đồ một tầng pipelined ADC 38

Hình 39 Kết quả mô phỏng ngõ ra B1, B0 của một tầng pipelined ADC 39

Hình 40 Kết quả mô phỏng ngõ ra Vout của một tầng pipelined ADC 39

Hình 41 Sơ đồ khối mạch đồng bộ 40

Hình 42 Tổng hợp mạch pipelined ADC 8 bit 41

Bảng 1: So sánh các cấu trúc ADC 4

Bảng 2 Các thông số kỹ thuật của bộ pipelined ADC 15

Bảng 3 Bảng thông số của NMOS 21

Bảng 4 Bảng thông số của PMOS 21

Bảng 5 Thông số của tụ điện 21

BẢNG KÝ HIỆU VÀ CHỮ VIẾT TẮT

DÙNG TRONG LUẬN VĂN

CMOS Complementary Metal-Oxide-Semiconductor

ADC Analog-to-Digital Converter

MSB Most Significant Bit

HDTV High-Definition Television

S/H Sample and Hold

DAC Digital-to-Analog Converter

MDAC Multiplying Digital – to – Analog Converter

OP-AMP Operation amplifier

NMOS N-type metal-oxide-semiconductor logic

PMOS P-type metal-oxide-semiconductor logic

CHƯƠNG 1: GIỚI THIỆU TỔNG QUAN

1 Phát biểu vấn đề:

Ngày nay, công nghệ vi mạch phát triển mạnh, từ đó hàng loạt các sản phẩm công nghệ cao đã ra đời góp phần nâng cao chất lượng cuộc sống con người Nền công nghiệp vi mạch trên thế giới đã phát triển vượt bậc, tuy nhiên tại Việt Nam, tất cả mới chỉ là bước khởi đầu Cuối năm 2010, Thủ tướng chính phủ đã phê duyệt vi mạch đứng hàng đầu trong danh mục các sản phẩm ưu tiên đầu tư và phát triển (http://www.chinhphu.vn/vanbanpq/lawdocs/QD49TTG.DOC?id=101059)

Về việc phê duyệt Danh mục công nghệ cao được ưu tiên đầu tư phát triển và Danh mục sản phẩm công nghệ cao được khuyến khích phát triển

 Ưu tiên đầu tư và phát triển công nghệ cao: vi mạch đứng vị trí số 1 trong 46

danh mục

 Khuyến khích phát triển sản phẩm công nghệ cao: vi mạch chiếm vị trí số 1

trong 76 sản phẩm công nghệ cao)

Đề tài này được chọn để thực hiện cũng vì lẽ đó

Đầu thập niên 1980, với sự phát triển vượt bậc của kỹ thuật số, nhiều chuyên gia đã

dự đoán sự thoái trào của mạch điện tử tương tự trong tương lai Nhờ vào kỹ thuật số, các thuật toán xử lý tín hiệu ngày càng mạnh mẽ, bên cạnh đó, vi mạch điện tử ngày càng tinh gọn và hiệu quả hỗ trợ cho việc thực hiện các thuật toán này một cách dễ dàng hơn Tuy nhiên, thực tế không hoàn toàn như dự đoán, kỹ thuật tương tự hiện nay vẫn đóng góp một phần quan trọng trong các vi mạch điện tử, là lựa chọn duy nhất trong khi thiết kế các mạch xử lý tín hiệu trong cuộc sống tự nhiên, thông tin số, thiết

kế vi xử lý và bộ nhớ…

Bên cạnh đó, công nghệ CMOS phát triển, đã chi phối quy trình thiết kế mạch điện

tử số So với transistor lưỡng cực, CMOS có thể đạt được kích thước nhỏ hơn và tiêu tán năng lượng thấp hơn Do đó, nhằm mục tiêu giảm giá thành và công suất tiêu thụ,

hiện nay các mạch tương tự thường được tích hợp cùng các mạch số trên cùng một con chip

Theo xu hướng trên, nhận thấy vai trò của bộ chuyển đổi tín hiệu tương tự - số là rất quan trọng, đóng vị trí trung gian trong giao tiếp giữa phần mạch tương tự và phần mạch số trong vi mạch, tác giả đã chọn đề tài “Thiết kế bộ chuyển đổi tín hiệu tương

tự - số (ADC) với công nghệ UMC 0.25um” làm đề tài nghiên cứu cho luận văn Thạc

sỹ của mình

2 Mục đích hình thành đề tài

Như đã đề cập ở phần trên, công nghệ vi mạch đang được đặc biệt ưu tiên phát triển

ở nước ta Sự hình thành nền công nghiệp vi mạch tại Việt Nam còn rất sơ khai Nhận thấy được vai trò của các trường đại học trong vấn đề này, bộ môn Điện tử trường Đại học Bách Khoa, nơi tác giả đang công tác, đã chọn hướng vi mạch là hướng nghiên cứu chủ đạo

Đề tài này được chọn cũng không nằm ngoài mục đích đó Trong lĩnh vực thiết kế

vi mạch hỗn hợp tương tự - số, bộ ADC đóng vai trò quan trọng là trung gian chuyển

dữ liệu từ dạng tương tự sang dạng tín hiệu số, từ đó nâng cao khả năng xử lý tín hiệu, tránh méo dạng, … Do đó, mục tiêu cuối cùng của đề tài là thiết kế các khối của một

bộ pipelined ADC hoàn chỉnh, đạt được các thông số thiết kế, từ đó nâng cao phát triển, đồng thời trở thành một module có thể ghép nối chung với các đề tài nghiên cứu khác, hình thành nên một sản phẩm vi mạch hoàn thiện, có ứng dụng trong thực tiễn

CHƯƠNG 2: TỔNG QUAN VỀ ADC

Chương 2 giới thiệu một cái nhìn tổng quát về các cấu trúc ADC, cũng như giới thiệu một số cấu trúc tiêu biểu

1 Tổng quan về các cấu trúc ADC

ADC là bộ chuyển đổi tín hiệu tương tự thành tín hiệu số Đa phần các tín hiệu tồn tại trong tự nhiên đều ở dạng tương tự, do đó ADC là bộ phận quan trọng không thể thiếu trong các hệ thống giao tiếp với thế giới tự nhiên Chip ADC xuất hiện trong hầu hết các thiết bị xử lý tín hiệu audio, video, các thiết bị đo đạc,… Tùy vào từng ứng dụng cụ thể mà ta có những yêu cầu riêng cho các bộ ADC

Hình 1 thể hiện các cấu trúc ADC được sử dụng phổ biến hiện nay và các đặc tính

về tốc độ cũng như độ phân giải tương ứng.[1]

Hình 1 Các cấu trúc ADC với độ phân giải và tốc độ tương ứng

Phần tiếp theo sẽ đề cập đến một số cấu trúc ADC phổ biến

Bảng 1 tóm tắt đặc điểm của các cấu trúc ADC khác nhau về tốc độ, độ chính xác,

độ trễ cũng như diện tích [1]

do nó chỉ tốn một chu kỳ xung clock để thực hiện việc chuyển đổi này

Nguyên lý hoạt động của bộ Flash ADC khá đơn giản Hình 2 trình bày cấu trúc đặc trưng của một bộ flash ADC.[2]

Hình 2 Sơ đồ khối của bộ Flash ADC

Tổng quát, một bộ flash ADC N bit bao gồm một chuỗi 2N các điện trở nối giữa hai điện áp Vref+ và Vref- tạo thành 2N-1 mức điện áp tham khảo , 2N-1 bộ so sánh và một mạch mã hóa Điện áp ở ngõ vào sẽ đồng thời được so sánh với 2N-1 mức điện áp này tại 2N-1 bộ so sánh để tạo thành một số gồm 2N-1 bit Sau đó, 2N-1 bit này được đưa vào bộ mã hóa để thu được N bit ngõ ra

Cấu trúc của bộ Flash ADC cung cấp cho người sử dụng tốc độ chuyển đổi dữ liệu cao tuy nhiên nó có một số hạn chế nhất định Đối với các ứng dụng đòi hỏi độ phân

giải cao, Flash ADC phải tăng số lượng điện trở cũng như các bộ so sánh, điện áp offset của các bộ so sánh này ảnh hưởng đến tính chính xác của ngõ ra, đồng thời diện tích của toàn mạch cũng tăng lên đáng kể Chính vì thế, thông thường bộ Flash ADC chỉ được sử dụng cho các trường hợp độ phân giải nhỏ hơn hoặc bằng 8 bit

Hình 3 Sơ đồ khối của bộ Folding ADC

4 Successive Approximation ADC

Hình 4 [1] thể hiện cấu trúc bộ successive approximation ADC, bao gồm một bộ so

(successive approximation register - SAR) Tín hiệu ngõ vào được đưa vào bộ so sánh với ngõ ra của bộ DAC tạo ra bit có trọng số cao nhất (MSB) của ngõ ra Thanh ghi SAR sẽ lưu giữ giá trị này đồng thời cung cấp thông tin ngõ vào cho bộ DAC, chuẩn bị cho giá trị so sánh trong chu kỳ kế tiếp, chu trình này được lặp lại cho đến khi thu được N bit ở ngõ ra Để thu được tín hiệu hoàn chỉnh N bit tại ngõ ra, bộ ADC phải thực hiện N chu kỳ xung clock

Hình 4 Cấu trúc bộ successive approximation ADC

về xử lý tín hiệu trong y khoa, HDTV, xDSL, fast Ethernet,…

Khảo sát hoạt động bộ pipelined ADC 1 tầng, từ đó khái quát nên hoạt động của bộ pipelined ADC n tầng

Hình 5 Sơ đồ bộ pipelined ADC 1 tầng

Bộ ADC có độ phân giải N bit Ở chu kỳ xung clock đầu tiên sau khi thực hiện lấy mẫu tín hiệu, N/2 bit có trọng số cao (MSBs) được lượng tử hoá tại bộ Flash Sub-ADC, tạo ra chuỗi bit ở ngõ ra Sau đó, trong chu kỳ xung clock thứ hai, N/2 bit vừa được tạo ra được đưa vào bộ DAC tạo tín hiệu analog, đồng thời lấy tín hiệu input ban đầu trừ tín hiệu này, tín hiệu sau bộ trừ lại được đưa vào bộ khuếch đại có hệ số khuếch đại A đưa tín hiệu về tầm biên độ lớn nhất Tín hiệu này tiếp tục được đưa vào các tầng pipelined tiếp theo…

Một đặc điểm thú vị của bộ pipelined ADC chính là tốc độ chuyển đổi chỉ phụ thuộc vào tốc độ xử lý của một tầng mà không phụ thuộc vào số lượng tầng pipelined Giả sử với một bộ ADC i tầng, mẫu tín hiệu đầu tiên đi vào bộ ADC cần i chu kỳ để đi qua i tầng đó và đến được ngõ ra, tuy nhiên mẫu thứ hai chỉ mất (i -1) chu kỳ cho quá trình tương tự Như vậy sau i chu kỳ clock, mỗi mẫu tín hiệu đi vào bộ ADC sẽ thu được một giá trị trong miền số tương ứng ở ngõ ra

Hình 6 thể hiện sơ đồ khối của một bộ pipelined ADC tổng quát

Hình 6 Sơ đồ khối bộ pipelined ADC M tầng

 Như vậy chương 2 đã cung cấp được các tổng quan về các cấu trúc ADC cũng như giới thiệu ngắn gọn một số cấu trúc thông dụng

CHƯƠNG 3: CẤU TRÚC BỘ PIPELINED ADC

Bộ pipelined ADC được tạo thành từ N tầng, với mỗi tầng gồm có bộ lấy mẫu tín hiệu (S/H), một bộ sub-ADC, một bộ sub-DAC và một bộ MDAC (gồm một bộ trừ và một bộ khuếch đại liên tầng) Chương này sẽ phân tích sâu vào cấu trúc một bộ pipelined ADC bao gồm các khối cơ bản, từ đó hình thành cơ sở cho thiết kế

1 Khối sub-ADC (Sub-Analog-To-Digital Converter)

Sub-ADC là một trong các khối chính hình thành nên một tầng của bộ ADC Bộ sub-ADC có hai chức năng chính: lượng tử hóa tín hiệu từ ngõ ra của bộ S/H và là ngõ vào của bộ sub-DAC, từ đó tạo ra tín hiệu đưa vào bộ MDAC

Tín hiệu sau khi đi qua bộ S/H sẽ được đưa vào bộ sub-ADC, tạo ra tín hiệu số có

độ phân giải thấp, tín hiệu này sau đó sẽ được đưa vào bộ mã hóa tín hiệu, tạo thành ngõ ra của một tầng pipelined ADC Đồng thời tín hiệu ngõ ra của bộ sub-ADC lại chính là ngõ vào của bộ sub-DAC tạo thành các giá trị điện áp tương tự làm ngõ vào cho bộ MDAC

Thông thường cấu trúc Flash ADC thường được sử dụng để thực hiện bộ sub-ADC

do tính đơn giản và có tốc độ cao Ngoài ra, độ phân giải của một tầng ADC thường thấp, điều này phù hợp với các tính chất của một bộ sub-ADC Tùy thuộc vào độ phân giải của mỗi tầng ADC mà bộ sub-ADC có độ phân giải tương ứng, thông thường các cấu trúc 2-, 3-, 4- và 5-bit Flash ADC thường được sử dụng rộng rãi

Hình 7 thể hiện sơ đồ khối bộ so sánh 1.5-bit, bao gồm 2 bộ so sánh với 2 mức điện

áp tham khảo Vref1 và Vref2, ngõ ra gồm 2 bit B1,B0 Nếu điện áp ngõ vào của bộ so sánh lớn hơn Vref, ngõ ra của bộ so sánh sẽ bằng 1, ngược lại ngõ ra có giá trị bằng 0 Như vậy, với hai điện áp tham khảo, ngõ ra sẽ có các giá trị 00, 01, 10

2 Khối S/H (sample and hold)

Mạch SHA bao gồm bốn thành phần chính được trình bày trong hình 8: bộ khuếch đại ngõ vào, buffer tại ngõ ra, tụ điện lưu giữ điện áp và mạch khóa (switch)

Hình 8 Sơ đồ khối mạch S/H

Hoạt động của một bộ S/H gồm hai giai đoạn: lấy mẫu tín hiệu (sample) và giữ tín hiệu (hold) Trong giai đoạn đầu tiên, mạch điều khiển cho khóa đóng, tín hiệu được nạp vào tụ CH, sau đó vào giai đoạn thứ hai, khóa mở, tín hiệu vẫn được lưu giữ trên tụ

C để chuyển tiếp đến các tầng tiếp theo Ngõ ra của bộ S/H là tín hiệu dạng rời rạc, và được đưa vào các tầng tiếp theo

3 Khối sub-DAC (Sub-Digital-to-Analog Converter)

Khối DAC sử dụng trong một tầng pipelined ADC làm nhiệm vụ chuyển đổi tín hiệu từ ngõ ra của bộ sub-ADC thành điện áp tương tự để đưa vào bộ MDAC Ngõ ra của bộ sub-DAC gồm nhiều mức điện áp tùy thuộc vào độ phân giải của mỗi tầng Đối với tầng 1.5-bit pipelined ADC, ngõ ra của bộ sub-DAC gồm ba mức điện áp: 0, ½ Vref và Vref

4 MDAC (Multiplying Digital – to – Analog Converter)

Bộ MDAC bao gồm một bộ trừ và một mạch nhân tín hiệu, với ngõ vào là tín hiệu Vin của toàn mạch và tín hiệu từ ngõ ra của bộ DAC

Hai kỹ thuật chính thường được dùng trong để thiết kế mạch MDAC là kỹ thuật switch-cap và kỹ thuật charge-pump

Hình 9 Mạch switch-cap (a) giai đoạn lấy mẫu (b) Giai đoạn xử lý tín hiệu

4.2 Kỹ thuật charge-pump

Hình 10 Mạch charge-pump

Cấu trúc này chỉ sử dụng các khóa và tụ điện, do đó, công suất tiêu tán giảm đáng

quá trình hoạt động ở tần số cao Để loại bỏ giá trị này, người ta thường sử dụng tụ bù dummy switch

6 Digital Synchronize Block (Khối đồng bộ)

Tín hiệu ngõ ra từ các tầng pipelined ADC sẽ được tổng hợp tại khối đồng bộ (digital synchronize block)

Theo hoạt động của bộ pipelined ADC, tín hiệu ngõ ra ở tầng N sẽ trễ hơn tín hiệu ngõ ra ở tầng đầu tiên N-1 chu kỳ xung nhịp Do đó để đảm bảo sự đồng bộ của các ngõ ra, khối đồng bộ sẽ bao gồm các D-FF, ngõ ra của tầng pipelined đầu tiên đi qua N D-FF và ngõ ra của tầng Stage-end đi qua một D-FF

Sau khi được đồng bộ, các chuỗi bit này được tổng hợp tạo thành giá trị cuối cùng ở ngõ ra

Hình 11 Tổng hợp ngõ ra của các tầng pipelined ADC

Hình 11 đưa ra một ví dụ về cách thức tổng hợp ngõ ra từ các tầng của một bộ pipelined ADC gồm hai tầng pipelined và một tầng Stage-end Mỗi tầng pipelined là

một bộ chuyển đổi tương tự - số có độ phân giải 1.5 bit (ngõ ra có 2 bit gồm có 3 mức tín hiệu 00, 01, 10) Các ngõ ra của các tầng này được đưa vào các bộ cộng toàn phần (full-adder) từ đó hình thành nên mã tín hiệu dạng số (digital output code) ở ngõ ra của

bộ ADC

 Chương 3 đã cung cấp được tổng quan các đặc tính các khối của một bộ pipelined ADC hoàn chỉnh, là cơ sở cho thiết kế

CHƯƠNG 4: THIẾT KẾ VÀ MÔ PHỎNG BỘ

PIPELINED ADC

Chương này trình bày các bước thiết kế các khối của một bộ pipelined ADC, đồng thời đưa ra kết quả mô phỏng và phân tích kết quả mô phỏng, từ đó rút ra kết luận

1 Các thông số kỹ thuật của bộ pipelined ADC

Các thông số kỹ thuật của bộ pipelined ADC được tổng hợp trong bảng 2

Bảng 2 Các thông số kỹ thuật của bộ pipelined ADC

Vấn đề đầu tiên trong thiết kế bộ pipelined ADC chính là xác định số tầng pipelined cần cho thiết kế cũng như độ phân giải tương ứng Thông thường các tầng pipelined ADC thường có độ phân giải từ 1-4 bit tùy thuộc vào ứng dụng cụ thể của từng mạch Trong phạm vi cũng như mục đích của thiết kế này, độ phân giải của mỗi tầng pipelined ADC được chọn là 1.5 bit

Đối với các bộ pipelined ADC có độ phân giải mỗi tầng từ 2 bit trở lên, việc tổng hợp ở khối đồng bộ tương đối phức tạp, cần thiết phải có thêm khối hiệu chỉnh Trong khi đó nếu sử dụng tầng pipelined có độ phân giải 1 bit, việc thiết kế cũng như tổng hợp các giá trị ngõ ra trở nên đơn giản hơn rất nhiều lần, tuy vậy, khả năng xảy ra sai

số ở trường hợp này lại tăng cao Chính vì lý do đó, tác giả quyết định chọn mạch pipelined ADC có độ phân giải 1.5 bit là thiết kế đầu tay, giúp tác giả có được những hiểu biết cơ bản về thiết kế pipelined ADC nói riêng và thiết kế analog nói chung, từ

đó làm cơ sở, nền tảng cho các nghiên cứu sâu rộng hơn trong tương lai

Như vậy bộ pipelined ADC sẽ gồm tám tầng, trong đó có bảy tầng pipelined hoàn chỉnh và một tầng Stage-end với cấu tạo đơn giản là một bộ Flash ADC Ngoài ra,

thiết kế còn bao gồm một bộ cung cấp xung clock không trùng lắp (non-overlaped clock), một khối tổng hợp (digital synchronize block), cùng các khối phân cực, khối tạo điện áp tham khảo cho bộ so sánh

2 Kiến trúc 1.5-bit/ tầng dạng pipelined ADC

2.1 Giới thiệu tổng quan

Mỗi tầng pipelined ADC 1.5 bit sẽ có cấu trúc như hình 12 Trong đó, sub ADC là khối bao gồm hai bộ so sánh và sub DAC là mạch dựa trên các bộ MUX 3 sang 1

Hình 12 Cấu trúc 1.5-bit/ tầng

Mỗi tầng trong khối pipeline có một ngõ vào và ba ngõ ra Trong ba ngõ ra thì có một ngõ ra dạng analog và hai ngõ ra dạng tín hiệu digital Tầng đầu tiên của khối pipeline là một tầng lấy mẫu bình thường, và các tầng tiếp theo sẽ sử dụng tín hiệu ngõ

ra của tầng trước đó Ngoài ra, tín hiệu ngõ ra của mỗi tầng sẽ đưa vào các bộ trễ (delay) để thực hiện sự đồng bộ tại ngõ ra

2.2 Hoạt động của kiến trúc 1.5-bit/tầng

Bộ sub-ADC sẽ sử dụng hai bộ so sánh để kiểm tra tín hiệu ngõ vào với hai giá trị ngưỡng là 0.375V và 0.625V Kết quả so sánh sẽ là cơ sở để xác định giá trị tín hiệu ngõ ra của tầng pipelined ADC đó Đặc tuyến vào ra của một tầng pipelined ADC được thể hiện trên hình 13

Hình 13 Đặc tuyến vào ra của một tầng pipelined ADC

Trong đó:

 Vin là tín hiệu đầu vào của tầng đang xét, và là ngõ ra của tầng trước đó

 Vout là tín hiệu ngõ ra của tầng đang xét và là ngõ vào của tầng kế tiếp Ngõ ra tín hiệu analog của mỗi tầng như sau:

- Vout = 2Vin, với Vin < 0.375V (miền 1)

- Vout = 2Vin – Vref/2, với 0.375V < Vin < 0.625V (miền 2) (4.1)

- Vout = 2Vin - Vref, với Vin > 0.625V (miền 3)