Bài giảng Hướng dẫn thí nghiệm kỹ thuật xung số

Nếu cần thiết để cắt giảm điện áp đầu vào với một mức độ cụ thể thì một mức điện áp một chiều có thể được thêm vào. Mức độ phân cực và vị trí kết nối sẽ xác định phạm vị cắt bớt của dạ[r]

Trang 1

THS LÊ MINH ĐỨC

H¦íNG dÉn thÝ nghiÖm

Kü thuËt xung sè

Trang 4

MỤC LỤC

MỤC LỤC i

DANH MỤC CÁC BẢNG viii

DANH MỤC CÁC HÌNH VẼ xi

LỜI NÓI ĐẦU 1

Bài 1 CÁC MẠCH TẠO DẠNG XUNG 3

1.1 Mục tiêu 3

1.2 Tóm tắt lý thuyết 3

1.2.1 Mạch xén 3

1.2.2 Mạch ghim 9

1.2.3 Hằng số thời gian RC 12

1.2.4 Mạch vi phân 12

1.2.5 Mạch tích phân 13

1.2.6 Mạch RC 13

1.2.7 Mạch RL 16

1.2.8 Mạch dùng khuếch đại thuật toán 17

1.3 Thiết bị, vật tư thí nghiệm 18

1.4 Nội dung thí nghiệm 18

1.4.1 Mạch xén 18

1.4.2 Mạch ghim 28

1.4.3 Mạch nạp và phóng điện DC 32

1.4.4 Mạch RC 33

1.4.5 Mạch RL 37

1.4.6 Mạch vi phân - tích phân dùng khuếch đại thuật toán (OA) 39

1.5 Thảo luận kết quả thí nghiệm 42

1.5.1 Mạch xén - mạch ghim 42

1.5.2 Mạch vi phân - tích phân 44

1.6 Câu hỏi và bài tập vận dụng 44

1.6.1 Câu hỏi 45

1.6.2 Bài tập 46

TÀI LIỆU THAM KHẢO BÀI 1 48

Bài 2 KHÓA ĐIỆN TỬ - MẠCH SO SÁNH 49

2.1 Mục tiêu 49

2.2.1 Một số thuật ngữ 49

2.2.2 Khóa điện tử dùng transistor 50

Trang 5

2.2.3 Mạch so sánh zero 50

2.2.4 Mạch khởi động Schmitt 52

2.2.5 Mạch so sánh cửa sổ 54

2.4.2 Mạch so sánh 55

2.5.2 Mạch so sánh 60

2.5.3 Mạch khởi động Schmitt 62

2.6.1 Câu hỏi 63

2.6.2 Bài tập 63

TAI LIỆU THAM KHẢO BAI 2 64

Bài 3 MẠCH DAO ĐỘNG XUNG 65

3.1 Mục tiêu 65

3.2.1 Mạch dao động đa hài dùng transistor 65

3.2.2 Dao động nghẹt 73

3.2.3 Schmitt trigger 75

3.2.4 Dao động răng cưa 77

3.4.1 Mạch đa hài tự dao động 78

3.4.2 Mạch đa hài đợi 81

3.4.3 Mạch đa hài hai trạng thái ổn định 82

3.4.4 Mạch dao động nghẹt 85

3.4.5 Smith trigger dùng transistor 86

3.4.6 Thí nghiệm về mạch tạo xung răng cưa 90

3.6.1 Câu hỏi 92

3.6.2 Bài tập 93

Bài 4 ĐẶC TÍNH VÀ MẠCH ĐIỆN CỦA CÁC CỔNG LOGIC CƠ BẢN 96

4.1 Logic và chuyển mạch 96

Trang 6

4.1.1 Mục tiêu 96

4.1.2 Tóm tắt lý thuyết 96

4.1.3 Thiết bị, vật tư thí nghiệm 98

4.1.4 Nội dung thí nghiệm 98

4.1.5 Thảo luận kết quả thí nghiệm 100

4.1.6 Câu hỏi và bài tập vận dụng 100

4.2 Mạch điện các cổng logic 101

4.2.1 Mục tiêu 101

4.2.3 Thiết bị vật tư 106

4.3 Đo đặc tính cổng logic cơ bản 115

4.3.1 Mục tiêu 115

4.3.3 Thiết bị vật tư thí nghiệm 119

4.4 Giao diện giữa cổng logic 127

4.4.1 Mục tiêu 127

4.4.3 Thiết bị vật tư thí nghiệm 128

Bài 5 CÁC CỔNG LOGIC CƠ BẢN 133

5.1 Mạch cổng NOR 133

5.1.1 Mục tiêu 133

5.2 Mạch cổng NAND 136

5.2.1 Mục tiêu 136

Trang 7

5.3 Mạch cổng XOR 140

5.3.1 Mục tiêu 140

5.4 Mạch cổng AND-OR-INVERTER (A-O-I) 144

5.4.1 Mục tiêu 144

5.5 Mạch cổng thu - mở “Open-Collector” 147

5.5.1 Mục tiêu 147

5.6 Mạch cổng 3 trạng thái 153

5.6.1 Mục tiêu 153

Bài 6 MẠCH LOGIC TỔ HỢP ỨNG DỤNG 160

6.1 Mạch so sánh 160

6.1.1 Mục tiêu 160

Trang 8

6.2 Mạch cộng 164

6.2.1 Mục tiêu 164

6.3 Mạch trừ 175

6.3.1 Mục tiêu 175

6.3.5 Thảo luận về kết quả thí nghiệm 180

6.4 Khối logic và số học (ALU: Arthmetic Logic Unit) 180

6.4.1 Mục tiêu 180

6.5 Mạch máy phát tạo bit chẵn lẻ 186

6.5.1 Mục tiêu 186

6.6 Mạch mã hóa 190

6.6.1 Mục tiêu 190

Trang 9

6.7 Mạch giải mã 196

6.7.1 Mục tiêu 196

6.8 Mạch ghép kênh 201

6.8.1 Mục tiêu 201

6.9 Mạch phân kênh 207

6.9.1 Mục tiêu 207

6.10 Điều khiển số mạch MUX/DEMUX anlog 211

6.10.1 Mục tiêu 211

Bài 7 MẠCH TẠO XUNG 218

7.1 Xây dựng mạch tạo dao động với cổng logic cơ bản 218

7.1.1 Mục tiêu 218

Trang 10

7.2 Xây dựng mạch tạo dao động với cổng Schmitt 228

7.2.1 Mục đích 228

7.3 Mạch dao động điều khiển bằng điện áp (Voltage Controlled Oscillator VCO) 231

7.3.1 Mục tiêu 231

7.3.5 Thảo luận về kết quả thí nghiệm 233

7.4 Mạch dao động IC 555 234

7.4.1 Mục tiêu 234

7.5 Mạch đa hài đơn ổn 240

7.5.1 Mục tiêu 240

ĐÁP ÁN CÂU HỎI TRẮC NGHIỆM 252

Trang 11

DANH MỤC CÁC BẢNG

Bảng 1.1 Dạng sóng đầu vào/ra của mạch ở Hình 1.36 28

Bảng 1.2 Kết quả thí nghiệm mạch nạp/phóng điện DC 33

Bảng 1.3 Dạng sóng ra mạch vi phân với sóng vuông đầu vào 1KHz/10Vpp 35

Bảng 1.4 Dạng sóng ra mạch vi phân với sóng sin đầu vào 1KHz/10Vpp 35

Bảng 1.5 Dạng sóng ra mạch tích phân với sóng vuông đầu vào 1KHz/10Vpp 37

Bảng 1.6 Dạng sóng ra mạch tích phân với sóng sin đầu vào 1KHz/10Vpp 37

Bảng 1.7 Dạng sóng ra mạch RL với sóng vuông đầu vào 1KHz/10Vpp 39

Bảng 1.8 Dạng sóng ra mạch RL với sóng sin đầu vào 1KHz/10Vpp 39

Bảng 1.9 Kết quả thí nghiệm mạch vi phân dùng OA 41

Bảng 1.10 Kết quả thí nghiệm mạch tích phân dùng OA 42

Bảng 1.11 Quan hệ dạng sóng V i /V o của mạch vi phân và tích phân 44

Bảng 2.1 Kết quả thí nghiệm khóa điện tử dùng transistor 55

Bảng 2.2 Giá trị đầu ra mạch so sánh mức 0 dùng OA 56

Bảng 2.3 Giá trị đầu ra mạch so sánh ngưỡng V B dùng OA 57

Bảng 2.4 Giá trị điện áp các đầu ra mạch so sánh 2 mức và trạng thái LED 58

Bảng 2.5 Trạng thái đầu ra mạch zero nguồn đôi, đầu vào đảo 61

Bảng 2.6 Trạng thái đầu ra mạch zero nguồn đôi, đầu vào không đảo 61

Bảng 3.1 Kết quả thí nghiệm mạch phát sóng vuông dùng BJT 79

Bảng 3.2 Kết quả thí nghiệm mạch phát chuông điện tử 81

Bảng 3.3 Kết quả thí nghiệm mạch đa hài đợi xung kích hoạt dương 82

Bảng 3.4 Kết quả thí nghiệm RS flip-flop 83

Bảng 3.5 Kết quả thí nghiệm T flip-flop 84

Bảng 3.6 Kết quả thí nghiệm mạch dao động nghẹt cơ bản 85

Bảng 3.7 Kết quả đo điện áp Vu, VL 87

Bảng 3.8 Dạng sóng vào/ra mạch phát sóng vuông tần số 60Hz 89

Bảng 4.1 Ký hiệu CMOS có/không có bộ đệm 106

Bảng 4.2 Kết quả thí nghiệm mạch cổng logic họ DL 107

Bảng 4.3 Kết quả thí nghiệm mạch RTL với R5 = 1 KΩ 109

Bảng 4.4 Kết quả thí nghiệm mạch RTL với R6 = 10 KΩ 109

Bảng 4.5 Kết quả thí nghiệm mạch DTL 110

Bảng 4.6 Kết quả thí nghiệm mạch DTL - đầu vào A1 111

Bảng 4.7 Kết quả thí nghiệm mạch DTL - đầu vào A3 112

Bảng 4.8 Kết quả thí nghiệm mạch CMOS - đầu vào A5 113

Bảng 4.9 Kết quả thí nghiệm mạch CMOS - đầu vào A7 113

Bảng 4.10 Bảng chân lý cổng OR 116

Trang 12

Bảng 4.11 Bảng chân lý cổng AND 117

Bảng 4.12 Bảng chân lý cổng NOT 117

Bảng 4.13 Bảng chân lý cổng XOR 117

Bảng 4.14 Bảng chân lý cổng NAND 118

Bảng 4.15 Bảng chân lý cổng NOR 118

Bảng 4.16 So sánh mức logic dương và âm của cổng OR 119

Bảng 4.17 Kết quả thí nghiệm đo đặc tính cổng AND 120

Bảng 4.18 Kết quả thí nghiệm đo đặc tính cổng OR 121

Bảng 4.19 Kết quả thí nghiệm đo đặc tính cổng NOT 122

Bảng 4.20 Kết quả thí nghiệm đo đặc tính cổng NAND 123

Bảng 4.21 Kết quả thí nghiệm đo đặc tính cổng NOR 124

Bảng 4.22 Kết quả thí nghiệm đo đặc tính cổng XOR 125

Bảng 4.23 Thông số vào/ra của họ logic TTL và CMOS 127

Bảng 4.24 Kết quả thí nghiệm ghép nối TTL với giao diện CMOS 130

Bảng 4.25 Kết quả thí nghiệm ghép nối CMOS với giao diện TTL 130

Bảng 5.1 Kết quả xây dựng cổng OR và cổng AND sử dụng cổng NOR 135

Bảng 5.2 Kết quả xây dựng cổng AND và cổng OR sử dụng cổng NAND 139

Bảng 5.3 Kết quả thí nghiệm xây dựng cổng XOR từ cổng NAND 142

Bảng 5.4 Kết quả thí nghiệm xây dựng cổng XOR từ cổng logic cơ bản 143

Bảng 5.5 Kết quả thí nghiệm mạch A-O-I 146

Bảng 5.6 Kết quả thí nghiệm mạch điện áp/dòng điện cao 151

Bảng 5.7 Kết quả thí nghiệm xây dựng một cổng AND từ cổng thu - mở 152

Bảng 5.8 Kết quả thí nghiệm đo bảng chân lý tristate 156

Bảng 5.9 Kết quả thí nghiệm xây dựng cổng AND từ tristate 157

Bảng 6.1 Kết quả thí nghiệm mạch so sánh 1 bit 162

Bảng 6.2 Kết quả thí nghiệm mạch so sánh 4 bit dùng IC 7485 163

Bảng 6.3 Mạch HA 169

Bảng 6.4 Mạch FA 169

Bảng 6.5 Kết quả thí nghiệm mạch cộng 4 bit 170

Bảng 6.6 Kết quả thí nghiệm mạch phát và nhớ tốc độ cao 172

Bảng 6.7 Kết quả thí nghiệm mạch cộng mã BCD 173

Bảng 6.8 Kết quả thí nghiệm mạch HS/FS 178

Bảng 6.9 Kết quả thí nghiệm mạch cộng/trừ dùng IC 179

Bảng 6.10 Bảng chân lý của IC ALU 74181 181

Bảng 6.11 Kết quả thí nghiệm hoạt động của ALU 185

Bảng 6.12 Kết quả thí nghiệm mạch tạo bit chẵn lẻ “chẵn” 188

Bảng 6.13 Kết quả thí nghiệm tạo bit chẵn lẻ dùng IC 189

Trang 13

Bảng 6.14 Bảng chân lý của IC mã hóa 74147 192

Bảng 6.15 Kết quả thí nghiệm mạch mã hóa 4 sang 2 194

Bảng 6.16 Trạng thái đầu ra mạch mã hóa 10 sang 4 195

Bảng 6.17 Trạng thái đầu ra mạch giải mã 2 sang 4 198

Bảng 6.18 Trạng thái đầu ra mạch giải mã BCD sang 7 đoạn 199

Bảng 6.19 Trạng thái đầu ra MUX 2 to 1 203

Bảng 6.20 Sử dụng MUX tạo chức năng hàm logic khác 204

Bảng 6.21 Kết quả thí nghiệm MUX 8 to 1 206

Bảng 6.22 Kết quả thí nghiệm mạch tách kênh 1 sang 2 208

Bảng 6.23 Trạng thái đầu ra mạch ghép kênh 8 sang 1 với E = 1-0-1-0 210

Bảng 6.24 Mối quan hệ giữa E và các đầu ra 210

Trang 14

DANH MỤC CÁC HÌNH VẼ

Hình 1.1 So sánh trạng thái dẫn điện của Diode với trạng thái đóng/ngắt của công tắc 3

Hình 1.2 Mạch xén trên mức 0 dùng Diode nối tiếp 4

Hình 1.3 Mạch xén dưới mức 0 dùng Diode nối tiếp 4

Hình 1.4 Mạch xén trên mức E (nguồn E > 0, mắc nối tiếp điện trở tải) 4

Hình 1.5 Mạch xén trên mức E (nguồn E < 0, mắc nối tiếp Diode) 5

Hình 1.6 Mạch xén trên mức E (nguồn E < 0, mắc nối tiếp điện trở tải) 5

Hình 1.7 Mạch xén trên mức E (nguồn E > 0, mắc nối tiếp Diode) 5

Hình 1.8 Mạch xén dưới mức 0, Diode mắc song song điện trở tải 6

Hình 1.9 Mạch xén trên mức 0, Diode mắc song song điện trở tải 6

Hình 1.10 Mạch xén trên - dưới mức 0 dùng Diode Zener 7

Hình 1.11 Mạch xén trên mức E, Diode mắc song song điện trở tải 7

Hình 1.12 Mạch xén dưới mức E, Diode mắc song song điện trở tải 8

Hình 1.13 Mạch xén dùng OA 8

Hình 1.14 Mạch ghim dưới mức 0 9

Hình 1.15 Mạch ghim trên mức 0 10

Hình 1.16 Mạch ghim dưới mức +E 10

Hình 1.17 Mạch ghim trên mức -E 11

Hình 1.18 Mạch ghim trên mức +E 11

Hình 1.19 Mạch ghim dưới mức -E 11

Hình 1.20 Mạch RC nạp điện 12

Hình 1.21 Mạch RC phóng điện 12

Hình 1.22 Mạch vi phân 13

Hình 1.23 Mạch tích phân 13

Hình 1.24 Mạch nạp RL 16

Hình 1.25 Mạch vi phân RL 17

Hình 1.26 Mạch vi phân dùng OP AMP 17

Hình 1.27 Mạch tích phân dùng OP AMP 18

Hình 1.28 Thí nghiệm mạch xén mức 0 19

Hình 1.29 Kết quả thí nghiệm mạch xén mức 0 20

Hình 1.30 Thí nghiệm mạch xén mức E 21

Hình 1.31 Kết quả thí nghiệm mạch xén nối tiếp mức E 22

Hình 1.32 Thí nghiệm mạch xén song song mức 0 23

Hình 1.33 Kết quả thí nghiệm mạch xén nối tiếp mức E 24

Hình 1.34 Thí nghiệm mạch xén song song mức E 25

Hình 1.35 Kết quả thí nghiệm mạch xén song song mức E 26

Hình 1.36 Thí nghiệm mạch xén dùng OA 27

Hình 1.37 Thí nghiệm mạch xén dùng OA (Diode Zener mắc hồi tiếp) 27

Trang 15

Hình 1.38 Thí nghiệm mạch ghim mức 0 28

Hình 1.39 Kết quả thí nghiệm mạch ghim mức 0 29

Hình 1.40 Thí nghiệm mạch ghim mức E 30

Hình 1.41 Kết quả thí nghiệm mạch ghim mức E 31

Hình 1.42 Mạch phóng nạp điện DC 32

Hình 1.43 Block d2 32

Hình 1.44 Block d3 33

Hình 1.45 Sơ đồ thí nghiệm mạch vi phân 34

Hình 1.46 Sơ đồ thí nghiệm mạch tích phân 36

Hình 1.47 Sơ đồ thí nghiệm mạch RL với sóng vuông 37

Hình 1.48 Sơ đồ thí nghiệm mạch RL với sóng sin 38

Hình 1.49 Sơ đồ thí nghiệm mạch vi phân dùng OA 40

Hình 1.50 Sơ đồ thí nghiệm mạch tích phân dùng OA 41

Hình 1.51 Mạch xén mắc trước tầng khuếch đại 43

Hình 1.52 Mạch xén biến đổi dạng xung 43

Hình 1.53 Mạch xén CH1.2 45

Hình 1.54 Mạch xén CH1.3 45

Hình 1.55 Một số mạch xén ứng dụng 47

Hình 1.56 Xây dựng mạch tích phân, vi phân 47

Hình 2.1 Chu kỳ xung vuông 49

Hình 2.2 Đường cong đặc tính của khóa điện tử dùng transistor 50

Hình 2.3 Mạch so sánh dùng OA nguồn cấp đối xứng 51

Hình 2.4 Mạch so sánh dùng OA nguồn cấp đơn 51

Hình 2.5 Mạch so sánh zero 51

Hình 2.6 Mạch so sánh với hiệu dịch thế 52

Hình 2.7 Các dạng sóng của Vo tương ứng với Vi trong mạch Schmitt 53

Hình 2.8 Mạch Schmitt đảo 53

Hình 2.9 Dạng sóng vào/ra mạch Schmitt đảo 53

Hình 2.10 Mạch so sánh cửa sổ 54

Hình 2.11 Khóa điện tử dùng transistor 55

Hình 2.12 Mạch thí nghiệm so sánh mức 0 dùng OpAmp 56

Hình 2.13 Mạch thí nghiệm so sánh mức ngưỡng V B dùng OA 57

Hình 2.14 Mạch thí nghiệm so sánh 2 ngưỡng dùng OpAmp 58

Hình 2.15 Mạch thí nghiệm so sánh 2 ngưỡng dùng OpAmp 59

Hình 2.16 Dạng sóng đầu ra trigger Smith 60

Hình 2.17 Mạch so sánh zero nguồn đôi, đầu vào đảo 60

Hình 2.18 Mạch so sánh zero nguồn đôi, đầu vào không đảo 61

Hình 2.19 Trạng thái đầu ra mạch so sánh cửa sổ 62

Hình 2.20 Mạch kiểm soát ánh sáng 63

Trang 16

Hình 3.1 Mạch nạp RC 65

Hình 3.2 Mạch đa hài tự dao động điển hình 66

Hình 3.3 Chiều dòng điện khi Q1 dẫn 66

Hình 3.4 Chiều dòng điện khi Q2 dẫn 67

Hình 3.5 Dạng sóng ở các đầu ra mạch đa hài tự dao động 67

Hình 3.6 Sơ đồ khối và dạng sóng đầu vào/ra mạch đa hài đợi 68

Hình 3.7 Mạch đa hài đợi 68

Hình 3.8 Mạch nạp cho CB khi Q1 dẫn 69

Hình 3.9 Mạch nạp cho CB khi Q2 dẫn 69

Hình 3.10 Tạo xung vuông bằng nút nhấn 70

Hình 3.11 Dạng sóng đầu vào/đầu ra mạch đa hài đợi 70

Hình 3.12 Sơ đồ khối và dạng sóng vào/ra mạch lưỡng ổn 71

Hình 3.13 RS flip - flop 71

Hình 3.14 T flip - flop 72

Hình 3.15 Dạng sóng vào/ra T flip-flop 73

Hình 3.16 Bộ dao động nghẹt 74

Hình 3.17 Dạng sóng vào/ra và ký hiệu của Schmitt trigger 75

Hình 3.18 Mạch Schmitt trigger cơ bản 76

Hình 3.19 Schmitt trigger có phân cực DC 77

Hình 3.20 Nguyên lý tạo dao động răng cưa 77

Hình 3.21 Mạch dao động răng cưa 77

Hình 3.22 Thí nghiệm mạch phát sóng vuông dùng transistor 78

Hình 3.23 Thí nghiệm mạch phát sóng vuông có điều chỉnh tần số 80

Hình 3.24 Thí nghiệm mạch phát chuông điện tử 80

Hình 3.25 Thí nghiệm mạch đa hài đợi xung kích hoạt dương 82

Hình 3.26 Thí nghiệm RS-FF 83

Hình 3.27 Thí nghiệm T flip-flop 84

Hình 3.28 Thí nghiệm mạch dao động nghẹt cơ bản 85

Hình 3.29 Thí nghiệm mạch tạo tiếng chim điện tử 86

Hình 3.30 Kết quả thí nghiệm mạch tạo tiếng chim điện tử 86

Hình 3.31 Thí nghiệm mạch Smith trigger cơ bản 87

Hình 3.32 Thí nghiệm mạch phát sóng vuông tần số 60Hz 88

Hình 3.33 Thí nghiệm mạch tạo xung răng cưa cơ bản 90

Hình 3.34 Dạng sóng IN/OUT mạch tạo xung răng cưa cơ bản 91

Hình 3.35 Thí nghiệm mạch tạo xung răng cưa tuyến tính 91

Hình 3.36 Dạng sóng IN/OUT mạch tạo xung răng cưa tuyến tính 92

Hình 3.37 Mạch điện bài tập 3.1 93

Trang 17

Hình 4.1 Mạch thí nghiệm logic và chuyển mạch_1 98

Hình 4.4 Hình BT 4.1 101

Hình 4.5 Cổng logic Diode 101

Hình 4.6 Hoạt động của cổng OR 102

Hình 4.7 Cổng logic DL n đầu vào 102

Hình 4.8 Hoạt động của cổng AND 102

Hình 4.11 Mạch AND họ DTL 104

Hình 4.12 Mạch NAND họ TTL 104

Hình 4.13 Transistor Schottky 105

Hình 4.14 Bộ biến đổi NMOS 106

Hình 4.15 Bộ biến đổi CMOS 106

Hình 4.16 Thí nghiệm mạch logic DL 107

Hình 4.17 Thí nghiệm mạch RTL 108

Hình 4.18 Thí nghiệm mạch DTL 110

Hình 4.19 Thí nghiệm mạch TTL 111

Hình 4.20 Thí nghiệm mạch CMOS 112

Hình 4.21 Đặc tính đầu vào cổng OR 115

Hình 4.22 Đặc tính đầu vào cổng AND 116

Hình 4.23 Thí nghiệm đo đặc tính cổng AND 119

Hình 4.24 Dạng sóng đầu vào/đầu ra cổng AND 120

Hình 4.25 Thí nghiệm đo đặc tính cổng OR 121

Hình 4.26 Dạng sóng đầu vào/đầu ra cổng OR 121

Hình 4.27 Thí nghiệm đo đặc tính cổng NOT 122

Hình 4.28 Dạng sóng đầu vào/đầu ra cổng NAND 123

Hình 4.29 Dạng sóng đầu vào/đầu ra cổng NOR 124

Hình 4.30 Dạng sóng đầu vào/đầu ra cổng XOR 125

Hình 4.31 Mức điện áp/mức logic của họ TTL và CMOS 128

Hình 4.32 Ghép nối cổng logic họ TTL với họ logic CMOS 128

Hình 4.33 Ghép nối TTL với giao diện CMOS 129

Hình 5.1 Ký hiệu cổng NOR 133

Hình 5.2 Thí nghiệm xây dựng các cổng logic cơ bản sử dụng cổng NOR 134

Hình 5.3 Ký hiệu cổng NAND 137

Hình 5.4 Xây dựng cổng NOT từ cổng NAND 138

Hình 5.5 Xây dựng cổng AND từ cổng NAND 138

Hình 5.6 Xây dựng cổng OR từ cổng NAND 138

Trang 18

Hình 5.7 Cổng XOR 141

Hình 5.8 Thí nghiệm xây dựng cổng XOR từ cổng NAND 142

Hình 5.9 Thí nghiệm xây dựng cổng XOR từ cổng logic cơ bản 142

Hình 5.10 Cổng logic A-O-I 144

Hình 5.11 Mạch A-O-I 145

Hình 5.12 Cổng thu-mở (Open-Collector) 148

Hình 5.13 Dây cổng AND 148

Hình 5.14 Nối song song IC TTL 149

Hình 5.15 Cổng thu mở có đầu ra kết nối 149

Hình 5.16 Cấu trúc IC 7406 150

Hình 5.17 Mạch điện áp/dòng điện cao 150

Hình 5.18 Xây dựng cổng AND từ cổng thu-mở 151

Hình 5.19 Cổng 3 trạng thái (Tristate gate) 153

Hình 5.20 Sơ đồ truyền dữ liệu hai chiều 154

Hình 5.21 Xây dựng bộ ghép kênh từ tristate 154

Hình 5.22 CMOS tristate 154

Hình 5.23 Đo bảng chân lý tristate 155

Hình 5.24 Xây dựng cổng AND từ tristate 156

Hình 5.25 Mạch truyền số liệu hai chiều 158

Hình 6.1 Mạch so sánh số nhị phân 1 bit 160

Hình 6.2 Mạch so sánh số nhị phân 4 bit 160

Hình 6.3 Mạch so sánh 1 bit 161

Hình 6.4 Mạch so sánh 4 bit dùng IC 7485 162

Hình 6.5 Sơ đồ chân và bảng chức năng IC 7485 162

Hình 6.6 Bộ cộng nhị phân 165

Hình 6.7 Bộ cộng 4 bit song song 165

Hình 6.8 Cấu trúc bộ cộng trước (Look-Ahead) 166

Hình 6.9 Cấu trúc bộ cộng trước (Look-Ahead) 167

Hình 6.10 Mạch cộng nửa tổng HA 168

Hình 6.11 Mạch nguyên lý HA 168

Hình 6.12 Mạch cộng đầy đủ FA (Full Adder) 168

Hình 6.13 Mạch cộng đầy đủ dùng IC 169

Hình 6.14 IC 74LS182 171

Hình 6.15 Bộ cộng mã BCD 173

Hình 6.16 Bộ trừ nửa (HS) 176

Hình 6.17 Bộ trừ đầy đủ (FS) 177

Hình 6.18 Mạch cộng/trừ 177

Hình 6.19 Bộ trừ nửa/trừ đầy đủ 178

Hình 6.20 Mạch cộng/trừ toàn phần 179

Trang 19

Hình 6.21 Sơ đồ khối ALU 180

Hình 6.22 Sơ đồ chân IC ALU 74181 181

Hình 6.23 Thí nghiệm ALU 183

Hình 6.24 Mạch tạo bit kiểm tra chẵn lẻ “chẵn” 186

Hình 6.25 Thí nghiệm mạch tạo bit chẵn lẻ “chẵn” 187

Hình 6.26 Thí nghiệm mạch tạo bit chẵn lẻ “chẵn” 188

Hình 6.27 Sơ đồ khối mạch mã hóa nhị phân N bit 190

Hình 6.28 Bộ mã hóa hệ tám - nhị phân 191

Hình 6.29 Bộ mã hóa ma trận 191

Hình 6.30 Mạch mã hóa 4 sang 2 193

Hình 6.31 Sơ đồ gắn ghim mạch ở bước 5 193

Hình 6.32 Mạch mã hóa 10 sang 4 195

Hình 6.33 Bộ giải mã nhị phân 3 bit 197

Hình 6.34 Mạch giải mã 2 sang 4 197

Hình 6.35 IC giải mã BCD sang 7 đoạn 198

Hình 6.36 Sơ đồ mạch BT6.5 201

Hình 6.38 MUX 4 to 1 202

Hình 6.39 MUX 2 to 1 203

Hình 6.40 Tạo chức năng khác dùng mạch ghép kênh 204

Hình 6.41 MUX 8 to 1 205

Hình 6.42 Bộ phân kênh (Demultiplexer) 207

Hình 6.43 Mạch tách kênh 2 đầu ra 208

Hình 6.44 IC ghép kênh 8 sang 1 209

Hình 6.45 Mạch điện BT6.7 211

Hình 6.46 Mạch điện chuyển mạch dùng CMOS 212

Hình 6.47 IC CMOS analog/digital 212

Hình 6.48 Chuyển mạch analog 213

Hình 6.49 Sơ đồ nối chân IC 4066 213

Hình 6.50 Kết nối SWB với SWC 214

Hình 6.51 Kết quả thí nghiệm với các trường hợp G1G2 215

Hình 6.52 Sơ đồ mạch thí nghiệm truyền dữ liệu hai chiều dùng CMOS 215

Hình 6.53 Dạng sóng đầu ra mạch truyền dữ liệu hai chiều dùng CMOS 216

Hình 7.1 Mạch đa hài tự dao động dùng transistor 219

Hình 7.2 Mạch đa hài tự dao động dùng phần tử logic 219

Hình 7.3 Dạng sóng đầu vào/ra mạch đa hài tự dao động 219

Hình 7.4 Mạch dao động cơ bản 220

Hình 7.5 Dạng sóng vào/ra mạch dao động CMOS 220

Hình 7.6 Mạch tương đương bộ cộng hưởng tinh thể 221

Trang 20

Hình 7.7 Đường cong tần số đặc trưng 221

Hình 7.8 Mạch trở kháng 222

Hình 7.9 Đường cong đặc trưng của giá trị trở kháng tuyệt dối của tinh thể 222

Hình 7.10 Pha chuyển đổi (Φ) vs tần số góc (ω) 222

Hình 7.11 Mạch dao động cộng hưởng bán dẫn 223

Hình 7.12 Mạch dao động bán dẫn tần số 1MHz 223

Hình 7.13 Mạng dao động  223

Hình 7.14 Thí nghiệm mạch tạo dao động xung dùng phần tử logic_1 224

Hình 7.16 Kết quả thí nghiệm mạch tạo dao động xung dùng phần tử logic_1 225

Hình 7.18 Thí nghiệm mạch tạo dao động xung kết hợp thạch anh 226

Hình 7.19 Kết quả thí nghiệm mạch tạo dao động xung kết hợp thạch anh 226

Hình 7.20 Bài tập 7.1 228

Hình 7.23 Trigger Schmitt 228

Hình 7.24 Thay đổi chu kỳ làm việc của Schmitt 229

Hình 7.25 Dạng sóng ở đầu ra tương ứng với các giá trị của R1 229

Hình 7.26 Thí nghiệm mạch tạo dao động Schmitt_1 230

Hình 7.27 Thí nghiệm mạch tạo dao động Schmitt_2 230

Hình 7.28 Dạng sóng đầu vào/đầu ra (bước 2) 231

Hình 7.29 Dạng sóng đầu vào/đầu ra (bước 5) 231

Hình 7.30 Mạch VCO điển hình 232

Hình 7.31 Thí nghiệm mạch VCO 232

Hình 7.32 Dạng sóng tại đầu ra F1, F2 233

Hình 7.33 Dạng sóng tại đầu ra A5, F1, F2 233

Hình 7.35 IC 555 234

Hình 7.36 Mạch dao động đơn ổn dùng IC 555 236

Hình 7.37 Mạch nạp/xả điện của IC 555 236

Hình 7.38 Thí nghiệm mạch dao động dùng IC 555_lần 1 237

Hình 7.39 Thí nghiệm mạch dao động dùng IC 555_lần 2 237

Hình 7.40 Kết quả đo tại F1/TP3 - lần 1 238

Hình 7.41 Kết quả đo tại F1/TP3 - lần 2 238

Hình 7.42 Thí nghiệm mạch dao động điều khiển điện áp (VCO) 239

Hình 7.43 Dạng sóng đầu ra mạch VCO 239

Hình 7.45 Mạch tạo xung kích hoạt ngắn 240

Trang 21

Hình 7.46 Mạch đơn ổn dùng cổng NOR 241

Hình 7.47 Đặc trưng của mạch đơn ổn 242

Hình 7.48 Mạch đa hài một xung 243

Hình 7.49 Thí nghiệm mạch đơn ổn tốc độ thấp 243

Hình 7.50 Thí nghiệm mạch đơn ổn tốc độ thấp bổ sung 244

Hình 7.51 Thí nghiệm mạch đơn ổn tốc độ cao 244

Hình 7.52 Dạng sóng vào/ra mạch đơn ổn tốc độ cao 245

Hình 7.53 Thí nghiệm mạch dao động đa hài đơn ổn dùng 555 245

Hình 7.54 Thí nghiệm mạch dao động không thể phục hồi dùng IC TTL 246

Hình 7.55 Thí nghiệm mạch dao động ổn định dùng IC TTL 246

Hình 7.56 Thí nghiệm mạch dao động biến tần 247

Hình 7.57 Dạng sóng tại TP1, TP2, F1 và F2 248

Trang 22

LỜI NÓI ĐẦU

Kỹ thuật xung số là môn học chuyên ngành của ngành Công nghệ kỹ thuật Cơ

điện tử và có vị trí quan trọng trong toàn bộ chương trình học của sinh viên, nhằm cung cấp các kiến thức liên quan đến các phương pháp cơ bản để tạo tín hiệu xung

và biến đổi dạng tín hiệu xung; các phương pháp phân tích, thiết kế, đo lường các thông số của vi mạch số

Cuốn bài giảng này cung cấp cho sinh viên cơ sở lý thuyết liên quan đến nội dung bài thí nghiệm, kỹ năng thực hành thí nghiệm và kiến thức để có thể xử lý và trình bày được kết quả sau thí nghiệm Bài giảng được biên soạn phù hợp với

chương trình môn học Kỹ thuật xung - số Nội dung bài giảng Hướng dẫn thí

nghiệm Kỹ thuật xung - số bao gồm có 8 bài thí nghiệm Bài giảng Hướng dẫn thí nghiệm Kỹ thuật xung - số là tài liệu học tập chính thức cho sinh viên ngành Công

nghệ kỹ thuật Cơ điện tử và là tài liệu tham khảo cho các đối tượng khác quan tâm tới kỹ thuật xung - số

Cấu trúc bài giảng bao gồm:

- Phần I: Thí nghiệm Kỹ thuật xung, được trình bày ở các bài 1, 2 và 3;

- Phần II: Thí nghiệm Kỹ thuật số, được trình bày ở các bài 4, 5, 6 và 7 Mặc dù đã rất cố gắng trong quá trình biên soạn và chỉnh sửa nội dung, song đây là lần biên soạn đầu tiên nên chắc chắn không thể tránh được sai sót, rất mong nhận được sự góp ý của các đồng nghiệp và sinh viên để bài giảng được hoàn thiện hơn trong những lần tái bản sau Các ý kiến góp ý xin gửi về: Bộ môn Kỹ thuật điện

& Tự động hóa, Khoa Cơ điện & Công trình, Trường Đại học Lâm nghiệp

Tác giả

Trang 24

Bài 1 CÁC MẠCH TẠO DẠNG XUNG

1.1 Mục tiêu

- Thực hiện đúng trình tự lắp ráp trong phòng thí nghiệm các mạch tạo dạng

xung: mạch xén, mạch ghim tín hiệu, mạch vi phân và mạch tích phân

- Phân tích chức năng, hoạt động của mạch tạo dạng xung thông qua việc đo

lường, tính toán các đại lượng vào/ra của mạch

Như ở Hình 1.1, khi Diode dẫn điện (giả thiết Diode được chế tạo từ bán dẫn

Si), điện áp giữa hai cực Anode và Kathode thỏa mãn điều kiện UAK > 0,6V, nó tương ứng với trạng thái công tắc đóng (On) Ngược lại, khi Diode đảo chiều ngưng

dẫn điện (UAK < 0,6V) nó tương ứng với trạng thái công tắc ngắt (Off)

Hình 1.1 So sánh trạng thái dẫn điện của Diode với trạng thái

đóng/ngắt của công tắc

a) Mạch xén mức 0 dùng Diode mắc nối tiếp

Đối với mạch minh họa trong Hình 1.2a, điện áp đầu vào được thể hiện trong

Hình 1.2b là Ei Trong nửa chu kỳ dương (Ei > 0), Diode dẫn, có mạch tương đương

như thể hiện trong Hình 1.2c, cung cấp điện áp đầu ra Eo = Ei Trong nửa chu kỳ âm

(Ei < 0), Diode tắt, có mạch tương đương như thể hiện trong Hình 1.2d, cung cấp

điện áp đầu ra Eo = 0 Dạng sóng của Eo được thể hiện ở Hình 1.2b

Hình 1.3b là Ei Trong nửa chu kỳ dương (Ei > 0), Diode tắt, có mạch tương đương

Trang 25

như thể hiện trong Hình 1.3c, cung cấp điện áp đầu ra Eo = 0 Trong nửa chu kỳ âm

(Ei < 0), Diode dẫn, có mạch tương đương như thể hiện trong Hình 1.3d, cung cấp

điện áp đầu ra Eo = Ei Dạng sóng của Eo được thể hiện ở Hình 1.3b

a) b) c) d)

Hình 1.2 Mạch xén trên mức 0 dùng Diode nối tiếp

a) b) c) d)

Hình 1.3 Mạch xén dưới mức 0 dùng Diode nối tiếp

Các Diode sử dụng trong mạch ở Hình 1.2 và Hình 1.3 được coi là lý tưởng

b) Mạch xén mức E dùng Diode mắc nối tiếp

Nếu cần thiết để cắt giảm điện áp đầu vào với một mức độ cụ thể thì một mức điện áp một chiều có thể được thêm vào Mức độ phân cực và vị trí kết nối sẽ xác định phạm vị cắt bớt của dạng sóng đầu vào

Hình 1.4b là Ei Khi Ei > E, Diode dẫn, có mạch tương đương như thể hiện trong Hình 1.4c, cung cấp điện áp đầu ra Eo = Ei Khi Ei < E, Diode tắt, có mạch tương đương như thể hiện trong Hình 1.4d, cung cấp điện áp đầu ra Eo = E Dạng sóng của Eo được thể hiện ở Hình 1.4b

a) b) c) d)

Hình 1.4 Mạch xén trên mức E (nguồn E > 0, mắc nối tiếp điện trở tải)

Trang 26

Hình 1.5b là Ei Khi Ei > E (E là điện áp âm), Diode dẫn, có mạch tương đương như thể hiện trong Hình 1.5c, cung cấp điện áp đầu ra Eo = Ei - E Khi Ei < E, Diode tắt,

có mạch tương đương như thể hiện trong Hình 1.5d, cung cấp điện áp đầu ra Eo = 0 Dạng sóng của Eo được thể hiện ở Hình 1.5b

a) b) c) d)

Hình 1.5 Mạch xén trên mức E (nguồn E < 0, mắc nối tiếp Diode)

Hình 1.6b là Ei Khi (Ei + E) > 0 (E là điện áp âm), Diode dẫn, có mạch tương đương như thể hiện trong Hình 1.6c, cung cấp điện áp đầu ra Eo = Ei Khi (Ei + E) <

0, Diode tắt, có mạch tương đương như thể hiện trong Hình 1.6d, cung cấp điện áp

đầu ra Eo = 0 Dạng sóng của Eo được thể hiện ở Hình 1.6b

a) b) c) d)

Hình 1.6 Mạch xén trên mức E (nguồn E < 0, mắc nối tiếp điện trở tải)

Hình 1.7b là Ei Khi (Ei + E) > 0 (E là điện áp dương), Diode dẫn, có mạch tương đương như thể hiện trong Hình 1.7c, cung cấp điện áp đầu ra Eo = Ei Khi (Ei + E) <

0, Diode tắt, có mạch tương đương như thể hiện trong Hình 1.7d, cung cấp điện áp

đầu ra Eo = 0 Dạng sóng của Eo được thể hiện ở Hình 1.7b

a) b) c) d)

Hình 1.7 Mạch xén trên mức E (nguồn E > 0, mắc nối tiếp Diode)

Trang 27

c) Mạch xén mức 0 dùng Diode mắc song song

Mạch này có chức năng tương tự như mạch xén dùng Diode mắc nối tiếp, có thể được sử dụng như mạch tách sóng cho nửa chu kỳ dương hoặc nửa chu kỳ âm Đối với mạch minh họa trong Hình 1.8a, điện áp đầu vào được thể hiện trong

Hình 1.8b là Ei Khi Ei > 0, Diode dẫn, có mạch tương đương như thể hiện trong

Hình 1.8c, cung cấp điện áp đầu ra Eo = 0 Khi Ei < 0, Diode tắt, có mạch tương

đương như thể hiện trong Hình 1.8d, cung cấp điện áp đầu ra Eo = Ei (RL >> Rs)

Dạng sóng của Eo được thể hiện ở Hình 1.8b

a) b) c) d)

Hình 1.8 Mạch xén dưới mức 0, Diode mắc song song điện trở tải

Hình 1.9b là Ei Khi Ei > 0, Diode tắt, có mạch tương đương như thể hiện trong

Hình 1.9c, cung cấp điện áp đầu ra Eo = 0 Khi Ei < 0, Diode dẫn, có mạch tương

đương như thể hiện trong Hình 1.9d, cung cấp điện áp đầu ra Eo = Ei (RL >> Rs)

a) b) c) d)

Hình 1.9 Mạch xén trên mức 0, Diode mắc song song điện trở tải

Hình 1.10b là Ei Khi Ei > (Vz + 0,6V), có mạch tương đương như thể hiện trong

Hình 1.10c, cung cấp điện áp đầu ra Eo = Vz + 0,6V Khi -(Vz + 0,6V) < Ei < (Vz +

Trang 28

0,6V), có mạch tương đương như thể hiện trong Hình 1.10d, cung cấp điện áp đầu

ra Eo = -(Vz + 0,6V) Khi Ei > (Vz + 0,6V), có mạch tương đương như thể hiện trong

Hình 1.10e, cung cấp điện áp đầu ra E o = -(Vz + 0,6V) Dạng sóng của Eo được thể hiện ở Hình 1.10b

Hình 1.10 Mạch xén trên - dưới mức 0 dùng Diode Zener

d) Mạch xén mức E dùng Diode mắc song song

Hình 1.11b là Ei Khi Ei > E, Diode dẫn, có mạch tương đương như thể hiện trong Hình 1.11c, cung cấp điện áp đầu ra Eo = E Khi Ei < E, Diode tắt, có mạch tương đương như thể hiện trong Hình 1.11d, cung cấp điện áp đầu ra Eo = Ei (RL >> Rs)

a) b) c) d)

Hình 1.11 Mạch xén trên mức E, Diode mắc song song điện trở tải

Trang 29

a) b) c) d)

Hình 1.12 Mạch xén dưới mức E, Diode mắc song song điện trở tải

Hình 1.12b là Ei Khi Ei > E (E là điện áp âm), Diode tắt, có mạch tương đương như thể hiện trong Hình 1.12c, cung cấp điện áp đầu ra Eo = Ei Khi Ei < E, Diode dẫn,

có mạch tương đương như thể hiện trong Hình 1.12d, cung cấp điện áp đầu ra Eo =

E Dạng sóng của Eo được thể hiện ở Hình 1.12b

1.2.1.2 Mạch xén dùng khuếch đại thuật toán

Hai mạch xén khác nhau được mô tả tương ứng ở Hình 1.13a và Hình 1.13b

Mô tả ngắn gọn nguyên lý hoạt động của mạch như sau:

Ở mạch xén trong Hình 1.13a, nếu:

Trang 30

Sóng sin được đưa tới đầu vào, dạng sóng ra sẽ gần như sóng vuông Vai trò

của điện trở R2 trong hình này dùng để hạn chế dòng điện

a) Mạch ghim mức 0 dùng Diode

Mạch ghim còn được gọi là mạch khống chế Đối với mạch ghim dạng sóng

và biên độ của tín hiệu đầu vào giống như tín hiệu đầu ra, ngoại trừ nếu mức một chiều (DC) được thêm vào tín hiệu đầu ra Mạch ghim có đặc tính như vậy gọi là

DC phục hồi Mạch khống chế làm thay đổi dạng sóng đầu vào hướng dương gọi là mạch khống chế cực dương (positive clamper) Mạch khống chế làm thay đổi dạng sóng đầu vào hạ xuống gọi là mạch khống chế cực âm (negative clamper)

Đối với mạch minh họa trong Hình 1.14a, điện áp đầu vào được mô tả ở Hình

1.14b là Ei Trong nửa chu kỳ dương, Diode D dẫn và điện áp trên tụ C sẽ được nạp

tới giá trị tối đa Em, phân cực của tụ C được thể hiện như trong mạch tương đương ở

Hình 1.14c, cho điện áp đầu ra Eo = 0 Trong nửa chu kỳ âm, Diode D tắt, có mạch

tương đương như trong Hình 1.14d, cho điện áp đầu ra Eo = -(Em + Ei) Các dạng

sóng của Ei, Eo được mô tả ở Hình 1.14b

Trang 31

1.15b là Ei Trong nửa chu kỳ dương, Diode D dẫn và điện áp trên tụ C sẽ được nạp

tới giá trị tối đa Em, phân cực của tụ C được thể hiện như trong mạch tương đương ở

Hình 1.15c, cho điện áp đầu ra Eo = 0 Trong nửa chu kỳ âm, Diode D tắt, có mạch

tương đương như trong Hình 1.15d, cho điện áp đầu ra Eo = Em + Ei Các dạng sóng

của Ei, Eo được mô tả ở Hình 1.15b

b) Mạch ghim mức E dùng Diode

1.16b là Ei Khi Ei + Ec > E (giá trị ban đầu của Ec là 0), Diode D dẫn và điện áp

trên tụ C sẽ được nạp tới giá trị tối đa Em - E, phân cực của tụ C được thể hiện như trong mạch tương đương ở Hình 1.16c, cho điện áp đầu ra Eo = E Khi Ei + Ec < E (Ec = Em – E), Diode D tắt, có mạch tương đương như trong Hình 1.16d, cho điện

áp đầu ra Eo = Ec + Ei Các dạng sóng của Ei, Eo được mô tả ở Hình 1.16b

a) b) c) d)

Hình 1.16 Mạch ghim dưới mức +E

1.17b là Ei Khi Ei + Ec > E (giá trị ban đầu của Ec là 0), Diode D dẫn và điện áp

trên tụ C sẽ được nạp tới giá trị tối đa Em + E, phân cực của tụ C được thể hiện như trong mạch tương đương ở Hình 1.17c, cho điện áp đầu ra Eo = E (E là điện áp âm) Khi Ei + Ec < E (tất cả Ei, Ec và E đều âm), Diode D tắt, có mạch tương đương như trong Hình 1.17d, cho điện áp đầu ra Eo = Ec + Ei Các dạng sóng của Ei, Eo được

mô tả ở Hình 1.17b

Trang 32

a) b) c) d)

Hình 1.17 Mạch ghim trên mức -E

a) b) c) d)

Hình 1.18 Mạch ghim trên mức +E

1.18b là Ei Khi Ei + Ec < E (giá trị ban đầu của Ec là 0), Diode D dẫn và điện áp

trên tụ C sẽ được nạp tới giá trị tối đa Em + E, phân cực của tụ C được thể hiện như trong mạch tương đương ở Hình 1.18c, cho điện áp đầu ra Eo = E Khi Ei + Ec > E, Diode D tắt, có mạch tương đương như trong Hình 1.18d, cho điện áp đầu ra Eo =

Ec + Ei Các dạng sóng của Ei, Eo được mô tả ở Hình 1.18b

1.19b là Ei Khi Ei + Ec < E (giá trị ban đầu của Ec là 0), Diode D dẫn và điện áp trên

tụ C sẽ được nạp tới giá trị tối đa -Em + E, phân cực của tụ C được thể hiện như trong mạch tương đương ở Hình 1.19c, cho điện áp đầu ra Eo = E (E là điện áp âm) Khi Ei

+ Ec > E, Diode D tắt, có mạch tương đương như trong Hình 1.19d, cho điện áp đầu

ra Eo = Ec + Ei Các dạng sóng của Ei, Eo được mô tả ở Hình 1.19b

a) b) c) d)

Hình 1.19 Mạch ghim dưới mức -E

Trang 35

Như hiển thị trong Hình 1.20a, khi công tắc chuyển mạch được đặt vào vị trí

“b”, tụ C sẽ nạp điện và V C sẽ tăng dần đều Do E = V R + V C nên V R sẽ giảm dần đều

và theo đó I C = I R sẽ giảm đều V C , V R và I C có thể được mô tả trên đường cong biến đổi như hiển thị trong Hình 1.20b và được tính theo công thức:

(1-1)

(1-2)

(1-3)

Từ Hình 1.20b, ta có thể thấy: Sau một hằng số thời gian (1T), V C sẽ được nạp

đến giá trị 63,2% của E, V R sẽ giảm đến 36,8% của E và I C cũng sẽ giảm đến 36,8%

của E/R Sau khoảng thời gian t = 5T, V C = 99,3%E  E (thông thường, t = 5T = 5RC là khoảng thời gian tụ C được nạp đầy) và V R = E – V C = 0,7%E  0

b) Khi tụ C phóng điện

Như hiển thị trong Hình 1.21a, khi công tắc chuyển mạch được đặt vào vị trí

“a”, tụ C sẽ phóng điện và V C sẽ giảm dần đều Do V R = V C (độ phân cực của V R sẽ

đảo chiều phóng điện) nên V R sẽ giảm dần đều và theo đó I C đến khi tụ C nạp điện

(V C sẽ giảm) V C , V R và I C có thể được mô tả trên đường cong biến đổi như hiển thị trong Hình 1.21b và được tính theo công thức:

(1-4) (1-5) (1-6)

Từ Hình 1.21b, ta có thể thấy: sau khoảng thời gian t = 5T = 5RC, cả VC, VR và

IC đều đạt tới giá trị xấp xỉ 0, phù hợp với trạng thái phóng điện của mạch

1.2.6.2 Mạch AC

a) Mạch vi phân

* Trường hợp tín hiệu đầu vào hình sin

Nếu sóng sin được đưa tới đầu vào của mạch ở Hình 1.22a, dạng sóng đầu ra

sẽ không thay đổi nhưng biên độ của nó sẽ nhỏ hơn biên độ tín hiệu đầu vào và sẽ

Trang 36

dẫn đến nhanh pha hơn dạng sóng đầu vào là o Dạng sóng đầu ra được hiển thị ở Hình 1.22b Theo qui tắc chia điện áp, ta có:

Vì tần số f tỷ lệ nghịch với X C nên khi f tăng X C giảm, V R sẽ lớn hơn và ngược lại Do vậy, mạch vi phân được gọi là mạch thông cao (tín hiệu tần số thấp sẽ bị triệt tiêu)

* Trường hợp tín hiệu đầu vào không hình sin

Nếu sóng vuông được đưa tới đầu vào của mạch ở Hình 1.22a, dạng sóng đầu

ra được hiển thị ở Hình 1.22b Với hằng số thời gian RC khác nhau, dạng sóng sau

vi phân cũng sẽ khác nhau và tương tự như trong hình vẽ Nếu T = RC > 1/10t H (t H

là nửa chu kỳ của sóng vuông hoặc chu kỳ nhỏ hơn nhịp xung) thì chức năng vi phân sẽ không thực hiện đúng và dạng sóng đầu ra sẽ bị biến dạng khác so với dạng sóng đầu vào

b) Mạch tích phân

* Trường hợp tín hiệu đầu vào hình sin

Nếu sóng sin được đưa tới đầu vào của mạch ở Hình 1.23a, dạng sóng đầu ra

sẽ không thay đổi nhưng biên độ sẽ nhỏ hơn biên độ tín hiệu đầu vào và chậm pha hơn dạng sóng đầu vào có pha là o Dạng sóng đầu ra được hiển thị ở Hình 1.23b Theo qui tắc chia điện áp, ta có:

Vì tần số f tỷ lệ nghịch với X C nên khi f giảm X C tăng, V R sẽ nhỏ hơn và ngược lại Do vậy, mạch tích phân được gọi là mạch thông thấp (tín hiệu tần số cao sẽ bị triệt tiêu)

Trang 37

* Trường hợp tín hiệu đầu vào không hình sin

Nếu sóng vuông được đưa tới đầu vào của mạch ở Hình 1.23a, dạng sóng đầu ra được hiển thị ở Hình 1.23b Với hằng số thời gian RC khác nhau, dạng

sóng sau tích phân cũng sẽ khác nhau và tương tự như trong hình vẽ Nếu T = RC

> 1/10t H (t H là nửa chu kỳ của sóng vuông hoặc chu kỳ nhỏ hơn nhịp xung) thì chức năng tích phân sẽ không thực hiện đúng và dạng sóng đầu ra sẽ tương tự dạng sóng đầu vào

(1-8)

Trong đó T = L/R được gọi là hằng số thời gian của mạch RL, đơn vị [s]

Đồ thị biểu thị sự biến thiên của i L (t) được mô tả ở Hình 1.24b

Điện áp ở hai đầu cuộn cảm được tính theo công thức:

(1-9) Điện áp ở hai đầu điện trở được tính theo công thức:

(1-10)

Trang 38

Từ (1-7), (1-8), (1-9) và Hình 1.24b, ta có thể thấy: i L đạt giá trị tối đa trong

suốt khoảng thời gian t = 5T = 5(L/R) Ngược lại, V L đạt giá trị 0 trong suốt khoảng thời gian này Hiện tượng này tương tự với chức năng mạch vi phân RC

Giống như trên, nếu đưa tới đầu vào mạch ở a sóng vuông hoặc sóng sin, sự biến đổi dạng sóng đầu ra của nó sẽ tương tự như mạch vi phân RC

Sự khác biệt đó là ở mạch vi phân RC, đầu ra được lấy ra từ hai đầu điện trở R

(V R ) còn ở mạch vi phân RL, đầu ra được lấy ra từ hai đầu cuộn cảm L (V L) Mặt

khác, trong mạch RL, tần số tỷ thuận với cảm kháng X L = 2fL

Hình 1.25 Mạch vi phân RL

1.2.8. Mạch dùng khuếch đại thuật toán

1.2.8.1 Mạch vi phân

Mạch vi phân trong Hình 1.26a về cơ bản là ứng dụng của mạch vi phân RC

Dòng I c trong mạch này có thể được tính như sau:

a) Mạch cơ bản b) Mạch thực tế

Hình 1.26 Mạch vi phân dùng OP AMP

Nếu V i là sóng vuông, V o sẽ là dãy xung

Trang 39

Nếu V i là sóng tam giác, V o sẽ là sóng vuông

Ở Hình 1.26b, điện trở R s được kết nối trong thực tế để tránh nhiễu cao tần

Điện trở R i được sử dụng như điện trở cân bằng ở đầu vào

1.2.8.2 Mạch tích phân

Mạch tích phân trong Hình 1.27a về cơ bản là ứng dụng của mạch tích phân

RC Dòng I c trong mạch này có thể được tính như sau:

a) Mạch cơ bản b) Mạch thực tế

Hình 1.27 Mạch tích phân dùng OP AMP

Hình 1.27b mô tả mạch tích phân thực tế R2 trong mạch này được sử dụng để

tránh cho OP AMP bão hòa đầu ra và làm giảm trở kháng đầu vào do X c quá lớn ở tần số thấp

5) Các jack và dây nối đi kèm bộ thí nghiệm

1.4 Nội dung thí nghiệm

1.4.1. Mạch xén

1.4.1.1 Mạch xén nối tiếp mức 0

a) Quy trình thí nghiệm

Trang 40

- Bước 1: Gắn và cố định khối KL-23001 lên bảng mạch KL-200

- Bước 2:

 2a: Quan sát sơ đồ nguyên lý ở Hình 1.28a và gắn các ghim mạch theo như

sơ đồ Hình 1.28b;

 2b: Kết nối 10V pp - 1KHz sóng hình sin đến đầu vào TP2;

 2c: Đo dạng sóng ở đầu ra của mạch (OUT) bằng cách sử dụng máy hiện

sóng, sau đó ghi kết quả đo được vào đồ thị ở Hình 1.29a

- Bước 3:

 3a: Quan sát sơ đồ nguyên lý ở Hình 1.28c và gắn các ghim mạch theo như

sơ đồ Hình 1.28d;

 3b: Kết nối 10V pp - 1KHz sóng hình sin đến đầu vào TP1;

 3c: Đo dạng sóng ở đầu ra của mạch (OUT) bằng cách sử dụng máy hiện

sóng, sau đó ghi kết quả đo được vào đồ thị ở Hình 1.29b

Hình 1.28 Thí nghiệm mạch xén mức 0

Định dạng
Số trang	274
Dung lượng	7,25 MB