Nghiên cứu thiết kế máy thu zigbee sử dụng cấu trúc low if và kỹ thuật triệt tần số ảnh dùng polyphase filter

 Các khối trong máy thu được nghiên cứu, thiết kế là khối khuếch đại nhiễu thấp LNA, khối đổi tần Mixer, khối bộ lọc nhiều pha polyphase filter, khối đo công suất tín hiệu thu RSSI và k

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA

-

TRẦN MINH TRÍ

NGHIÊN CỨU & THIẾT KẾ MÁY THU ZIGBEE SỬ DỤNG CẤU TRÚC LOW-IF VÀ KỸ THUẬT TRIỆT TẦN SỐ ẢNH DÙNG POLYPHASE FILTER

CHUYÊN NGÀNH: KỸ THUẬT ĐIỆN TỬ

MÃ SỐ : 60.52.70

LUẬN VĂN THẠC SĨ

TP.HỒ CHÍ MINH, tháng 12 năm 2014

CÔNG TRÌNH ĐƯỢC HOÀN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA – ĐHQG HCM

Cán bộ hướng dẫn khoa học: TS HUỲNH PHÚ MINH CƯỜNG

………

………

………

………

………

………

Cán bộ chấm nhận xét 1: ………

………

………

………

………

………

Cán bộ chấm nhận xét 2: ………

………

………

………

…………

………

Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG Tp.HCM ngày 30 tháng 12 năm 2014

Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm:

1 TS Đỗ Hồng Tuấn

2 TS Võ Quế Sơn

3 PGS.TS Hoàng Đình Chiến

4 TS Mai Linh

5 TS Nguyễn Minh Hoàng

Xác nhận của Chủ tịch Hội đồng đánh giá LV và Bộ môn quản lý chuyên ngành sau khi luận văn đã được sửa chữa (nếu có)

Chủ tích Hội đồng đánh giá LV Bộ môn quản lý chuyên ngành

NHIỆM VỤ LUẬN VĂN THẠC SĨ

Họ tên học viên: TRẦN MINH TRÍ………MSHV: 12214248

Ngày, tháng, năm sinh: 08/12/1986……….Nơi sinh: Tây Ninh

Chuyên ngành: Kỹ thuật Điện tử……….Mã số: 605270

I TÊN ĐỀ TÀI: NGHIÊN CỨU & THIẾT KẾ MÁY THU ZIGBEE SỬ

DỤNG CẤU TRÚC LOW-IF VÀ KỸ THUẬT TRIỆT TẦN

SỐ ẢNH DÙNG POLYPHASE FILTER

II NHIỆM VỤ VÀ NỘI DUNG :

 Nghiên cứu, thiết kế máy thu ZigBee theo cấu trúc low-IF và kỹ thuật triệt tín hiệu tần số ảnh dùng polyphase filter

 Các khối trong máy thu được nghiên cứu, thiết kế là khối khuếch đại nhiễu thấp (LNA), khối đổi tần (Mixer), khối bộ lọc nhiều pha (polyphase filter), khối đo công suất tín hiệu thu (RSSI) và khối tham chiếu điện áp

 Tập trung layout phần cao tần máy thu ZigBee gồm khối LNA và Mixer

III NGÀY GIAO NHIỆM VỤ : 7/7/2014

IV NGÀY HOÀN THÀNH NHIỆM VỤ : 7/12/2014

V CÁN BỘ HƯỚNG DẪN : TS HUỲNH PHÚ MINH CƯỜNG

Tp HCM, ngày 07 tháng 12 năm 2014

TS HUỲNH PHÚ MINH CƯỜNG TS HUỲNH PHÚ MINH CƯỜNG

TRƯỞNG KHOA

TS ĐỖ HỒNG TUẤN

Thông, Khoa Điện - Điện Tử, Trường Đại học Bách Khoa Thành phố Hồ Chí Minh,

đã tận tình truyền đạt cho em nguồn tri thức quý báo trong suốt quá trình học tập tại trường

Em xin chân thành cảm ơn Thầy TS Huỳnh Phú Minh Cường, giảng viên trực tiếp hướng đẫn em thực hiện Luận văn này Với những kinh nghiệm và sự hiểu biết của mình, Thầy đã tận tình chỉ dẫn, giúp đỡ và giải đáp các thắc mắc của em trong suốt quá trình học tập và thực hiện Luận văn

Xin chân thành cám ơn Phòng Đào Tạo Sau Đại Học, Trường Đại Học Bách Khoa Tp Hồ Chí Minh đã tạo điều kiện tốt cho em về trang thiết bị và tài liệu học tập trong suốt khóa học

Cuối cùng, xin gởi lời cảm ơn tới gia đình, người thân, bạn bè và nhóm nghiên cứu RFIC của phòng lab bộ môn Viễn Thông đã luôn quan tâm, ủng hộ và tạo điều kiện thuận lợi cho em trong suốt quá trình thực hiện Luận văn

TP Hồ Chí Minh, 7/12/2014

KS Trần Minh Trí

increasingly integrated nowadays In addition, the applications of wireless sensor network are also expanded rapidly This thesis presents a design of a ZigBee receiver The structure of this receiver is low-IF, and the image signal is cancelled using poly-phase filter There are 4 building blocks in the designed ZigBee receiver including the low noise amplifier (LNA), Mixer, Poly-phase filter and RSSI

The RF front-end of ZigBee receiver consists of LNA and Mixer The low noise amplifier is designed using the inductive degenerated cascode structure The mixer is designed using Gilbert Cell architecture The gain of RF front-end is 33 dB and the required power of local oscillator signal is 0dBm The 1-dB compression point is -29dBm The third order input intercept point is -21dBm The noise figure

of RF front-end is 5.6dB

The polyphase filter of ZigBee receiver is an active 4th RC polyphase filter This polyphase filter is band-pass filter in the complex domain The function of this polyphase filter is not only an image rejection filter, but also a channel selection filter The design principle of this filter is to translate the low-pass filter into the band-pass filter in complex domain The image rejection ratio of this polyphase filter is 33dB at the frequency of -1MHz

The RSSI circuit is designed using the principle of logarithm detector The

DC offset is cancelled using feedback topology The dynamic range of RSSI is 60dB at the frequency of 1MHz The RSSI linear error is ± 1.5dB, and the nominal slope is 22.4mV /dB

The bandgap reference circuit is designed using the principle of summing the negative voltage CTAT and positive voltage PTAT The bandgap reference voltage

is 1.2V Temperature coefficient of bandgap reference voltage is 22.15 ppm /oC The variance of input voltage is from 1.75V to 2.1V

Keywords: Low-IF, LNA, Mixer, Polyphase Filter, RSSI, Bandgap Reference

tích hợp cao Ngoài ra, ứng dụng hệ thống mạng cảm biến vô tuyến được mở rộng Luận Văn này nghiên cứu và thiết kế máy thu ZigBee theo cấu trúc low-IF với kỹ thuật triệt tín hiệu tần số ảnh bằng mạch lọc nhiều pha Máy thu này được thiết kế hoàn toàn dùng công nghệ CMOS 0.18um Máy thu ZigBee được thiết kế gồm có 4 khối: khối khuếch đại nhiễu thấp, khối trộn tần, khối bộ lọc nhiều pha và khối đo cường độ công suất tín hiệu thu

Phần cao tần của máy thu ZigBee gồm có khối khuếch đại nhiễu thấp và khối trộn tần Mạch khuếch đại nhiễu thấp được thiết kế theo cấu trúc cascode nguồn chung với suy biến tính chất cảm Mạch đổi tần được thiết kế theo cấu trúc Gilbert Cell Kết quả mô phỏng độ lợi phần cao tần máy thu ZigBee đạt được là 33 dB với công suất tín hiệu dao động nội yêu cầu là 0dBm Điểm nén 1dB công suất tín hiệu

là -29dBm Hệ số tuyến tính IIP3 đạt -21dBm Hệ số nhiễu là 5.6dB

Mạch lọc nhiều pha được thiết kế là mạch lọc nhiều pha tích cực RC bậc 4 với đáp ứng bộ lọc thuộc dạng thông dải Chức năng bộ lọc này vừa là mạch triệt tín hiệu tần số ảnh vừa là bộ lọc chọn lọc kênh Mạch lọc này được thiêt kế dựa trên nguyên lý dịch tần số của bộ lọc thông thấp thành bộ lọc thông dải trong miền phức Khả năng triệt tín hiệu tần số ảnh của bộ lọc tại tần số -1MHz là 33dB

Mạch đo cường độ công suất tín hiệu thu RSSI được thiết kế theo thang logarithm với kỹ thuật triệt DC offset bằng phương pháp vòng hồi tiếp ngược Kết quả mô phỏng mạch RSSI ở tần số 1MHz có tầm động của mạch là 60dB, sai số tuyến tính RSSI là ±1.5dB, độ dốc tuyến tính là 22.4mV/dB

Cuối cùng, mạch tham chiếu điện áp được thiết kế bằng cách tổng hợp điện

áp âm CTAT và điện áp dương PTAT Điện áp chuẩn được thiết kế là 1.2V Hệ số nhiệt độ của điện áp tham chiếu ngõ ra là 22.15 ppm/oC Mạch hoạt động ổn định khi điện áp nguồn thay đổi từ 1.75V đến 2.1V

LỜI CAM ĐOAN

Tôi xin cam đoan: Luận Văn này là công trình nghiên cứu của riêng tôi,

không có sự sao chép kết quả trong bất cứ tài liệu hay bài báo nào đã công bố trước

đây Luận Văn được thực hiện dưới sự hướng dẫn khoa học của Thầy TS Huỳnh

Phú Minh Cường

Các số liệu, hình ảnh, và kết quả nghiên cứu được trình bày trong Luận Văn

hoàn toàn trung thực Luận Văn có tham khảo và sử dụng các tài liệu được đăng tải

trên các hội nghị, tạp chí, bài báo, trang web, sách giáo khoa Tất cả các tài liệu

dùng trong Luận Văn được đề cập chi tiết ở mục tài liệu tham khảo

Tôi xin hoàn toàn chịu trách nhiệm với những lời cam đoan nói trên

TP Hồ Chí Minh, 7/12/2014 Học viên thực hiện

Ký tên

KS Trần Minh Trí

MỤC LỤC

LỜI CẢM ƠN i

ABSTRACT i

TÓM TẮT NỘI DUNG THỰC HIỆN i

LỜI CAM ĐOAN ii

DANH SÁCH HÌNH VẼ v

DANH SÁCH BẢNG BIỂU ix

CHƯƠNG 1: GIỚI THIỆU TỔNG QUAN ĐỀ TÀI 1

1.1 Giới thiệu về đề tài 1

1.2 Tổng quan tình hình nghiên cứu trong, ngoài nước 1

1.3 Ý tưởng khoa học, tính cấp thiết và tính mới 1

1.4 Khả năng ứng dụng đề tài nghiên cứu 1

1.5 Mục đích, phạm vi và phương pháp nghiên cứu 2

1.6 Đóng góp của đề tài 2

1.7 Cấu trúc của luận văn 2

CHƯƠNG 2: TỔNG QUAN CÔNG NGHỆ ZIGBEE VÀ MÁY THU 3

2.1 Giới thiệu 3

2.2 Tổng quan công nghệ ZigBee 3

2.3 Thị trường hướng tới của ZigBee 3

2.3.1 Phạm vi hoạt động tần số 4

2.3.2 Mô hình điều chế tín hiệu tại tần số 2.4GHz 4

2.4 Ứng dụng của ZigBee 5

2.5 Kiến thức nền tảng cho thiết kế vi mạch cao tần RFIC 6

2.6 Quy trình thiết kế vi mạch tích hợp 7

2.6.1 Thiết kế hệ thống 8

2.6.2 Thiết kế nguyên lý 8

2.6.3 Thiết kế vật lý 8

2.6.4 Chế tạo sản phẩm 8

2.6.5 Kiểm tra - Đóng gói - Xuất xưởng 8

2.7 Tổng quan máy thu 9

2.8 Phân loại cấu trúc máy thu 9

2.8.1 Bộ thu đổi tần trực tiếp 9

2.8.2 Bộ thu Low-IF 10

2.9 Các thông số kỹ thuật của phần cao tần máy thu 11

2.9.1 Hệ số nhiễu 11

2.9.2 Độ nhạy máy thu 12

2.9.3 Tính phi tuyến 13

2.9.4 Điểm nén P1dB 13

2.9.5 Xuyên điều chế 14

2.9.6 Độ tuyến tính 15

2.9.7 Tầm động của máy thu 16

2.10 Kết luận 17

CHƯƠNG 3: THIẾT KẾ PHẦN CAO TẦN MÁY THU ZIGBEE 18

3.1 Giới thiệu 18

3.2 Thiết kế máy thu ZigBee 18

3.2.1 Thiết kế cấp hệ thống 18

3.2.2 Cấu trúc máy thu ZigBee 19

3.2.3 Kiểm chứng lại bằng phần mềm AppCAD 20

3.3 Khối khuếch đại nhiễu thấp 21

3.3.1 Mạch LNA cascode nguồn chung với suy biến tính chất cảm 21

3.3.2 Cấu trúc nhiễu thấp chọn thiết kế 24

3.4 Kết quả mô phỏng và layout mạch khuếch đại nhiễu thấp 25

3.4.1 Kết quả mô phỏng sơ đồ nguyên lý 25

3.4.2 Kết quả layout mạch khuếch đại nhiễu thấp 28

3.5 Khối đổi tần vuông pha tích cực 31

3.6 Khối trộn tần vuông pha được chọn thiết kế 32

3.7 Kết quả mô phỏng và layout mạch trộn tần vuông pha 34

3.7.1 Mô phỏng sơ đồ nguyên lý mạch trộn tần vuông pha 34

3.7.2 Layout mạch trộn tần vuông pha 38

3.8 Khối mạch đệm 44

3.9 Mô phỏng phần cao tần máy thu ZigBee 46

3.10 Kết luận 49

CHƯƠNG 4: THIẾT KẾ MẠCH LỌC NHIỀU PHA POLYPHASE FILTER 50

4.1 Giới thiệu 50

4.2 Tín hiệu nhiều pha 50

4.3 Tín hiệu mong muốn và tín hiệu tần số ảnh 51

4.4 Tín hiệu phức 51

4.5 Nguyên lý triệt tín hiệu tần số ảnh bằng phương pháp dịch pha 90o 52

4.6 Nguyên lý thiết kế mạch lọc nhiều pha 54

4.7 Nguyên lý thiết kế mạch lọc nhiều pha tích cực RC 55

4.7.1 Mạch op-amp với ngõ ra vi sai 57

4.7.2 Hoạt động của mạch khuếch đại vi sai 58

4.7.3 Tỉ số triệt mode chung CMRR 58

4.7.4 Nguyên lý hồi tiếp mode chung CMFB 59

4.8 Mạch lọc nhiều pha tích cực RC thiết kế cho máy thu ZigBee 60

4.9 Kết luận 61

CHƯƠNG 5: THIẾT KẾ MẠCH ĐO CƯỜNG ĐỘ TÍN HIỆU THU RSSI 62

5.1 Giới thiệu 62

5.2 Chỉ số cường độ tín hiệu thu 62

5.3 Mối quan hệ công suất và chỉ số cường độ tín hiệu thu 63

5.4 Nguyên lý đo công suất tín hiệu 63

5.5 Mạch mạch đo công suất theo thang logarithm 65

5.6 Vấn đề DC offset và kỹ thuật triệt DC offset 67

5.6.1 Vấn đề DC offset 67

5.6.2 Triệt DC offset bằng phương pháp sử dụng vòng hồi tiếp ngược DC 67

5.7 Mạch chỉ số cường độ tín hiệu thu RSSI 68

5.7.1 Vị trí mạch RSSI trong hệ thống 68

5.7.2 Mạch RSSI với cấu trúc loại DC offset bằng cách hồi tiếp ngược DC 69

5.8 Thiết kế mạch đo cường độ tín hiệu sử dụng công nghệ CMOS 0.18um 71

5.8.1 Mạch khuếch đại giới hạn 72

5.8.2 Mạch trừ DC offset 75

5.8.3 Mạch chỉnh lưu toàn kỳ 76

5.9 Kết quả phỏng mạch RSSI 78

5.10 Kết luận 80

CHƯƠNG 6: THIẾT KẾ MẠCH THAM CHIẾU ĐIỆN ÁP 81

6.1 Giới thiệu 81

6.2 Tổng quan mạch tham chiếu điện áp 81

6.3 Nguyên lý thiết kế mạch tham chiếu điện áp 82

6.4 Thiết kế mạch tham chiếu điện áp sử dụng công nghệ CMOS 0.18um 84

6.4.1 Tính toán các thông số mạch tham chiếu điện áp 85

6.4.2 Mô phỏng mạch tham chiếu điện áp 87

6.5 Kết luận 88

CHƯƠNG 7: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN ĐỀ TÀI 89

7.1 Kết luận 89

7.2 Hướng phát triển đề tài 89

TÀI LIỆU THAM KHẢO 90

DANH SÁCH HÌNH VẼ

Hình 2-1 So sánh tốc độ truyền dữ liệu của chuẩn ZigBee với các chuẩn khác 3

Hình 2-2 Tần số và băng thông từng kênh của ZigBee 4

Hình 2-3 Sơ đồ khối điều chế tín hiệu O-QPSK 4

Hình 2-4 Ngõ ra tín hiệu điều chế O-QPSK ở giải tần 2.4GHz 5

Hình 2-5 Các mảng thị trường của ZigBee 5

Hình 2-6 Một vài modul chip ZigBee 6

Hình 2-7 Các lĩnh vực liên quan đến thiết kế vi mạch cao tần 6

Hình 2-8 RF Design Hexagon 7

Hình 2-9 Quy trình thiết kế vi mạch tích hợp 7

Hình 2-10 Máy thu đổi tần trực tiếp 9

Hình 2-11 Hiện tượng rò tín hiệu LO 10

Hình 2-12 Mật độ phổ công suất cho bộ thu đổi tần trực tiếp 10

Hình 2-13 Cấu trúc máy thu Low-IF 11

Hình 2-14 Tín hiệu tần số ảnh sau khi đổi tần trong bộ thu Low-IF 11

Hình 2-15 Điểm nén 1-dB 14

Hình 2-16 Các thành phần xuyên điều chế trong two-tone test 15

Hình 2-17 Phép đo IIP3 16

Hình 2-18 Định nghĩa tầm động và SFDR 17

Hình 3-1 Mối quan hệ giữa BER và SNR của chuẩn ZigBee 18

Hình 3-2 Sơ đồ cấu trúc máy thu ZigBee được thiết kế 19

Hình 3-3 Kết quả tính bằng phần mềm AppCad 20

Hình 3-4 Mạch khuếch đại CS với tải có tính chất cảm 21

Hình 3-5 Mô hình tín hiệu nhỏ của transistor M1 22

Hình 3-6 Phối hợp trở kháng ngõ vào 23

Hình 3-7 Mạch khuếch đại cascode với kĩ thuật thêm tụ Cex 24

Hình 3-8 Mạch khuếch đại CS với tải có tính chất cảm chọn thiết kế 24

Hình 3-9 Sơ đồ mạch khuếch đại nhiễu thấp vi sai thiết kế 25

Hình 3-10 Thông số ma trận tán xạ của mạch LNA 26

Hình 3-11 Mô phỏng schematic hệ số nhiễu của mạch LNA 26

Hình 3-12 Mô phỏng schematic điểm nén P_1dB của mạch LNA 27

Hình 3-13 Mô phỏng schematic hệ số tuyến tính IIP3 của mạch LNA 27

Hình 3-14 Layout mạch khuếch đại nhiễu thấp vi sai 28

Hình 3-15 Thông số ma trận tán xạ của mạch LNA sau layout 29

Hình 3-16 Hệ số nhiễu của mạch LNA sau layout 29

Hình 3-17 Điểm nén P_1dB của mạch LNA sau layout 30

Hình 3-18 Hệ số tuyến tính IIP3 của mạch LNA sau layout 30

Hình 3-19 Cấu trúc Gilbert Cell cân bằng kép 31

Hình 3-20 Cấu trúc mạch trộn tần vuông pha thiết kế 33

Hình 3-21 Độ lợi điện áp theo công suất tín hiệu dao động nội 34

Hình 3-22 Độ lợi điện áp theo tần số tại ngõ ra 34

Hình 3-23 Hệ số nhiễu của mạch đổi tần 35

Hình 3-24 Hệ số cách ly giữa ngõ vào LO với ngõ ra IF 35

Hình 3-25 Hệ số cách ly giữa ngõ vào LO với ngõ ra RF 36

Hình 3-26 Hệ số cách ly giữa ngõ vào RF với ngõ ra IF 36

Hình 3-27 Hệ số cách ly giữa ngõ vào RF với ngõ ra LO 37

Hình 3-28 Điểm nén P_1dB của mạch đổi tần 37

Hình 3-29 Hệ số tuyến tính IIP3 của mạch đổi tần 38

Hình 3-30 Layout mạch trộn tần vuông pha thiết kế 39

Hình 3-31 Độ lợi điện áp theo công suất tín hiệu dao động nội sau layout 39

Hình 3-32 Độ lợi điện áp theo tần số tại ngõ ra sau layout 40

Hình 3-33 Hệ số nhiễu của mạch đổi tần sau layout 40

Hình 3-34 Hệ số cách ly giữa ngõ vào LO với ngõ ra IF sau layout 41

Hình 3-35 Hệ số cách ly giữa ngõ vào LO với ngõ ra RF sau layout 41

Hình 3-36 Hệ số cách ly giữa ngõ vào RF với ngõ ra IF sau layout 42

Hình 3-37 hệ số cách ly giữa ngõ vào RF với ngõ ra LO sau layout 42

Hình 3-38 Mô phỏng schematic điểm nén P_1dB của mạch mạch đổi tần 43

Hình 3-39 Hệ số tuyến tính IIP3 của mạch trộn tần sau layout 43

Hình 3-40 Sơ đồ nguyên lý mạch source follower 44

Hình 3-41 Mạch đệm kết hợp giữa mạch source follower và common gate 45

Hình 3-42 Mạch đệm vi sai thiết kế cho máy thu ZigBee 45

Hình 3-43 Đáp ứng độ lợi và pha theo tần số của mạch đệm 46

Hình 3-44 Sơ đồ khối phần cao tần máy thu ZigBee 46

Hình 3-45 Độ lợi điện áp theo công suất tín hiệu dao động nội của phần cao tần 47

Hình 3-46 Độ lợi điện áp theo tần số tại ngõ ra của hần cao tần 47

Hình 3-47 Hệ số nhiễu của phần cao tần 48

Hình 3-48 điểm nén P_1dB của phần cao tần 48

Hình 3-49 Hệ số tuyến tính IIP3 của phần cao tần 49

Hình 4-1 Tín hiệu nhiều pha (a) dương; (b) âm 50

Hình 4-2 Tín hiệu nhiều pha ở miền đổi tần xuống bộ đổi tần vuông pha, (b) tín hiệu nhiều pha mong muốn,(c) tín hiệu nhiều pha ảnh 51

Hình 4-3 Biểu diễn tín hiệu phức trên không gian pha 52

Hình 4-4 Sơ đồ máy thu triệt tần số ảnh bằng phương pháp dịch pha 90o 53

Hình 4-5 Mạch lọc chắn dải (a) tín hiệu nhiều pha âm, (b) tín hiệu nhiều pha dương; thông dải (c) lọc tín hiệu nhiều pha dương, (d) lọc tín hiệu nhiều pha âm 54

Hình 4-6 Nguyên lý dịch gốc tọa độ mạch lọc thông thấp của tín hiệu nhiều pha 55

Hình 4-7 Giản đồ khối mạch tích phân có thêm vòng hồi tiếp âm 56

Hình 4-8 Mạch tích phân có thêm vòng hồi tiếp âm 56

Hình 4-9 Mạch lọc nhiều pha tích cực (a) tín hiệu vuông pha đơn cực, (b) tín hiệu vuông pha vi sai 57

Hình 4-10 Ký hiệu mạch op-amp 58

Hình 4-11 Mạch khuếch đại vi sai toàn phần có mạch hồi tiếp mode chung 59

Hình 4-12 Sơ đồ mạch op-amp và mạch CMFB 59

Hình 4-13 Sơ đồ nguyên lý mạch lọc nhiều pha tích cực RC bậc 4 60

Hình 4-14 Đáp ứng mạch lọc nhiều pha tích cực RC 61

Hình 5-1 Mối quan hệ giữa công suất thu và chỉ số cường độ tín hiệu thu 62

Hình 5-2 Cường độ công suất tín hiệu thu a) máy thu gần trạm phát; b) máy thu xa trạm phát; c) hai nút mạng cách xa nhau; d) hai nút mạng gần nhau 63

Hình 5-3 Sơ đồ khối mạch đo công suất tín hiệu có tầm động là 60dB 64

Hình 5-4 Sơ đồ khối mạch đo công suất theo thang logarith 65

Hình 5-5 Đặc tuyến truyền đạt giữa công suất và điện áp theo thang log 66

Hình 5-6 Ảnh hưởng DC offset lên tín hiệu ngõ ra 67

Hình 5-7 Mạch triệt DC offset bằng phương pháp vòng hồi tiếp ngược DC 67

Hình 5-8 Mạch lọc thông thấp của vòng hồi tiếp ngược DC 68

Hình 5-9 Vị trí của mạch đo công suất trong máy thu phát vô tuyến hiện đại 69

Hình 5-10 Sơ đồ khối mạch đo mức cường độ tín hiệu RSSI 70

Hình 5-11 Dạng sóng ngõ ra mạch khuếch đại giới hạn (a) biên độ tín hiệu không bị xén, (b) biên độ tín hiệu bị xén 70

Hình 5-12 Dạng sóng và đặc tuyến tín hiệu vào, ra của mạch chỉnh lưu toàn kỳ 71

Hình 5-13 Điện áp DC ngõ ra bộ lọc thông thấp 71

Hình 5-14 Sơ đồ khối mạch đo mức cường độ tín hiệu ở tần số 1MHz 71

Hình 5-15 Mạch khuếch đại vi sai CMFB điện trở 72

Hình 5-16 Phân tích mạch khuếch đại vi sai CMFB điện trở 72

Hình 5-17 Biên độ tín hiệu ngõ ra bị xén khi biên độ tín hiệu vào lớn 73

Hình 5-18 Mạch khuếch đại giới hạn thiết kế cho mạch RSSI 74

Hình 5-19 Đáp ứng biên độ và pha theo tần số của mạch khuếch đại giới hạn 74

Hình 5-20 Sơ đồ nguyên lý mạch trừ DC offset 75

Hình 5-21 Sơ đồ mạch trừ thiết kế cho mạch RSSI 75

Hình 5-22 Đáp ứng biện độ và pha theo tần số của mạch trừ DC offset 76

Hình 5-23 Sơ đồ mạch chỉnh lưu toàn kỳ với tỉ lệ N:1 76

Hình 5-24 Dạng sóng tín hiệu ngõ ra RSSI mạch chỉnh lưu toàn kỳ với tỉ lệ N:1 77

Hình 5-25 Sơ đồ mạch chỉnh lưu toàn kỳ thiết kế cho mạch RSSI 78

Hình 5-26 Độ lợi khối khuếch đại giới hạn (limiting amplifier) 78

Hình 5-27 Điện áp đỉnh-đỉnh tại ngõ ra khối khuếch đại giới hạn 79

Hình 5-28 Điện áp RSSI ngõ ra và RSSI tuyến tính 79

Hình 5-29 Điện áp RSSI ngõ ra và RSSI sai số tuyến tính 80

Hình 6-1(a) điện áp âm CTAT, (b) điện áp dương PTAT, (c) điện áp tham chiếu 81

Hình 6-2 Nguyên lý của mạch tham chiếu điện áp cơ bản 82

Hình 6-3 Sơ đồ nguyên lý mạch tham chiếu điện áp 84

Hình 6-4 Sơ đồ mạch tham chiếu điện áp thiết kế cho máy thu ZigBee 86

Hình 6-5 Kết quả mô phỏng điện áp tham chiếu ngõ ra theo nhiệt độ 87

Hình 6-6 Điện áp tham chiếu ngõ ra khi nguồn cung cấp thay đổi 88

DANH SÁCH BẢNG BIỂU

Bảng 2-1 So sánh xu hướng ứng dụng giữa ZigBee và các giao thức wireless khác 3

Bảng 2-2 Kênh truyền, băng tần và tốc độ dữ liệu chuẩn ZigBee 4

Bảng 3-1 Thông số thiết kế từng khối trong máy thu ZigBee 19

Bảng 3-2 Thông số chi tiết cho từng khối chức năng trong máy thu ZigBee 20

Bảng 3-3 Tóm tắt thông số khối khuếch đại nhiễu thấp theo chuẩn ZigBee 21

Bảng 3-4 Giá trị các linh kiện trong khối khuếch đại nhiễu thấp vi sai 25

Bảng 3-5 Công suất tiêu thụ của khối khuếch đại nhiễu thấp 25

Bảng 3-6 Tóm tắt thông số khối khuếch đại nhiễu thấp thiết kế 31

Bảng 3-7 Giá trị các phần tử linh kiện trong mạch trộn tần vuông pha 33

Bảng 3-8 Các thông số nghiên và thiết kế cho mạch đổi tần 44

Bảng 3-9 Giá trị các linh kiện trong khối mạch đệm 45

Bảng 3-10 Tóm tắt thông số nghiên cứu và thiết kế cho phần cao tần 49

Bảng 4-1 Giá trị các linh kiện trong mạch op-amp và mạch CMFB 60

Bảng 4-2 Giá trị các phần tử sử dụng trong mạch lọc nhiều pha tích cực RC 60

Bảng 5-1 Giá trị các linh kiện trong hai mạch lọc thông thấp 72

Bảng 5-2 Giá trị các linh kiện trong mạch khuếch đại vi sai CMFB điện trở 74

Bảng 5-3 Giá trị các linh kiện trong mạch trừ DC offset 75

Bảng 5-4 Giá trị các linh kiện trong mạch khuếch đại chỉnh lưu toàn kỳ 78

Bảng 6-1 Giá trị các phần tử thiết kế trong mạch tham chiếu điện áp 87

DANH SÁCH CÁC TỪ VIẾT TẮT

ADC Analog to Digital Coversion

AGC Automatic Gain Control

BER Bit Error Rate

BPF Band Pass Filter

CMOS Complementary Metal–Oxide–Semiconductor

DAC Digital to Analog Conversion

CMFB Common Mode Feedback

CMRR Common Mode Rejection Ratio

CS Common Source

CTAT Complementary to Absolute Temperature Voltage

DM Differential Mode

IM Intermodulation

IIP3 Third Order Input Intercept Point

IMRR Image Rejection Ratio

ISM Industry-Science-Medical

LO Local Oscillator

LNA Low Noise Amplifier

LPF Low Pass Filter

LVS Layout versus Schematic

NF Noise Figure

RF Radio Frequency

OIP3 Third-Order Output Intercept Point

PPF Poly-phase Filter

O-QPSK Offset-Quadrature Phase Shift Keying

PTAT Proportional to Absolute Temperature Voltage

RFIC Radio Frequency Integrated Circuit

RSSI Receiver Signal Strength Indicator

SFDR Spurious Free Dynamic Range

SNR Signal Noise Ratio

VGA Variable Gain Amplifier

WPAN Wireless Personal Area Network

CHƯƠNG 1: GIỚI THIỆU TỔNG QUAN ĐỀ TÀI

1.1 Giới thiệu về đề tài

Nhờ sự phát triển công nghệ vi mạch, các hệ thống thu phát cao tần được tích

hợp trên chip với kích thước nhỏ gọn, tiêu thụ năng lượng thấp và có nhiều chức

năng Bên cạnh đó, ứng dụng của hệ thống mạng cảm biến vô tuyến ngày càng được

mở rộng Vì vậy, đề tài tập trung nghiên cứu, thiết kế phần cao tần máy thu ZigBee

nhằm phục vụ cho nhu cầu ứng dụng hệ thống mạng cảm biến vô tuyến hiện nay

1.2 Tổng quan tình hình nghiên cứu trong, ngoài nước

Chuẩn ZigBee (IEEE 802.15.4)[1] có ưu điểm là truyền thông tin cự ly ngắn,

tốc độ dữ liệu thấp, số lượng nút mạng lớn, công suất tiêu thụ thấp, giá thành rẻ Do

đó, kiến trúc thu phát của hệ thống ZigBee luôn được cải tiến và thu hút nhiều nhà

nghiên cứu khoa học trong và ngoài nước hiện nay Ngoài ra, chủ trương tự sản xuất

vi mạch của chính phủ hiện nay đã tạo điều kiện thuận lợi cho việc nghiên cứu, thiết

kế và phát triển vi mạch trong nước

1.3 Ý tưởng khoa học, tính cấp thiết và tính mới

Vi mạch cao tần có xu hướng tích hợp tất cả các phần tử linh kiện trên chip

Do đó, kiến trúc máy thu Low-IF và kỹ thuật triệt tần số ảnh dùng bộ lọc nhiều pha

là giải pháp phù hợp cho máy thu ZigBee Bộ lọc nhiều pha được tích hợp hoàn

toàn trên chip Đáp ứng của bộ lọc nhiều pha này có dạng thông dải trong miền

phức, vì vậy bộ lọc này có hiệu quả cao trong việc loại bỏ tần số ảnh và ảnh hưởng

các kênh lân cận Ngoài ra, mạch đo công suất tín hiệu thu RSSI cũng được tích hợp

trên máy thu ZigBee Công suất tiêu thụ của chip thu ZigBee được tiết kiệm nhờ

vào chỉ số đo cường độ công suất tín hiệu thu RSSI này

1.4 Khả năng ứng dụng đề tài nghiên cứu

Nhiều mạng cảm biến không dây đã được phát triển và được triển khai trong

dân dụng như: theo dõi sự thay đổi của môi trường, khí hậu, giám sát các mặt trận

quân sự, chuẩn đoán sự hỏng hóc của máy móc thiết bị, theo dõi và giám sát sức

khỏe bệnh nhân, theo dõi và điều khiển giao thông, các phương tiện xe cộ Vì vậy,

đề tài nghiên cứu chip thu cao tần ZigBee này sẽ góp phần cho việc nghiên cứu,

thiết kế vi mạch cho hệ thống mạng cảm biến không dây trên

1.5 Mục đích, phạm vi và phương pháp nghiên cứu

Đề tài nghiên cứu chỉ xoay quanh việc phân tích và cải tiến phần cao tần bộ thu

của hệ thống ZigBee

 Mục đích nghiên cứu của đề tài: thiết kế, mô phỏng schematic cho phần cao

tần máy thu gồm các khối khuếch đại nhiễu thấp (LNA), khối đổi tần

(Mixer), mạch lọc nhiều pha (Poplyphase Fiter), mạch đo cường độ tín hiệu

thu (RSSI) và mạch tham chiếu điện áp (Bandgap Reference)

 Phạm vi nghiên cứu của đề tài: trọng tâm của luận văn là khối khuếch đại

nhiễu thấp và khối đổi tần được thiết kế, mô phỏng và layout dùng công nghệ

CMOS 0.18μm

 Phương pháp thực hiện đề tài: sử dụng 3 phần mềm chính gồm Cadance,

ADS và IE3D để thiết kế schematic, layout và mô phỏng các thông số

1.6 Đóng góp của đề tài

Kết quả thu được từ đề tài là một thiết kế hoàn chỉnh của phần cao tần máy

thu ZigBee tại băng tần ISM 2.4GHz Nó bao gồm sơ đồ schematic và layout của cả

khối khuếch đại nhiễu thấp và khối đổi tần Ngoài ra, bộ lọc nhiều pha tích cực RC

bậc 4, mạch đo công suất tín hiệu thu RSSI và mạch tham chiếu điện áp được thiết

kế cho máy thu ZigBee

1.7 Cấu trúc của luận văn

Chương 2 trình bày kiến thức tổng quan công nghệ ZigBee và các kiến thức

nền tảng phục vụ cho việc thiết kế máy thu ZigBee Các thông số kỹ thuật trong hệ

thống máy thu ZigBee được tính toán trong chương 3 Ngoài ra, phần cao tần cho

máy thu ZigBee gồm khối khuếch đại nhiễu thấp và khối đổi tần cũng được thiết kế,

mô phỏng và layout trong chương này Chương 4 trình bày phần thiết kế mạch lọc

nhiều pha tích cực RC bậc 4 với đáp ứng bộ lọc thuộc dạng thông dải Trong

chương 5, mạch RSSI được thiết kế theo nguyên lý triệt tín hiệu DC offset bằng hồi

tiếp DC offset ngược Chương 6 trình bày việc thiết kế mạch tham chiếu điện áp

dựa trên nguyên tắc tổng hợp giữa điện áp âm CTAT và điện áp dương PTAT khi

nhiệt độ thay đổi Chương 7 trình bày phần kết luận của đề tài và những đề xuất cho

hướng nghiên cứu trong tương lai

CHƯƠNG 2: TỔNG QUAN CÔNG NGHỆ ZIGBEE VÀ MÁY

THU 2.1 Giới thiệu

Chương này trình bày kiến thức tổng quan công nghệ ZigBee và các kiến

thức nền tảng phục vụ cho việc thiết kế máy thu ZigBee Ngoài ra, các thông số kỹ

thuật của máy thu cùng với cấu trúc máy thu homodyne và heterodyne được phân

tích

2.2 Tổng quan công nghệ ZigBee

Zigbee là chuẩn IEEE 802.15.4[1] Chuẩn này dùng trong mạng cá nhân

không dây WPAN Ưu điểm của mạng này là vận hành trong không gian nhỏ,

năng lượng tiêu thụ thấp, và tốc độ truyền dữ liệu thấp Hình 2-1 minh họa không

gian không gian vận hành và tốc độ truyền dữ liệu của chuẩn ZigBee so với các

chuẩn vô tuyến khác

Hình 2-1 So sánh tốc độ truyền dữ liệu của chuẩn ZigBee với các chuẩn khác

2.3 Thị trường hướng tới của ZigBee

Hầu hết các chuẩn vô tuyến khác hướng tới tốc độ nhanh hơn thì ZigBee

nhắm tới tốc độ truyền data thấp, bộ nhớ ngăn xếp nhỏ, tiêu tốn năng lượng thấp

So sánh xu hướng giữa ZigBee và các giao thức wireless khác theo bảng 2-1

Bảng 2-1 So sánh xu hướng ứng dụng giữa ZigBee và các giao thức wireless khác

Xu hướng Chuẩn vô tuyến khác ZigBee

Tốc độ Nhanh hơn Truyền dữ liệu thấp

Tính năng Nhiều tính năng Một tính năng

Nhu cầu Đa phương tiện độ nét cao Điều khiển thiết bị

Thời gian sử dụng pin Vài giờ, vài ngày Hàng năm

Vòng đời sản phẩm 1 đến 2 năm Hàng chục năm

2.3.1 Phạm vi hoạt động tần số

Tần số hoạt động và tốc độ dữ liệu của chuẩn IEEE 802.15.4 được tóm tắt

trong bảng 2.2

Bảng 2-2 Kênh truyền, băng tần và tốc độ dữ liệu chuẩn ZigBee

Ở tần số 2.4GHz, mỗi kênh có băng thông là 2MHz, khoảng cách giữa 2

kênh kề nhau là 3MHz Thứ tự các kênh được biểu diễn theo hình 2.2

Hình 2-2 Tần số và băng thông từng kênh của ZigBee

2.3.2 Mô hình điều chế tín hiệu tại tần số 2.4GHz

Do kỹ thuật trải phổ được sử dụng là trải phổ chuỗi liên tục, nên loại điều

chế tín hiệu sử dụng theo chuẩn ZigBee là QPSK [1] Sơ đồ khối điều chế

O-QPSK được biễu diễn hình 2.3 bên dưới:

2 1

2 1

Hình 2-3 Sơ đồ khối điều chế tín hiệu O-QPSK

Điều chế O-QPSK có đặc tính về phổ và tỉ lệ lỗi bit (BER) thì hoạt động

giống như điều chế QPSK Sự khác nhau giữa QPSK và O-QPSK là chuỗi bit bên

nhánh Q trễ 1 bit so với bên nhánh I Ngõ ra tín hiệu điều chế O-QPSK ở giải tần

2.4GHz được biểu diễn theo sơ đồ hình 2.4

Hình 2-4 Ngõ ra tín hiệu điều chế O-QPSK ở giải tần 2.4GHz

Khi các bit thay đổi dấu bất kỳ, sự thay đổi về pha tín hiệu ở ngõ ra là không

vượt quá 90o Do ảnh hưởng đặc tính phi tuyến của băng thông tín hiệu trải phổ, tín

hiệu dễ bị ảnh hưởng can nhiễu do các kênh lân cận Sự thay đổi về pha của tín hiệu

nhỏ sẽ dễ kiểm soát tính phi tuyến của việc trải phổ này

2.4 Ứng dụng của ZigBee

Các ứng dụng chính của ZigBee là dùng cho điện tử dân dụng, quản lý và sử

dụng hiệu quả nguồn năng lượng, chăm sóc sức khỏe, nhà thông minh, dịch vụ viễn

thông, hệ thống thông minh, ngành công nghiệp tự động, thương mại, y tế và các

dịch vụ Các mảng thị trường của ZigBee được minh họa theo hình 2-5

Hình 2-5 Các mảng thị trường của ZigBee

Nhiều công ty đã làm sản phẩm, chuyên môn cho tiêu chuẩn này, bao gồm

Phillips, Control4 và Texas Instruments (ZigBee Home Automation); Motorola,

Phillips, Freescale Semiconductor, Awarepoint và RF Technology (ZigBee Health

Care); GE, Greenwave, OSRAM Sylvania và Philips (ZigBee Light Link)… Một số

sản phẩm ứng dụng chuẩn ZigBee hiện nay ví dụ như MRF24J40, XBee; C2530 …

Hình 2-6 Một vài modul chip ZigBee

2.5 Kiến thức nền tảng cho thiết kế vi mạch cao tần RFIC

Thiết kế vi mạch cao tần RFIC [2] dựa trên nền tảng kiến thức của nhiều lĩnh

vực khác nhau, bao gồm lý thuyết hệ thống viễn thông, xử lý tín hiệu ngẫu nhiên,

kiến trúc máy thu phát, thiết kế vi mạch tích hợp, các công cụ phần mềm hổ trợ thiết

kế CAD, các chuẩn thông tin vô tuyến, kỹ thuật đa truy cập, truyền tín hiệu và kỹ

thuật siêu cao tần Các lĩnh vực kiến thức liên quan đến thiết kế vi mạch cao tần

được minh họa hình 2-7 bên dưới:

Hình 2-7 Các lĩnh vực liên quan đến thiết kế vi mạch cao tần

Bên cạnh đó, trong thiết kế vi mạch cao tần, người thiết kế cần phải biết

tương nhượng giữa các thông số thiết kế trong hình lục giác “RF design hexagon”

[2] Đây là mô hình cơ bản về sự tương nhượng của các thông số trong thiết kế,

không thể cùng lúc tối ưu được tất cả các đại lượng Các thông số thiết kế trong

hình lục giác được trình bày ở hình 2-8

Hình 2-8 RF Design Hexagon Các thông số thiết kế phải được tương nhượng nhằm đạt được yêu cầu đề ra

Ngoài ra, việc tối ưu hóa mạch thiết kế, đảm bảo về hiệu suất, chi phí, tính đa

dạng… cũng như giới hạn về công nghệ sản xuất đặt ra nhiều thách thức mới

2.6 Quy trình thiết kế vi mạch tích hợp

Ngày nay, các sản phẩm vi mạch tích hợp được thiết kế theo công nghệ

CMOS có hiệu suất cao và công suất thấp, và giá thành rẻ Quy trình thiết kế vi

mạch tích hợp được thực hiện theo hình 2-9 [3]

Hình 2-9 Quy trình thiết kế vi mạch tích hợp

Bước quan trong nhất trong thiết kế vi mạch là thiết kế hệ thống (system

design) Sau khi tính toán cấp độ hệ thống qui trình thiết kế chip gồm có 4 bước:

thiết kế mạch nguyên lý (electrical design), thiết kế layout (physical design), đưa đi

sản xuất chip, kiểm tra đo đạc thực tế và phát triển chip

2.6.1 Thiết kế hệ thống

Người thiết kế cần phải hiểu rõ nguyên lý hoạt động của toàn bộ hệ thống,

các đặc điểm về công nghệ, tốc độ xử lý, mức tiêu thụ năng lượng, các lược đồ

khối, các điều kiện vật lý như kích thước, nhiệt độ, điện áp Tất cả các bước thiết

kế trong system design đều được diễn ra mà không có sự hỗ trợ đặc biệt nào từ các

công cụ chuyên dụng

2.6.2 Thiết kế nguyên lý

Sau khi được phân công chi tiết phần thiết kế của mình với các thông số kỹ

thuật được yêu cầu dựa trên hệ thống, người thiết kế tiến hành thiết kế sơ đồ mạch

nguyên lý Quá trình này chỉ mô phỏng ở cấp độ sơ đồ mạch nguyên lý Giai đoạn

này có thể được lặp lại nhiều lần để đạt các thông số kỹ thuật được nêu ra ở cấp độ

hệ thống

2.6.3 Thiết kế vật lý

Giai đoạn tiếp theo là layout sơ đồ mạch nguyên lý Người thiết kế phải thiết

hành mô phỏng kết quả sau khi layout so với kết quả mô phỏng ở cấp độ sơ đồ

mạch nguyên lý Nếu kết quả sai lệch nhau quá nhiều thì người thiết kế phải tiến

hành layout lại Đây là giai đoạn tốn nhiều thời gian và đòi hỏi nhiều kinh nghiệm

của người thiết kế

2.6.4 Chế tạo sản phẩm

Bước kế tiếp của layout design là chế tạo sản phẩm Phần này thực ra người

thiết kế gửi đến nhà sản xuất con chip layout dưới dạng data đặc biệt Nhà sản xuất

sẽ kiểm tra lại các chuẩn thiết kế có đảm bảo cho việc sản xuất có thể thực hiện

được không Sau đó, nhà máy sẽ thực hiện vệc sản xuất chip

2.6.5 Kiểm tra - Đóng gói - Xuất xưởng

Sau khi chế tạo sản phẩm, chip được cắt rời Một loạt các khâu xử lý khác

như back grinding (mài mỏng phần mặt dưới của chip), bonding (nối ra các pins,

dùng chì mạ vàng hoặc đồng), mold (phủ lớp cách điện), marking (ghi tên hãng sản

xuất etc.) Cuối cùng, chip được kiểm tra đo đạc thực tế và so sánh với kết quả thiết

kế nguyên lý ban đầu Nếu kết quả không đạt so với yêu cầu đặt ra thì người thiết kế

tiến hành lại giai đoạn thiết kế nguyên lý ban đầu

2.7 Tổng quan máy thu

Máy thu là thiết bị nhận tín hiệu trong hệ thống thông tin vô tuyến Nhiệm vụ

của máy thu là tiếp nhận và lặp lại tin tức chứa trong tín hiệu chuyển đi từ máy phát

dưới dạng sóng trường điện từ Vì vậy, chức năng của máy thu là loại bỏ các loại

nhiễu không mong muốn, khuếch đại tín hiệu và sau đó giải điều chế nó để khôi

phục lại thông tin ban đầu

2.8 Phân loại cấu trúc máy thu

Hai loại cấu trúc máy thu thường dùng trong hệ thống viễn thông dựa trên

điều chế pha và điều chế tần số là cấu trúc máy thu homodyne và heterodyne [2],

[4], [5] Sự khác nhau giữa hai cấu trúc này là tần số trung tần IF sau khi thực hiện

đổi tần xuống Cấu trúc homodyne còn được gọi là cấu trúc máy thu đổi tần trực

tiếp (Direct Conversion, Zero IF) hoặc zero-IF, vì tần số trung tần IF bằng không

Ngược lại, cấu trúc heterodyne còn được gọi là cấu trúc máy thu low-IF, vì tần số

trung tần IF khác không

2.8.1 Bộ thu đổi tần trực tiếp

Máy thu đổi tần trực tiếp có cấu trúc mạch đơn giản và khi đổi tần thì không

cần phải qua trung tần vì vậy không cần tốn thêm bộ lọc trung tần Sơ đồ nguyên lý

máy thu đổi tần trực tiếp được biểu diễn theo hình 2-10

Hình 2-10 Máy thu đổi tần trực tiếp Vấn đề quan tâm trong máy thu đổi tần trực tiếp là rò rì tín hiệu dao động nội

LO Tín hiệu LO này dễ dàng rò ra khối khuếch đại nhiễu thấp và quay ngược trở

vào bộ đổi tần xuống Hình 2-11 biểu diễn sự rò rỉ tín hiệu dao động nội LO

Hình 2-11 Hiện tượng rò tín hiệu LO Khi tín hiệu rò này đi vào bộ đổi tần máy thu thì làm xuất hiện DC offset

DC offset này sinh ra do tín hiệu dao động nội tự trộn tần với chính nó Hình 2-12

biểu diễn sự xuất hiện DC offset sau khi đổi tần trực tiếp

Hình 2-12 Mật độ phổ công suất cho bộ thu đổi tần trực tiếp

Việc loại bỏ DC offset này bằng phương pháp cách ly DC bằng tụ điện thì

không có hiệu quả khi ở tần số thấp Ngoài ra, nhiễu flicker gây ảnh hưởng đáng kể

lên hệ thống Nhiễu này sẽ tác động lên các phần tử tích cực trong mạch Máy thu

này phải xử lý tín hiệu ở vùng băng gốc để giảm ảnh hưởng của nhiễu này Ưu điểm

của máy thu này là không chịu ảnh hưởng của tín hiệu tần số ảnh Vì vậy, cấu máy

thu đổi tần trực tiếp thì đơn giản, và việc thiết kế bộ lọc thông thấp dễ dàng hơn

2.8.2 Bộ thu Low-IF

Trong máy thu Low-IF, tín hiệu sau khi đổi tần có tần số thường là vài

MHz Bộ thu Low-IF có ưu điểm hơn so với bộ thu đổi tần trực tiếp là khả năng tích

hợp cao, không có DC offset sau khi đổi tần và nhiễu flicker Tuy nhiên, vấn đề tín

hiệu tần số ảnh là một vấn đề rất quan trọng trong cấu trúc máy thu Low-IF Sơ đồ

máy thu Low-IF được minh họa theo hình 2-13

Hình 2-13 Cấu trúc máy thu Low-IF Tín hiệu tần số ảnh là tín hiệu không mong muốn nằm nằm đối xứng với tín hiệu

mong muốn qua tín hiệu dao động nội Sau khi vào máy thu, tín hiệu mong muốn và

tín hiệu tần số ảnh có tần số bằng nhau và bằng với tần số trung tần Hình 2-14 biểu

diễn tín hiệu tần số và tín hiệu mong muốn sau khi đổi tần

Hình 2-14 Tín hiệu tần số ảnh sau khi đổi tần trong bộ thu Low-IF

Theo cấu trúc máy thu low-IF trong hình 2-14, tín hiệu tần số được loại bỏ

bằng cách sử dụng bộ lọc nhiều pha Nguyên lý hoạt động của bộ lọc nhiều pha sẽ

được trình bày chương 4

2.9 Các thông số kỹ thuật của phần cao tần máy thu

2.9.1 Hệ số nhiễu

Tỉ số tín hiệu trên nhiễu SNR (signal-to-noise ratio) được định nghĩa là công

suất tín hiệu chia cho công suất nhiễu Hệ số nhiễu NF được tính bằng:

2 1

1

1 1

G G G

NF G

NF NF

với NF , m G mlần lượt là hệ số nhiễu và độ lợi của tầng thứ m Kết quả này cho thấy

nhiễu đóng góp bởi mỗi tầng giảm vì tổng độ lợi ở các tầng phía trước tăng, nhấn

mạnh rằng vài tầng đầu tiên trong hệ thống nối tiếp là quan trọng nhất

2.9.2 Độ nhạy máy thu

Độ nhạy là mức công suất của tín hiệu cao tần nhỏ nhất mà máy thu nhận

vẫn giữ đảm bảo được chất lượng tín hiệu Công thức tính độ nhạy như sau:

out RS sig

out

in

SNR P P SNR

SNR

=

với Psiglà mức công suất tín hiệu ngõ vào vàPRS là công suất nhiễu của điện trở

nguồn trên mỗi đơn vị băng thông Vì vậy, đơn vị này thường được biểu diễn dưới

Nếu toàn bộ công suất tín hiệu được phân phối trên băng thông B, công suất

tín hiệu tổng cộng được tính như sau:

B SNR

|

P   dBm HzNF dB BSNR (2.8)

Tổng của 3 số hạng đầu tiên còn được gọi là nhiễu tích hợp hay “nhiễu nền” của

hệ thống

2.9.3 Tính phi tuyến

Hệ thống máy thu còn được khảo sát đặc điểm tuyến tính và phi tuyến Hệ

thống là tuyến tính nếu ngõ ra có thể biểu diễn như là tổng của các đáp ứng ứng với

mỗi vào độc lập

Trong trường hợp, nếu hai tín hiệu y1 t =f1x1 t  và y2 t =f2x2 t ; thì

  2  1a x1 t b x2 t 

1 t b y t =fy

với a, b bất kỳ thì hệ thống trên là tuyến tính

Hệ thống phi tuyến, mối liên hệ ngõ vào và ngõ ra được biểu diễn gần đúng dưới

dạng đa thức:

           3

3 3 2 2 2 1

1

at

với aj là hàm theo thời gian

Ảnh hưởng của tính phi tuyến lên hệ thống sinh ra hài sái dạng và điểm nén

công suất P1dB Khảo sát hài sái dạng bằng cách đưa một tín hiệu x(t)  Acost vào

hệ thống phi tuyến, ở ngõ ra sẽ xuất hiện các thành phần tần số bằng một số nguyên

lần tần số sóng vào

y(t) =1Acost +2A2cos2t +3A3cos3t (2.11)

)tcos3t

cos3(4

At)cos2(12

A+tAcos

3 3 2

Atcos22

At)cos4

A3A(2

Trong công thức trên, số hạng đầu tiên của vế bên phải là thành phần được

phát sinh từ phi tuyến bậc 2, số hạng thứ hai là thành phần hài cơ bản, số hạng thứ

ba là hài bậc 2 và số hạng thứ tư là hài bậc 3 Chúng ta thấy rằng sự không tuyến

tính bậc chẵn đôi khi cũng phát sinh thành phần dc offsets Trong một vài hệ thống,

sự sái dạng không quan trọng và có thể bỏ qua

2.9.4 Điểm nén P 1dB

Độ lợi tín hiệu nhỏ thường được tính với điều kiện bỏ qua ảnh hưởng các hài

phụ Tuy nhiên, công thức trên chỉ ra rằng độ lợi với input Acostbằng

4

A3A

3 3 1



thay đổi đáng kể khi A tăng Khi đó, dấu của α1 và α3 là trái dấu hay < 0,

thành phần sẽ “nén” tín hiệu với x đủ lớn, dẫn đến đặc trưng “nén”, giảm độ

lợi khi biên độ input tăng Ta tính toán định lượng hiệu ứng này bằng “điểm nén 1

dB” (1-dB compression point), được xác định bởi mức tín hiệu vào làm cho độ lợi

giảm 1 dB Vẽ trên đồ thị output theo input dùng thang log-log, Aout nhỏ hơn giá trị

lý tưởng của nó một lượng đúng bằng 1 dB tại điểm nén 1 dB, Ain,1dB

3log

2 1 , 3





Nén xuống 1dB có vẻ không đáng kể nhưng thực tế, điểm nén 1 dB thể hiện việc

giảm đi 10% độ lợi và được sử dụng rộng rãi trong các hệ thống RF

2.9.5 Xuyên điều chế

Nếu một hệ thống phi tuyến thu cùng lúc tín hiệu mong muốn và 2 tín hiệu

nhiễu khác, tín hiệu ngõ ra sẽ gồm các thành phần tần số không phải là hài bậc cao

của những tần số ở ngõ vào Khi tín hiệu x(t)A1cos1tA2cos2t vào hệ thống phi

tuyến:

   

2 2 1 1 3

2 2 2 1 1 2 2 2 1 1 1

tcosAtcosA+

tcosAtcosA+tcosAtcosA

=y(t)

thành phần ở tần số12, ta thu được:

2 1

  :   cos2 t

4

A3t2

cos4

A3

2 1 2

2 1 3 2

1 2

2 1

cos4

A3

2 1

2 2 1 3 2

1

2 2 1

3A4

3At

cosAA2

3A4

Hình 2-16 Các thành phần xuyên điều chế trong two-tone test

2.9.6 Độ tuyến tính

Độ tuyến tính là tiêu chí xác định giới hạn trên của mức công suất ngõ vào và

tầm động của máy thu Biên độ ngõ ra của IM được chuẩn hóa, biên độ đỉnh của

mỗi tín hiệu là A, ta có:

dBc 4

3 20log

= IM

được biễu diễn theo hình 2-17

f1or f2

20 log a1A slope = 1

Input power = 20 log A dBm

IIP IIP

A

dB

045.0

41

2.9.7 Tầm động của máy thu

Tầm động là toàn bộ dãy công suất tín hiệu ngõ vào máy thu từ mức công

suất thấp nhất là độ nhạy đến mức công suất lớn nhất mà máy thu có thể nhận được

Ngoài ra, tầm động SFDR (spurios-free dynamic range) biểu diễn giới hạn của cả

nhiễu ngẫu nhiên và nhiễu interference

Log Scale

Performance Limited by Compression

Performance Limited by Noise

PIIP3 in out IM,out

174

max ,

B NF

Hz dBm P

3

log10/

174(

2

SNR B

NF Hz dBm

Zigbee là chuẩn IEEE 802.15.4 Máy thu ZigBee được thiết kế dùng công

nghệ CMOS 0.18um Thiết kế vi mạch cao tần RFIC đòi hỏi kiến thức liên quan

đến nhiều lĩnh vực Qui trình thiết kế chip gồm có 4 bước: thiết kế mạch nguyên lý,

thiết kế layout, đưa đi sản xuất chip, kiểm tra đo đạc thực tế và phát triển chip Hai

loại cấu trúc máy thu thường dùng trong hệ thống viễn thông là máy thu đổi tần trực

tiếp và máy thu low-IF Các thông số kỹ thuật của máy thu quyết định giới hạn và

phạm vi hoạt động cho từng khối trong máy thu

CHƯƠNG 3: THIẾT KẾ PHẦN CAO TẦN MÁY THU

ZIGBEE 3.1 Giới thiệu

Chương này trình bày cấu trúc máy thu ZigBee và thông số kỹ thuật của máy

thu này Phần cao tần máy thu ZigBee gồm khối khuếch đại nhiễu thấp và khối trộn

tần được thiết kế, mô phỏng và layout

3.2 Thiết kế máy thu ZigBee

3.2.1 Thiết kế cấp hệ thống

Dựa theo chuẩn IEEE802.15.4, độ nhạy máy thu là -85dBm và băng thông

cho mỗi kênh là 2MHz Mối quan hệ giữa tỉ lệ lỗi bit và tỉ số tín hiệu trên nhiễu của

chuẩn ZigBee được minh họa theo hình 3-1[1]

Hình 3-1 Mối quan hệ giữa BER và SNR của chuẩn ZigBee

Theo hình 3-1, tỉ lệ lỗi bít của chuẩn ZigBee là 5

6 10   , ứng với tỉ số tín hiệu trên nhiễu là 1dB Ngoài ra, chất lượng tín hiệu trong khối xử lý tín hiệu số DSP là

7 dB Tỉ số tín hiệu trên nhiễu ngõ ra là:

Hệ số nhiễu tính toán theo chuẩn là:

26 8 18

NFSNR SNR    dB (3.4) Ngoài ra, phần nhiễu nhiệt ảnh hưởng lên hệ thống được ước tính khoảng

3dB [2] Hệ số nhiễu tổng cộng của hệ thống là:

3 18 3 15

total

3.2.2 Cấu trúc máy thu ZigBee

Hệ thống máy thu ZigBee được chọn thiết kế theo cấu trúc Low-IF với tín

hiệu ngõ vào 2.4 GHz, tín hiệu dao động nội LO là 2.401 GHz [6], [7], [8] Cấu trúc

máy thu ZigBee được thiết kế theo hình 3-2

Hình 3-2 Sơ đồ cấu trúc máy thu ZigBee được thiết kế Cấu trúc máy thu ZigBee thiết kế gồm có 4 khối chính là khối khuếch đại

nhiễu thấp (LNA), khối trộn tần (Mixer), khối bộ lọc nhiều pha (PPF) và khối đo

cường độ công suất tín hiệu thu (RSSI) Ngoài ra, khối điện áp tham chiếu chuẩn

(bandgap reference) cũng được thiết kế cho máy thu ZigBee Thông số thiết kế cho

từng khối trong máy thu ZigBee được liệt kê theo bảng 3-1

Bảng 3-1 Thông số thiết kế từng khối trong máy thu ZigBee

Thông số từng khối Độ lợi Hệ số tuyến tính IIP3 Hệ số nhiễu

3.2.3 Kiểm chứng lại bằng phần mềm AppCAD

Hình 3-3 Kết quả tính bằng phần mềm AppCad Thông số thiết kế chi tiết cho từng khối chức năng trong máy thu ZigBee

được trình bày theo bảng 3-2

Bảng 3-2 Thông số chi tiết cho từng khối chức năng trong máy thu ZigBee

Tần số hoạt động 2.4 GHz 2.4 GHz 1 MHz 1MHz

Tần số dao động nội LO 2.401 GHz

Công suất tín hiệu RF -85 dBm -73dBm -65dBm -65dBm

Công suất tín hiệu LO 0 dBm

3.3 Khối khuếch đại nhiễu thấp

Chức năng của mạch khuếch đại nhiễu thấp là nâng cao tỉ số tín hiệu trên

nhiễu của máy thu khi tín hiệu thu đi qua khối này Mô hình cascode nguồn chung

với suy biến tính chất cảm thường được sử dụng trong thiết kế mạch khuếch đại

nhiễu thấp băng hẹp Do tín hiệu của chuẩn ZigBee có băng thông là 2MHz, vì vậy

mạch khuếch đại nhiễu thấp trong máy thu ZigBee được thiết kế theo cấu trúc

cascode nguồn chung với suy biến tính chất cảm [9]

Các thông số đánh giá chất lượng của mạch khuếch đại nhiễu thấp là hệ số

nhiễu, độ lợi, độ ổn định, độ tuyến tính, băng thông, độ suy hao công suất ngõ vào

và công suất tiêu thụ Mạch khuếch đại nhiễu thấp trong máy thu ZigBee được thiết

kế tập trung vào hai tiêu chí là công suất nhỏ và giá thành thấp [10]

Bảng 3-3 Tóm tắt thông số khối khuếch đại nhiễu thấp theo chuẩn ZigBee

3.3.1 Mạch LNA cascode nguồn chung với suy biến tính chất cảm

Ưu điểm mạch khuếch đại nhiễu thấp cascode nguồn chung với suy biến tính

chất cảm là độ cách ly giữa các cổng Hình 3-4 biểu diễn mạch khuếch đại nhiễu

thấp cascode nguồn chung với suy biến tính chất cảm

Hình 3-4 Mạch khuếch đại CS với tải có tính chất cảm

Ngoài ra, trở kháng ngõ vào của mạch khuếch đại nhiễu thấp này có giá trị

thực Việc phối hợp trở kháng với anten dễ dàng thực hiện bằng cách chọn gía trị

cuộn dâyL Sthích hợp để trở kháng phần thực ngõ vào bằng 50Ω Cấu hình cascode

có thể tăng cường độ ổn định và cách ly ngõ ra so với ngõ vào Để xác định trở

kháng ngõ vào của mạch khuếch đại này, mô hình tín hiệu nhỏ của transistor M1

được vẽ lại như hình 3-5

Hình 3-5 Mô hình tín hiệu nhỏ của transistor M1 Biểu thức tính Ls và LE để trở kháng vào của mạch đúng bằng Rs Áp dụng định

luật KVL tại ngõ vào:

0

0 s

1

1