Giáo trình kỹ thuật vi điều khiển

Nhóm l nh tính toán logic... L nh xoá thanh ghi tích lu..[r]

Giáo trình

M C L C Ụ Ụ

Trang

Ch ươ ng 1: KI N TRÚC H VI X LÝ (VXL) Ế Ệ Ử

1.2 Quá trình tìm n p l nh và th c thi l nh c a CPUạ ệ ự ệ ủ 7

Bạch H ng Tr ư ườ ng

24-10-2003

1

Ch ươ ng 2 B VI ĐI U KHI N Ộ Ề Ể AT89C51 (80C51).

2.1 Gi i thi u cớ ệ hung

2.2. S khác nhau gi a b VXL và b Vi đi u khi n (VĐK)ự ữ ộ ộ ề ể

11

2.4 S đ chân tín hi u c a ơ ồ ệ ủ 80C51/AT89C51 15 2.5 Ch c năng các thành ph n c a AT89C51.ứ ầ ủ 17 2.5.1 Các thanh ghi ch c năng đ c bi t.ứ ặ ệ 17

2.5.1.4 Thanh ghi DPTR

20

2.5.1.5 Các c ng vào/ ra d li u (ổ ữ ệ Ports 0 to 3) 20

2.5.2 Kh i t o th i gian và b đ m ố ạ ờ ộ ế (Timer/Counter) 25 2.5.3 B nh chộ ớ ương trình và b nh d li u n i trú.ộ ớ ữ ệ ộ 28 2.5.3.1 B nh chộ ớ ương trình n i trú.ộ

29

2.5.3.2 B nh d li u n i trú.ộ ớ ữ ệ ộ

30

2.5.3.2.3 Các l nh truy c p b nh d li u n i trú.ệ ậ ộ ớ ữ ệ ộ

2.5.4 B nh chộ ớ ương trình và b nh d li u ngo i trú.ộ ớ ữ ệ ạ

34

2.5.4.1 B nh chộ ớ ương trình ngo i trú.ạ 34

2.5.5 C ch ng t trong On-chip AT89ơ ế ắ C51

38

2.5.5.1 Phân lo i ng t trong On-chipạ ắ

38

2.5.5.3 M c ng t u tiên trong on-chipứ ắ ư 40 2.5.5.4 Nguyên lý đi u khi n ng tề ể ắ c a AT89.ủ 40 2.5.5.4.1.Các ng t ngoàiắ

42

2.5.6 Nguyên lý truy n tin n i ti p c a AT89C51.ề ố ế ủ

43

2.5.6.1 Phương th c truy n tin n i ti p.ứ ề ố ế 43 2.5.6.2 Liên l c đa x lýạ ử

44

2.5.6.3 Các t c đ Baudố ộ

45

2.5.6.4 S d ng Timer 1 đ t o ra các t c đ Baudử ụ ể ạ ố ộ

45

2.5.6.7 Ho t đ ng c a ch đ 2 và 3.ạ ộ ủ ế ộ

50

2.5.7 Nguyên lý kh i đ ng c a On-chip AT89ở ộ ủ C51 54

2.5.9 Ch đ ngu n gi m và ch đ ngh ế ộ ồ ả ế ộ ỉ 58

Ch ươ ng 3 : T P L NH C A H VĐK AT89/80C51.Ậ Ệ Ủ Ọ

3.1 Nhóm l nh di chuy n d li u ệ ể ữ ệ 61

Bạch H ng Tr ư ườ ng 24-10-2003

3

3.1.3 L nh MOV d ng Word.ệ ạ 62

3.1.6 L nh chuy n s li u vào ngăn x p.ệ ể ố ệ ế 64 3.1.7 L nh chuy n s li u ra kh i ngăn x pệ ể ố ệ ỏ ế

64

3.2 Nhóm l nh tính toán s h c ệ ố ọ 65

3.2.2 L nh c ng có nh ệ ộ ớ

65

3.2.3 L nh tr có mệ ừ ượn

66

3.2.6 L nh tăng con tr d li uệ ỏ ữ ệ

67

3.2.8 L nh th c hi n phép chiaệ ự ệ

68

3.2.9 Hi u ch nh s th p phân.ệ ỉ ố ậ

68

3.3 Nhóm l nh tính toán logic ệ 69

3.3.1 L nh AND cho các bi n 1 byte.ệ ế

69

3.3.7 L nh d ch trái thanh ghi A cùng v i c nh ệ ị ớ ờ ớ

71

3.3.9 L nh d ch ph ii thanh ghi A cùng v i c nh ệ ị ả ớ ờ ớ 72

3.3.10 L nh tráo đ i n i dung hai n a byte c a A.ệ ổ ộ ử ủ

72

3.4 Nhóm l nh r nhánh ch ệ ẽ ươ ng trình 73

3.4.1 L nh g i tuy t đ iệ ọ ệ ố

73

3.4.3 L nh quay tr l i t chệ ở ạ ừ ương trình con

74

3.4.4 L nh quay tr l i t ng t.ệ ở ạ ừ ắ

74

3.4.6 L nh nh y n u 1 bit đệ ả ế ược thi t l p.ế ậ 75 3.4.7 L nh nh y n u 1 bit không đệ ả ế ược thi t l p.ế ậ

75

3.4.8 L nh nh y n u 1 bit đệ ả ế ược thi t l p và xoá bit đó.ế ậ

76

3.4.9 L nh nh y n u c nh đệ ả ế ờ ớ ược thi t l p.ế ậ

76

3.4.10 L nh nh y n u c nh không đệ ả ế ờ ớ ược thi t l p.ế ậ 77 3.4.11 L nh nh y n u thanh ghi A b ng 0.ệ ả ế ằ

77

3.4.12 L nh nh y n u thanh ghi A khác 0.ệ ả ế 77 3.4.13 L nh nh y khi so sánh 2 toán h ng.ệ ả ạ 78

3.5 Nhóm l nh đi u khi n bi n logic ệ ề ể ế 80

3.5.3 L nh thi t l p bit.ệ ế ậ

80

3.5.5 L nh l y bù c a thanh ghi tích lu ệ ấ ủ ỹ 81

Ph

l c A ụ ụ : TRA C U NHANH T P L NH Ứ Ậ Ệ

B ng 1 Các l nh toán h c c a b VĐK h ATMEL.ả ệ ọ ủ ộ ọ 82

Bạch H ng Tr ư ườ ng 24-10-2003

5

B ngả 2 Các l nh chuy n đ i d li u đ truy c p vùng nh d li u trongệ ể ổ ữ ệ ể ậ ớ ữ ệ

82

B ng 3 Các l nh s h c.ả ệ ố ọ

83

B ng 4 Các l nh đ i s ả ệ ạ ố

84

B ngả 5 Các l nh chuy n đ i d li u đ truy c p ệ ể ổ ữ ệ ể ậ RAM ngoài

84

B ng 7 Các l nh nh y không đi u ki n trong Flash Microcontrollers.ả ệ ả ề ệ

85

B ng 8 Các l nh nh y có đi u ki n.ả ệ ả ề ệ

85

P

h l c B ụ ụ : CÁC H TH NG SỆ Ố Ố

1 B ng chuy n đ i h th p phân/nh phânả ể ổ ệ ậ ị 86

TÀI LI U THAM KH Ệ ẢO.………

89

L I GI I THI U Ờ Ớ Ệ

Khoa h c k thu t đang ngày càng phát tri n r t m nh m , các ọ ỹ ậ ể ấ ạ ẽ công ngh m i thu c các lĩnh v c khác nhau cũng nh đó đã ra đ i ệ ớ ộ ự ờ ờ

nh m đáp ng nhu c u c a xã h i và k thu t ằ ứ ầ ủ ộ ỹ ậ Vi đi u khi n ề ể cũng

n m trong s đó Hi n nay k thu t Vi x lý đã đ ằ ố ệ ỹ ậ ử ượ c gi ng d y r ng ả ạ ộ rãi các tr ở ườ ng Đ i h c và Cao đ ng trong c n ạ ọ ẳ ả ướ c, tuy nhiên lĩnh

v c m i ự ớ Vi đi u khi n ề ể v n đang còn r t m i m , và nh ng ng d ng ẫ ấ ớ ẻ ữ ứ ụ

c a nó v n ch a đ ủ ẫ ư ượ c khai thác tri t đ trong các h th ng đi u ệ ể ệ ố ề khi n, đo l ể ườ ng và đi u ch nh c a các dây chuy n công nghi p Qua ề ỉ ủ ề ệ quá trình tham gia gi ng d y t i tr ả ạ ạ ườ ng Đ i h c SPKT H ng yên và ạ ọ ư

th i gian h c t p nâng cao CHLB Đ c, tác gi đã t p trung nghiên ờ ọ ậ ở ứ ả ậ

c u và biên so n ứ ạ giáo trình k thu t Vi đi u khi n ỹ ậ ề ể nh m ph c v ằ ụ ụ công vi c gi ng d y lĩnh v c này t i tr ệ ả ạ ự ạ ườ ng Toàn b n i dung giáo ộ ộ trình đ ượ c chia làm 2 ph n Ph n 1 bao g m các ki n th c c b n v ầ ầ ồ ế ứ ơ ả ề

ph n c ng và các t p l nh c a h Vi đi u khi n 80C51/ AT89C51 ầ ứ ậ ệ ủ ọ ề ể Ở

ph n 2 tác gi t p trung trình bày ph n c ng h Vi đi u khi n 80C52/ ầ ả ậ ầ ứ ọ ề ể AT89S8252 và k thu t l p trình b ng h p ng Đ i t ỹ ậ ậ ằ ợ ữ ố ượ ng c a ủ quy n giáo trình này là các sinh viên ngành Đi n, Đi n t , C đi n t , ể ệ ệ ử ơ ệ ử Công ngh thông tin Tuy nhiên đ ti p thu t t n i dung t quy n giáo ệ ể ế ố ộ ừ ể trình này, ng ườ ọ i h c c n có ki n th c v k thu t s , k thu t m ch ầ ế ứ ề ỹ ậ ố ỹ ậ ạ

đi n t và đã bi t qua m t ngôn ng l p trình c p cao nh Pascal, C… ệ ử ế ộ ữ ậ ấ ư

M c dù đã r t c g ng trong quá trình biên so n, nh ng do trình ặ ấ ố ắ ạ ư

đ và th i gian còn b h n ch nên ch c ch n quy n giáo trình này ộ ờ ị ạ ế ắ ắ ể không tránh kh i nh ng thi u sót, r t mong nh n đ ỏ ữ ế ấ ậ ượ c nh ng ý ki n ữ ế đóng góp, phê bình c a b n đ c ủ ạ ọ

Bạch H ng Tr ư ườ ng

24-10-2003

7

H ng yên, tháng 10 năm 2003 ư

Tác gi ả

Ch ươ ng 1 KI N TRÚC H VXL Ế Ệ

1.1 CPU(Central Processing Unit):

B vi x lý (VXL) là thu t ng độ ử ậ ữ ược b t ngu n t tên g i ti ng Anh làắ ồ ừ ọ ế

m i h VXL, CPU luôn là thành ph n quan tr ng nh t, nó qu n lý t t c cácỗ ệ ầ ọ ấ ả ấ ả

ho t đ ng c a h VXL và th c hi n các thao tác trên d li u H u h t cácạ ộ ủ ệ ự ệ ữ ệ ầ ế CPU ch bao g m m t t p các ỉ ồ ộ ậ m ch Logic ạ th c hi n liên t c 2 thao tác: ự ệ ụ tìm

n p l nh và th c thi l nh ạ ệ ự ệ CPU có kh năng hi u và th c thi các l nh d aả ể ự ệ ự trên m t t p các ộ ậ mã nh phân ị , trong đó m i m t mã th c hi n m t thao tác nàoỗ ộ ự ệ ộ

đó Các l nh này bao g m:ệ ồ

- Nhóm l nh ệ di chuy n d li u ể ữ ệ (Mov, ).

- Nhóm l nh ệ s h c ố ọ (Mul, Div, Add, Subb, )

- Nhóm l nh ệ Logic (ANL, ORL, CPL, XRL, ).

- Nhóm l nh ệ r nhánh ch ẽ ươ ng trình (Jmp, Call, )

- Nhóm l nh ệ đi u khi n bi n Logic ề ể ế (Setb, Clr, )

Hình1.1 Khái quát chung v h VXLề ệ

ROM RAM

CPU

Interface Interface

Program Memory Data Memory

CU

ALU

Registers

PC

IR

Các nhóm l nh trên đệ ược bi u th b i 1 t p các mã nh phân và để ị ở ậ ị ược g i làọ

t p l nh.ậ ệ

M i b VXL (CPU) th ỗ ộ ườ ng bao g m ồ :

- Các thanh ghi n i (Registers): có nhi m v ộ ệ ụ l u gi t m th i ư ữ ạ ờ các thông tin,

d li u.ữ ệ

- Đ n v s h c logic (Arithmetic Logic Unit - ALU): ơ ị ố ọ Th c hi n các thao ự ệ tác trên các thông tin hay d li u đã đữ ệ ượ ưc l u gi t m th i trong thanh ghiữ ạ ờ

n i.ộ

- Đ n v đi u khi n (Control Unit - CU): Có nhi m v gi i mã l nh vàơ ị ề ể ệ ụ ả ệ

đi u khi n ề ể vi c th c hi n các thao tác, đ ng th i thi t l p các ho t đ ngệ ự ệ ồ ờ ế ậ ạ ộ

c n thi t đ th c hi n các thao tác đó.ầ ế ể ự ệ

- Thanh ghi l nh (Instruction Register - IR): ệ L u gi mã nh phân ư ữ ị c a l nhủ ệ

đ để ược th c thi.ự

- B đ m chộ ế ương trình (Program Counter - PC): L u gi đi ch c a l nh ư ữ ạ ỉ ủ ệ

k ti p ế ế trong b nh c n độ ớ ầ ược th c thi.ự

1.2 Quá trình tìm n p l nh và th c thi l nh c a CPU ạ ệ ự ệ ủ :

+ Vi c tìm n p m t l nh t RAM h th ng là m t trong nh ng thao tácệ ạ ộ ệ ừ ệ ố ộ ữ

c b n nh t mà CPU th c hi n Quá trình tìm n p đơ ả ấ ự ệ ạ ược th c hi n theo cácự ệ

bước sau:

• N i dung c a PC độ ủ ược g i lên ử kênh đ a ch ị ỉ.

• Tín hi u đi u khi n READ đệ ề ể ược xác l p (chuy n sang tr ng tháiậ ể ạ tích c c).ự

• D li u (mã l nh) đữ ệ ệ ược đ c t RAM và g i đi trên ọ ừ ử kênh d li u ữ ệ

• Mã l nh đệ ược ch t vào thanh ghi l nh bên trong CPU.ố ệ

• N i dung c a PC độ ủ ược tăng lên đ chu n b tìm n p l nh k ti p tể ẩ ị ạ ệ ế ế ừ

b nh ộ ớ

Bạch H ng Tr ư ườ ng

24-10-2003

9

CPU

n PC

opcode IR

RAM

opcode

Read Clock Control Bus

Address Bus

Data Bus

n+2 n+1 n n-1

Hình 1.2 Ho t đ ng c a Bus cho chu kỳ tìm n p ạ ộ ủ ạ

l nhệ

+ Giai đo n th c thi l nh bao g m vi c ạ ự ệ ồ ệ gi i mã các mã l nh ả ệ và t o ra ạ các tín hi u đ đi u khi n ệ ể ề ể vi c xu t nh p gi a các thanh ghi n i v i ALU ệ ấ ậ ữ ộ ớ ,

đ ng th i thông báo đ ồ ờ ể ALU th c hi n thao tác ự ệ đã được xác đ nh ị

1.3 B nh trung tâm c a h Vi x lý ộ ớ ủ ệ ử :

B nh trung tâm là b ph n r t quan tr ng đ i v i m i h VXL, nó là t pộ ớ ộ ậ ấ ọ ố ớ ỗ ệ ậ

h p các thanh ghi thông tin v i s lợ ớ ố ượng l n Ch c năng c b n c a b nh làớ ứ ơ ả ủ ộ ớ

đ trao đ i và l u tr thông tin.ể ổ ư ữ

1.3.1 B nh ch đ c (Read Only Memory - ROM): ộ ớ ỉ ọ

1.3.1.1 ROM c b n ơ ả :

ROM dùng đ l u tr chể ư ữ ương trình đi u hành (Monitor) c a h VXL.ề ủ ệ

Chương trình này s quy đ nh m i ho t đ ng c a h VXL B VXL s căn cẽ ị ọ ạ ộ ủ ệ ộ ẽ ứ vào các l nh ch a trong chệ ứ ương trình đ đi u khi n h VXL th c hi n các ch cể ề ể ệ ự ệ ứ năng, nhi m v đệ ụ ượ ấc n đ nh trong l nh Nói cách khác, h VXL s th c hi nị ệ ệ ẽ ự ệ

m t cách trung th c thu t toán mà ngộ ự ậ ười thi t k ph n m m đã xây d ng và càiế ế ầ ề ự

đ t vào ROM c a h ặ ủ ệ

Ngoài ra, ROM trong h VXL còn dùng đ l u tr các b ng bi u, tham sệ ể ư ữ ả ể ố

c a h th ng mà trong quá trình ho t đ ng không đủ ệ ố ạ ộ ược thay đ i nh : b ng đ aổ ư ả ị

ch c ng giao ti p, các b ng tra c u s li u, các b mã c n s d ng trong h ỉ ổ ế ả ứ ố ệ ộ ầ ử ụ ệ

ROM cũng được qu n lý theo phả ương th c ma tr n đi m, nó có nhi uứ ậ ể ề

ch ng lo i khác nhau: ROM, PROM, EPROM, EEPROM,…ủ ạ

ROM là b nh c đ nh có c u trúc đ n gi n nh t N i dung c a nó doộ ớ ố ị ấ ơ ả ấ ộ ủ nhà s n xu t ch t o, ngả ấ ế ạ ườ ử ụi s d ng không th thay đ i n i dung này để ổ ộ ượ c

n a.ữ

1.3.1.2 PROM (Programmable ROM - ROM có kh năng l p trình ả ậ

đ ượ c):

Đ c đi m chung ặ ể : N i dung c a PROM do nhà s n xu t ho c ngộ ủ ả ấ ặ ười thi tế

k h VXL n p vào nh ng ch đ oc 1 l n Sau khi n p xong n i dung này khôngế ệ ạ ư ỉ ự ầ ạ ộ

th thay đ i để ổ ược n a ữ

EPROM là b nh c đ nh có c u trúc đ c bi t N i dung c a nó do nhàộ ớ ố ị ấ ặ ệ ộ ủ

s n xu t hay ngả ấ ười thi t k h VXL n p vào và có th n p/xoá nhi u l n.ế ế ệ ạ ể ạ ề ầ

Người ta t o ra 1 bit thông tin trong EPROM d a trên nguyên t c làm vi c c aạ ự ắ ệ ủ Transistor trường có c c c a cách ly kênh c m ng (MOSFET kênh c m ng).ự ử ả ứ ả ứ

1.3.1.4 EEPROM (Electrical EPROM – ROM có kh năng l p trình và ả ậ xoá đ ượ c b ng đi n) ằ ệ

1.3.2 B nh truy c p ng u nhiên (Random Acess Memory - ộ ớ ậ ẫ RAM):

RAM là b nh có th ghi và đ c độ ớ ể ọ ược, thông tin trên RAM s b m t khiẽ ị ấ

m t ngu n cung c p Theo phấ ồ ấ ương th c l u tr thông tin, RAM đứ ư ữ ược chia thành

2 lo i c b n: RAM tĩnh và RAM đ ng ạ ơ ả ộ

RAM tĩnh: Có th l u tr thông tin lâu tuỳ ý mi n là để ư ữ ễ ược cung c p đi nấ ệ năng - t t c các lo i ph n t nh b ng Trig đ u thu c lo i này.ấ ả ạ ầ ử ớ ằ ơ ề ộ ạ

RAM đ ng ộ : Ch l u đỉ ư ược thông tin trong 1 kho ng th i gian nh t đ nh.ả ờ ấ ị

Mu n kéo dài th i gian này c n có phố ờ ầ ương th c làm tứ ươ ại l i thông tin trong

ph n t nh RAM Ph n t nh c a RAM đ ng đ n gi n nh t là m t linhầ ử ớ ầ ử ớ ủ ộ ơ ả ấ ộ

ki n đi n dung - t di n S d ng RAM đ ng có ph c t p nh ng v c u trúcệ ệ ụ ệ ử ụ ộ ứ ạ ư ề ấ

nh l i đ n gi n, tiêu t n ít năng lớ ạ ơ ả ố ượng, tăng m t đ b nh và đôi khi cònậ ộ ộ ớ làm tăng c t c đ làm vi c c a b nh ả ố ộ ệ ủ ộ ớ

C u trúc m ch đi n c a các b nh RAM r t đa d ng c v công nghấ ạ ệ ủ ộ ớ ấ ạ ả ề ệ

ch t o chúng (TTL, MOS,… ) và các yêu c u s d ng chúng nh các yêu c uế ạ ầ ử ụ ư ầ

v ghép n i, t c đ làm vi c, m t đ linh ki n và dung lề ố ố ộ ệ ậ ộ ệ ương c n thi t…ầ ế

1.4 Các thi t b xu t/nh p ế ị ấ ậ :

Các thi t b xu t/nh p hay các thi t b ngo i vi k t h p v i các m chế ị ấ ậ ế ị ạ ế ợ ớ ạ giao ti p (Interface) s t o ra các đế ẽ ạ ường truy n thông gi a h VXL v i th gi iề ữ ệ ớ ế ớ bên ngoài Tuy nhiên đ trao đ i thông tin gi a h VXL v i các thi t b ngo i vi,ể ổ ữ ệ ớ ế ị ạ

c n có các phầ ương pháp đi u khi n thích h p nh :ề ể ợ ư

- Đi u khi n vào/ra b ng chề ể ằ ương trình

- Đi u khi n vào/ra b ng ng t.ề ể ằ ắ

- Đi u khi n vào/ra b ng ph n c ng ề ể ằ ầ ứ

N i dung này s độ ẽ ược xét k các chỹ ở ương sau

Bạch H ng Tr ư ườ ng

24-10-2003

11

1.5 C u trúc kênh chung c a h VXL ấ ủ ệ :

Kênh (Bus) là t p h p các đậ ợ ường thông tin có cùng m c đích Đ CPU có thụ ể ể giao ti p đế ược v i các b ph n khác trong h VXL theo yêu c u, m i h VXLớ ộ ậ ệ ầ ỗ ệ

c n s d ng 3 kênh nh sau:ầ ử ụ ư

- Kênh đ a ch (Adress Bus).ị ỉ

- Kênh d li u (Daten Bus).ữ ệ

- Kênh đi u khi n (Control Bus).ề ể

Đ th c hi n thao tác đ c ho c ghi, CPU xác đ nh rõ v trí (đ a ch ) c a dể ự ệ ọ ặ ị ị ị ỉ ủ ữ

li u (ho c l nh) b ng cách đ t đ a ch đó lên kênh đ a ch , sau đó kích ho t tínệ ặ ệ ằ ặ ị ỉ ị ỉ ạ

hi u ệ Read ho c ặ Write trên kênh đi u khi n đ ch ra thao tác là ề ể ể ỉ đ c ọ hay ghi

N uế kích ho t tín hi u đi u khi n Read, thao tác đ c l y 1 byte d li u t bạ ệ ề ể ọ ấ ữ ệ ừ ộ

nh v trí đã xác đ nh và đ t byte này lên kênh d li u CPU s đ c d li u vàớ ở ị ị ặ ữ ệ ẽ ọ ữ ệ

c t d li u vào 1 trong các thanh ghi n i c a CPU ấ ữ ệ ộ ủ

N u kích ho t tín hi u đi u khi n Write, CPU s th c hi n thao tác ghi b ngế ạ ệ ề ể ẽ ự ệ ằ cách xu t d li u lên kênh d li u Nh vào tín hi u đi u khi n, b nh nh nấ ữ ệ ữ ệ ờ ệ ề ể ộ ớ ậ

bi t đế ược đây là thao tác ghi và l u d li u vào v trí đã đư ữ ệ ị ược xác đ nh.ị

Kênh d li u cho phép trao đ i thông tin gi a CPU và b nh , cũng nh gi aữ ệ ổ ữ ộ ớ ư ữ CPU v i thi t b ngo i vi Thông thớ ế ị ạ ường các h VXL dành h u h t th i gian choệ ầ ế ờ

vi c di chuy n d li u, đa s các thao tác di chuy n d li u x y ra gi a 1 thanhệ ể ữ ệ ố ể ữ ệ ả ữ ghi c a CPU v i ROM và RAM ngoài Do đó đ l n c a kênh d li u nhủ ớ ộ ớ ủ ữ ệ ả

hưởng r t l n t i hi u su t c a h VXL N u b nh c a h th ng r t l n vàấ ớ ớ ệ ấ ủ ệ ế ộ ớ ủ ệ ố ấ ớ CPU có kh năng tính toán cao, nh ng vi c truy xu t d li u – di chuy n dả ư ệ ấ ữ ệ ể ữ

li u gi a b nh và CPU thông qua kênh d li u l i b ngh n thì hi n tệ ữ ộ ớ ữ ệ ạ ị ẽ ệ ượ ng

“ngh n c chai” này chính là h u qu c a đ r ng kênh d li u không đ l n.ẽ ổ ậ ả ủ ộ ộ ữ ệ ủ ớ

Đ kh c ph c hi n tể ắ ụ ệ ượng này, c n tăng đầ ường tín hi u cho kênh d li u.ệ ữ ệ

CPU

ROM

RAM

D A T E N

B U S

8

A D R E S S

B U S 16 Bit Control Bus