Thiết kế giao tiếp máy tính với KIT 8085, chương 1

SƠ LƯỢC VI XỬ LÝ 8085: Vi xử lý microprocessor là một thiết bị bán dẫn chứa các mạch logic điện tử có khả năng xử lý các dữ liệu, chương trình từ ngoài đưa vào để điều khiển các IC, thiế

Chương 1: KIT THỰC TẬP VI XỬ LÝ 8085

Kit thực tập vi xử lý 8085 là một loại máy tính chủ yếu phục vụ cho mục đích học tập và nghiên cứu thiết kế về lĩnh vực vi xử lý Kit này, xuất phát tại trường ĐH Sư phạm kỹ thuật – Trung tâm Việt-Đức, và do nhu cầu học tập và nhu cầu thực tế, các giáo viên trong bộ môn Điện-Điện tử của trường đã cải tiến cho phù hợp Mặt khác, sinh viên thuộc khoa, trong các đề tài tốt nghiệp, đồ án môn học, cùng với sự hứng thú, đã tham khảo, tìm hiểu về cấu tạo và nguyên lý hoạt động, và mở rộng thêm một số chức năng cho kit

Một Kit thực tập vi xử lý thường có các phần chính được trình bày trong sơ đồ khối ở (Hình 1)

Với mục đích của đề tài này là giao tiếp song song nên trong Kit 8085, chỉ cần quan tâm đến 8085 và bộ lệnh 8085,

8255, 8279

I.1 SƠ LƯỢC VI XỬ LÝ 8085:

Vi xử lý (microprocessor) là một thiết bị bán dẫn chứa các mạch logic điện tử có khả năng xử lý các dữ liệu, chương trình từ ngoài đưa vào để điều khiển các IC, thiết bị kết nối theo mục đích định trước

I.1.1 Cấu trúc phần cứng:

I.1.1.1 Cấu trúc bên ngoài:

8085 là một bộ vi xử lý 8 bit do Intel sản xuất, đầu tiên vào năm 1977 Nó có khả năng định địa chỉ cho bộ nhớ tới 64 Kbyte,

IC này có 40 chân, dạng DIP, sử dụng nguồn đơn + 5V

Chức năng, dạng tín hiệu, trạng thái các chân của 8085 được cho ở bảng sau:

Bảng 1:

Chân Ký hiệu In/out 3

state

Ý nghĩa

1,2 X1, X2 I X1, X2 là 2 ngõvào của

mạch dao động Tần số ngõ vào được chia cho 2 bởi mạch chia bên trong Tần số làm việc cực đạicủa:

8085A: 6MHz 8085A-2: 10MHz 8085A-1:12MHz

3 Reset Out O Cho biết CPU đang reset

Tín hiệu này có thể dùng để reset các thành phần khác trong mạch

4 SOD O Serial Output: ngõ ra dữ liệu

nối tiếp được xác định bởi lệnh SIM

5 SID I Serial Input: ngõ vào dữ liệu

nối tiếp, dữ liệu này được nạpàobit thứ 7 của thanh ghi Accumulator khi thực hiện lệnh RIM

6 TRAP I Trap: tín hiệu không ngăn

được Ngõ vào trap được kích bởi cạnh lên

7,8,9 RST 7.5, 6.5,

5.5

I Restart Intrerupt Repuest: là

các tín hiệu ngắt có thể ngăn được RST 7.5 có thể được kích bằng cạnh, RST 6.5 và 5.5 có thể được kích bằng mức

10 INTR I Interrupt: là tín hiệu ngắt

thôngdụng có thể che được lệnh kích bằng mức

11 INTA\ O Interrupt Acknowledge: tín

hiwệu dùng để báo cho thiết

bị yêu cầu ngắt INTR biết rằng microprocessor đã chấp nhận yêu cầu ngắt và thiết bị yêu cầu ngắt hãy đặt lệnh lên bus dữ liệu

19-12

AD7-AD0 I/O-3 Address/Data bus: các đường

dữ liệu và các đường địa chỉ

được tích hợp chung với nhau Ơû trạng thái T1 của chu kỳ máy, cá ngõ này đóng vai trò là các ngõ ra địa chỉ Các trạng thái còn lại của chu kỳ máy, nó đóng vai trò là các đường dữ liệu

28-22

A15-A8 O-3 Address bus:các ngõ này

được dùng để xuất 8 bit địa chỉ cao

30 ALE O Address Latch Ennable: ngõ

này tạ ra một xungở trạng thái T1 của chu kỳ máy để xác định A15-A8 và AD7-AD0 là các đường địa chỉ

31 WR\ O-3 Write: dùng để xác định

icroprocessor đang thực hiện lệnh ghi dữ liệu lên bộ nhớ hay IO

32 RD\ O-3 Read: dùng để xác định

microprocessor đang thực hiện lệnh đọc dữ liệu từ bộ nhớ hay IO

29,33,3 S0,S1, O,O-3 Machine Cycle Status: 3 bit

4 IO/M\ này cho biết trạng thái chu

kỳ máy

IO/M

\ S1 S0 Trạng thái

0 0 1 Memory Write

0 1 0 Memory Read

0 1 1 Op-code fetch

1 0 1 IO write

1 1 0 IO read

1 1 1 Interrupt

Ackowledge

Ơû trạng thái dừng (halt), S1=S2=0 và IO/M\ ở trạng thái tổng trở cao Trong khoảng thời gian Hold và reset thì trạng thái của S0 và S1 không xác định,IO/M\ ở trạng thái tổng trở cao Thường thì các bit WR\, RD\ và IO/M\ dùng để xác định trạng thái làm việc của bus như: memory read, memory write, IO read, IO write

35 READY I Ready là tín hiệu trả lời từ

bộ nhớ hoặc thiết bị ngoại vi

IO cho microprocesser biết để microprocessor có thể hoàn thành chu kỳ máy đang thực hiện

36 RESET IN I Reset: ngõ vào reset 8085 để

trở về trạng thái ban đầu của nó Tín hiệu này phải ở mức

0 khoảng 3 chu kỳ xung clock

37 CLK O Clock out: ngõ ra tín hiệu

clock để cung cấp cho các thiết bị khác Tần số của nó bằngtần số ngõ vào chia 2

38 HLDA O Hold Ackowledge: tín hiệu

ngõ ra cho biết tín hiệu hold đã được chấp nhận và CPU sẽ ở trạng thái Hold ở chu kỳ xung clock tiếp theo

39 HOLD I Hold request: nhận tín hiệu

yêu cầu ngưng từ bộ điều khiển DMA

Các chân của IC đượïc bố trí như hình vẽ sau (hình 2):

8085

CLK(OUT) RESET(OUT)

A11

S0

AD6

22

INTA

Vss AD2

32 35 38

15

5

S1

AD5

21

24 18

7

RST5.5

IO/M

X2

RST7.5

AD1 13

10 9 8 SOD

17

28 30

39

11 4

AD4

29 31

37 40

6

1

READY X1

AD0

19

A10 A12 A15 RD SID

16

Vcc

36

14 RST6.5

20

23

26

A9

A14 ALE

AD7

25

A8 A13

TRAP

27

33

12

AD3

34

RESET IN

8085 Pinout

Hình 2: Sơ đồ chân và các tín hiệu của 8085

Toàn bộ các tín hiệu của 8085 có thể đuợc phân thành 6

nhóm:

(1) Tuyến địa chỉ

(2) Tuyến dữ liệu

(3) Các tín hiệu trạng thái và điều khiển

(4) Nguồn cung cấp và các tín hiệu tần số

(5) Các ngắt và các tín hiệu tần số

(6) Các cổng I/O nối tiếp

Control and Status Signals

+5V

AD7

AD0

A15

A8

SID SOD TRAP

X1 X2 Vcc Vss

INTR

READY HOLD

8085

GND

RST 7.5 RST 6.5 RST 5.5

RESET IN

RESET OUT CLKOUT

28

21

19

12 30 29 33 34 32 31 11 18

35 39 36

21 21

1 2 5

4 6 7 8 9 10

40 20

ALE S0 S1 IO/M RD WR INTA HLDA

High Outer Address Bus

Multiplexed Address/Data Bus

Serial

I/O

Ports

Interruptsand

Externally

Initiated

Signals

Hình 3: các nhóm hoạt động của 8085